

数据手册

Datasheet

MM32F103xx

32 位基于 ARM Cortex M3 核心的微控制器

版本：1.02_n

目录

1	简介	1
1.1	概述	1
1.2	产品特性	1
2	规格说明	3
2.1	器件对比	3
2.2	概述	3
2.2.1	ARM 的 Cortex™-M3 核心并内嵌闪存和 SRAM	3
2.2.2	内置闪存存储器	3
2.2.3	内置 SRAM	4
2.2.4	CRC(循环冗余校验) 计算单元	4
2.2.5	嵌套的向量式中断控制器 (NVIC)	4
2.2.6	外部中断/事件控制器 (EXTI)	4
2.2.7	时钟和启动	4
2.2.8	自举模式	4
2.2.9	供电方案	5
2.2.10	供电监控器	5
2.2.11	电压调压器	5
2.2.12	低功耗模式	5
2.2.13	DMA	5
2.2.14	RTC(实时时钟)	6
2.2.15	备份寄存器	6
2.2.16	定时器和看门狗	6
2.2.17	通用异步收发器 (UART)	7
2.2.18	I2C 总线	8
2.2.19	串行外设接口 (SPI)	8
2.2.20	通用串行总线 (USB)	8
2.2.21	控制器区域网络 (CAN)	8
2.2.22	通用输入输出接口 (GPIO)	8
2.2.23	ADC(模拟/数字转换器)	8
2.2.24	DAC(数字/模拟转换)	8
2.2.25	温度传感器	9
2.2.26	串行单线 SWD 调试口 (SW-DP)	9
3	引脚定义	11
4	存储器映像	18
5	电气特性	20
5.1	测试条件	20
5.1.1	最小和最大值	20
5.1.2	典型数值	20
5.1.3	典型曲线	20
5.1.4	负载电容	20

5.1.5	引脚输入电压	20
5.1.6	供电方案	21
5.1.7	电流消耗测量	22
5.2	绝对最大额定值	22
5.3	工作条件	23
5.3.1	通用工作条件	23
5.3.2	上电和掉电时的工作条件	24
5.3.3	内嵌复位和电源控制模块特性	24
5.3.4	内置的参照电压	25
5.3.5	供电电流特性	25
5.3.6	外部时钟源特性	28
5.3.7	内部时钟源特性	31
5.3.8	PLL 特性	33
5.3.9	存储器特性	33
5.3.10	EMC 特性	34
5.3.11	绝对最大值 (电气敏感性)	34
5.3.12	I/O 端口特性	35
5.3.13	NRST 引脚特性	38
5.3.14	TIM 定时器特性	39
5.3.15	通信接口	40
5.3.16	CAN(控制器局域网) 接口	45
5.3.17	12 位 ADC 特性	45
5.3.18	温度传感器特性	48
5.3.19	DAC 特性	48
6	封装特性	51
6.1	封装 LQFP64	51
6.2	封装 LQFP48	53
6.3	封装 LQFP32	55
6.4	封装 QFN32	57
7	修改记录	59

插图

1	模块框图	9
2	时钟树	10
3	LQFP64 引脚分布	11
4	LQFP48 引脚分布	12
5	LQFP32 引脚分布	13
6	QFN32 引脚分布	14
7	引脚的负载条件	20
8	引脚输入电压	21
9	供电方案	21
10	电流消耗测量方案	22
11	待机模式下的典型电流消耗在 $V_{DD} = 3.3V$ 时与温度的对比	27
12	外部高速时钟源的交流时序图	29
13	外部低速时钟源的交流时序图	29
14	使用 8MHz 晶体的典型应用	30
15	使用 32.768KHz 晶体的典型应用	31
16	输入输出交流特性定义	38
17	建议的 NRST 引脚保护	39
18	I2C 总线交流波形和测量电路 ⁽¹⁾	41
19	I2C 总 SPI 时序图-从模式和 CPHA = 0	42
20	SPI 时序图-从模式和 CPHA = 1 ⁽¹⁾	43
21	SPI 时序图-主模式 ⁽¹⁾	44
22	USB 时序: 数据信号上升和下降时间定义	45
23	使用 ADC 典型的连接图	47
24	供电电源和参考电源去藕线路	48
25	12Bit 带缓冲/不带缓冲 DAC	50
26	LQFP64, 64 脚低剖面方形扁平封装图	51
27	LQFP48, 48 脚低剖面方形扁平封装图	53
28	LQFP32, 32 脚低剖面方形扁平封装图	55
29	QFN32, 32 脚低剖面方形扁平封装图	57

表格

1	本产品功能和外设配置	3
2	定时器功能比较	6
3	引脚定义	14
4	存储器映像	18
5	电压特性	22
6	电流特性	22
7	温度特性	23
8	通用工作条件	23
9	上电和掉电时的工作条件	24
10	内嵌复位和电源控制模块特性	24
11	内置的参照电压 ⁽¹⁾	25
12	运行模式下的典型电流消耗, 数据处理代码从内部 flash 中运行	25
13	睡眠模式下的典型电流消耗, 数据处理代码从内部 flash 或 RAM 中运行	26
14	停机和待机模式下的最大电流消耗, 代码运行在 flash 中	26
15	内置外设的电流消耗 ⁽¹⁾	27
16	高速外部用户时钟特性	28
17	低速外部用户时钟特性	28
18	HSE 2 ~ 24MHz 振荡器特性 ⁽¹⁾⁽²⁾	30
19	LSE 振荡器特性 ($f_{LSE}=32.768KHz$) ⁽¹⁾	31
20	HSI 振荡器特性 ⁽¹⁾⁽²⁾	32
21	LSI 振荡器特性 ⁽¹⁾	32
22	低功耗模式的唤醒时间	32
23	PLL 特性 ⁽¹⁾	33
24	闪存存储器特性	33
25	闪存存储器寿命和数据保存期限 ⁽¹⁾⁽²⁾	33
26	EMS 特性	34
27	ESD 特性	35
28	I/O 静态特性	35
29	输出电压特性	36
30	输入输出交流特性 ⁽¹⁾	37
31	NRST 引脚特性	38
32	TIMx ⁽¹⁾ 特性	39
33	I2C 接口特性	40
34	SPI 特性 ⁽¹⁾	41
35	USB 启动时间	44
36	USB 直流特性	44
37	USB 全速电气特性 ⁽¹⁾	45
38	ADC 特性	46
39	$f_{ADC}=15MHz$ ⁽¹⁾ 时的最大 R_{AIN}	46
40	ADC 精度 - 局限的测试条件 ⁽¹⁾⁽²⁾	47
41	温度传感器特性 ⁽³⁾⁽⁴⁾	48
42	DAC 特性	48

43	LQFP64 尺寸说明	52
44	LQFP48 尺寸说明	53
45	LQFP32 尺寸说明	55
46	QFN32 尺寸说明	57
47	修改记录	59

1

简介

简介

1.1 概述

本产品使用高性能的 ARM® Cortex™-M3 为内核的 32 位微控制器，最高工作频率可达 96MHz，内置高速存储器，丰富的增强型 I/O 端口和外设连接到外部总线。本产品包含 2 个 12 位的 ADC、2 个 12 位的 DAC、3 个 16 位通用定时器、1 个 16 位高级定时器。还包含标准的通信接口：2 个 I2C 接口、2 个 SPI 接口、1 个 USB 接口、1 个 CAN 接口和 3 个 UART 接口。

本产品产品系列工作电压为 2.0V ~ 5.5V，工作温度范围包含 -40°C ~ +85°C 常规型和 -40°C ~ +105°C 扩展型。多种省电工作模式保证低功耗应用的要求。

本产品提供 LQFP64、LQFP48、LQFP32、QFN32 共 4 种封装形式；根据不同的封装形式，器件中的外设配置不尽相同。

下面给出了该系列产品中所有外设的基本介绍。

这些丰富的外设配置，使得本产品微控制器适合于多种应用场合：

- 电机驱动和应用控制
- 医疗和手持设备
- PC 游戏外设和 GPS 平台
- 工业应用：可编程控制器（PLC）、变频器、打印机和扫描仪
- 警报系统、视频对讲、和暖气通风空调系统等

1.2 产品特性

- 内核与系统
 - 32 位 ARM® Cortex™-M3 处理器内核
 - 最高工作频率可达 96MHz
- 存储器
 - 高达 128K 字节的闪存程序存储器
 - 高达 20K 字节的 SRAM
- 时钟、复位和电源管理
 - 2.0V ~ 5.5V 供电
 - 上电/断电复位（POR/PDR）、可编程电压监测器（PVD）
 - 外部 8 ~ 24MHz 高速晶体振荡器
 - 内嵌经出厂调校的 48MHz 高速振荡器
 - PLL 支持 CPU 最高运行在 96MHz
 - 外部 32.768KHz 低速振荡器
- 低功耗

- 睡眠、停机和待机模式
- V_{BAT} 为 RTC 和后备寄存器供电
- 2 个 12 位模数转换器，1 μ S 转换时间（多达 16 个输入通道）
 - 转换范围：0 ~ V_{DDA}
 - 支持采样时间和分辨率配置
 - 片上温度传感器
- 2 个 12 位数模转换器
- 7 通道 DMA 控制器
 - 支持的外设：Timer、ADC、UART、I2C、SPI、USB
- 多达 51 个快速 I/O 端口：
 - 所有 I/O 口可以映像到 16 个外部中断；所有端口均可输入输出 5V 信号
- 调试模式
 - 串行单线调试（SWD）和 JTAG 接口
- 多达 7 个定时器
 - 1 个 16 位 4 通道高级控制定时器，有 4 通道 PWM 输出，以及死区生成和紧急停止功能
 - 3 个 16 位定时器，有高达 4 个输入捕获/输出比较，可用于 IR 控制解码
 - 2 个看门狗定时器（独立的和窗口型的）
 - 系统时间定时器：24 位自减型计数器
- 多达 9 个通信接口
 - 3 个 UART 接口
 - 2 个 I2C 接口
 - 2 个 SPI 接口
 - 1 个 CAN 接口
 - 1 个 USB device 接口
- 96 位的芯片唯一 ID（UID）
- 采用 LQFP64、LQFP48、LQFP32、QFN32 封装

本文给出了本产品的订购信息和器件的机械特性。有关完整的本产品的详细信息，请参考本产品数据手册第2.2节。

有关 Cortex™-M3 核心的相关信息，请参考《Cortex™-M3 技术参考手册》。

2

规格说明

规格说明

2.1 器件对比

表 1. 本产品功能和外设配置

外围接口		MM32F103RB/8T		MM32F103CB/8T		MM32F103KB/8T		MM32F103KB/8U	
闪存 - K 字节		128	64	128	64	128	64	128	64
SRAM - K 字节		20	20	20	20	20	20	20	20
定时器	通用目的	3		3		3		3	
	高级控制	1		1		1		1	
通讯接口	UART	3		3		2		2	
	I2C	2		2		1		1	
	SPI	2		2		1		1	
	USB	1		1		1		1	
	CAN	1		1		1		1	
GPIO 端口 (通道数)		51		37		23		25	
12 位同步 ADC (通道数)		2 16 channels		2 10 channels					
CPU 频率		96 MHz							
工作电压		2.0V ~ 5.5V							
封装		LQFP64		LQFP48		LQFP32		QFN32	

2.2 概述

2.2.1 ARM 的 Cortex™-M3 核心并内嵌闪存和 SRAM

ARM 的 Cortex™-M3 处理器是最新一代的嵌入式 ARM 处理器，它为实现 MCU 的需要提供了低成本的平台、缩减的引脚数目、降低的系统功耗，同时提供卓越的计算性能和先进的中断系统响应。

ARM 的 Cortex™-M3 是 32 位的 RISC 处理器，提供额外的代码效率，在通常 8 和 16 位系统的存储空间上发挥了 ARM 内核的高性能。

本产品拥有内置的 ARM 核心，因此它与所有的 ARM 工具和软件兼容。

2.2.2 内置闪存存储器

最大 128K 字节的内置闪存存储器，用于存放程序和数据。

2.2.3 内置 SRAM

最大 20K 字节的内置 SRAM。

2.2.4 CRC(循环冗余校验) 计算单元

CRC(循环冗余校验) 计算单元使用一个固定的多项式发生器，从一个 32 位的数据字产生一个 CRC 码。在众多的应用中，基于 CRC 的技术被用于验证数据传输或存储的一致性。在 EN/IEC60335-1 标准的范围内，它提供了一种检测闪存存储器错误的手段，CRC 计算单元可以用于实时地计算软件的签名，并与在链接和生成该软件时产生的签名对比。

2.2.5 嵌套的向量式中断控制器 (NVIC)

本产品内置嵌套的向量式中断控制器，能够处理多个可屏蔽中断通道（不包括 16 个 Cortex™-M3 的中断线）和 16 个可编程优先级。

- 紧耦合的 NVIC 能够达到低延迟的中断响应处理
- 中断向量入口地址直接进入内核
- 紧耦合的 NVIC 接口
- 允许中断的早期处理
- 处理晚到的较高优先级中断
- 支持中断尾部链接功能
- 自动保存处理器状态
- 中断返回时自动恢复，无需额外指令开销

该模块以最小的中断延迟提供灵活的中断管理功能。

2.2.6 外部中断/事件控制器 (EXTI)

外部中断/事件控制器包含多个边沿检测器，用于产生中断/事件请求。每个中断线都可以独立地配置它的触发事件（上升沿或下降沿或双边沿），并能够单独地被屏蔽；有一个挂起寄存器维持所有中断请求的状态。EXTI 可以检测到脉冲宽度小于内部 APB2 的时钟周期。所有通用 I/O 口连接到 16 个外部中断线。

2.2.7 时钟和启动

系统时钟的选择是在启动时进行，复位时内部 48 MHz 的振荡器被选为默认的 CPU 时钟，随后可以选择外部的、具失效监控的 8 ~ 24 MHz 时钟。当检测到外部时钟失效时，它将被隔离，PLL 被关闭，系统将自动地切换到内部的振荡器，如果使能了中断，软件可以接收到相应的中断。

多个预分频器用于配置 AHB 的频率、高速 APB（APB2 和 APB1）区域。AHB 和高速 APB 的最高频率是 96MHz。参考图 2 的时钟驱动框图。

2.2.8 自举模式

在启动时，通过自举引脚可以选择三种自举模式中的一种：

- 从程序闪存存储器自举
- 从系统存储器自举
- 从内部 SRAM 自举

自举加载程序 (Boot loader) 存放于系统存储器中，可以通过 UART1 对闪存重新编程。

2.2.9 供电方案

- $V_{DD} = 2.0V \sim 5.5V$: V_{DD} 引脚为 I/O 引脚和内部调压器供电。
- V_{SSA} , $V_{DDA} = 2.5V \sim 5.5V$: 为 ADC、复位模块、振荡器和 PLL 的模拟部分提供供电。
 V_{DDA} 和 V_{SSA} 必须分别连接到 V_{DD} 和 V_{SS} 。
- $V_{BAT} = 1.8V \sim 5.5V$: 当关闭 V_{DD} 时, (通过内部电源切换器) 为 RTC、外部 32 KHz 振荡器和备份寄存器供电。

2.2.10 供电监控器

本产品内部集成了上电复位 (POR)/掉电复位 (PDR) 电路, 该电路始终处于工作状态, 保证系统供电超过 1.8V 时工作; 当 V_{DD} 低于设定的阈值 ($V_{POR/PDR}$) 时, 置器件于复位状态, 而不必使用外部复位电路。

器件中还有一个可编程电压监测器 (PVD), 它监视 V_{DD}/V_{DDA} 供电并与阈值 V_{PVD} 比较, 当 V_{DD} 低于或高于阈值 V_{PVD} 时产生中断, 中断处理程序可以发出警告信息或将微控制器转入安全模式。PVD 功能需要通过程序开启。

2.2.11 电压调压器

调压器将外部电压转成内部数字逻辑工作的电压, 该调压器在复位后始终处于工作状态。

2.2.12 低功耗模式

产品支持低功耗模式, 可以在要求低功耗、短启动时间和多种唤醒事件之间达到最佳的平衡。

睡眠模式

在睡眠模式, 只有 CPU 停止, 所有外设处于工作状态并可在发生中断/事件时唤醒 CPU。

停机模式

在保持 SRAM 和寄存器内容不丢失的情况下, 停机模式可以达到最低的电能消耗。在停机模式下, HSI 的振荡器和 HSE 晶体振荡器被关闭。可以通过任一配置成 EXTI 的信号把微控制器从停机模式中唤醒, EXTI 信号可以是 16 个外部 I/O 口之一、PVD 的输出的唤醒信号。

待机模式

待机模式可实现系统的最低功耗。该模式是在 CPU 深睡眠模式时关闭电压调节器。内部所有的 1.5V 部分的供电区域被断开。PLL、HSI 和 HSE 振荡器也都关闭, 可以通过 NRST、IWDG、WKUP 唤醒。SRAM 和寄存器的内容将被丢失。只有备份的寄存器和待机电路维持供电。

2.2.13 DMA

灵活的 7 路通用 DMA 可以管理存储器到存储器、设备到存储器和存储器到设备的数据传输; DMA 控制器支持环形缓冲区的管理, 避免了控制器传输到达缓冲区结尾时所产生的中断。

每个通道都有专门的硬件 DMA 请求逻辑, 同时可以由软件触发每个通道; 传输的长度、传

输的源地址和目标地址都可以通过软件单独设置。

DMA 可以用于主要的外设：用 UART、I2C、SPI、DAC、USB、CAN、ADC 和通用/基本/高级控制定时器 TIMx。

2.2.14 RTC(实时时钟)

实时时钟是一个独立的定时器。RTC 模块拥有一组连续计数的计数器，在相应软件配置下，可提供时钟日历的功能。修改计数器的值可以重新设置系统当前的时间和日期。RTC 模块和时钟配置系统（RCC_BDCR 寄存器）处于后备区域，即在系统复位或待机模式唤醒后，RTC 的设置和时间维持不变。

2.2.15 备份寄存器

备份寄存器是 10 个 16 位的寄存器，用来存储 20 个字节的用户应用程序数据。他们处在备份域里，当 V_{DD} 电源被切断，他们仍然由 VBAT 维持供电。当系统在待机模式下被唤醒，或系统复位或电源复位时，他们也不会被复位。

2.2.16 定时器和看门狗

中等容量的产品包含 1 个高级定时器、3 个通用定时器以及 2 个看门狗定时器和 1 个系统嘀嗒定时器。

下表比较了高级控制定时器、通用定时器和基本定时器的功能：

表 2. 定时器功能比较

定时器类型	Timer	计数器分辨率	计数器类型	预分频系数	DMA 请求生成	捕获/比较通道	互补输出
高级	TIM1	16 位	递增、递减、递增/递减	1 ~ 65536 之间的任意整数	有	4	有
通用	TIM2	16 位	递增、递减、递增/递减	1 ~ 65536 之间的任意整数	有	4	无
	TIM3	16 位	递增、递减、递增/递减	1 ~ 65536 之间的任意整数	有	4	无
	TIM4	16 位	递增	1 ~ 65536 之间的任意整数	有	4	无

高级控制定时器 (TIM1)

高级控制定时器是由 16 位计数器、4 个捕获/比较通道以及三相互补 PWM 发生器组成，它具有带死区插入的互补 PWM 输出，还可以被当成完整的通用定时器。四个独立的通道可以用于：

- 输入捕获
- 输出比较

- 产生 PWM(边缘或中心对齐模式)
- 单脉冲输出

配置为 16 位通用定时器时，它与 TIMx 定时器具有相同的功能。配置为 16 位 PWM 发生器时，它具有全调制能力 (0 ~ 100%)。

在调试模式下，计数器可以被冻结，同时 PWM 输出被禁止，从而切断由这些输出所控制的开关。

很多功能都与通用的 TIM 定时器相同，内部结构也相同，因此高级控制定时器可以通过定时器链接功能与 TIM 定时器协同操作，提供同步或事件链接功能。

通用定时器 (TIMx)

产品中，内置了多达 3 个可同步运行的通用定时器 (TIM2、TIM3、TIM4)。

通用定时器_16 位

每个定时器有一个 16 位的自动加载递增/递减计数器、一个 16 位的预分频器和 4 个独立的通道，每个通道都可用于输入捕获、输出比较、PWM 和单脉冲模式输出。

它们还能通过定时器链接功能与高级控制定时器共同工作，提供同步或事件链接功能。在调试模式下，计数器可以被冻结。任一通用定时器都能用于产生 PWM 输出。每个定时器都有独立的 DMA 请求机制。

这些定时器还能够处理增量编码器的信号，也能处理 1 ~ 4 个霍尔传感器的数字输出。每个定时器都 PWM 输出，或作为简单时间基准。

独立看门狗

独立的看门狗是基于一个 12 位的递减计数器和一个 8 位的预分频器，它由一个内部独立的 40KHz 的振荡器提供时钟；因为这个振荡器独立于主时钟，所以它可运行于停机和待机模式。它可以用在系统发生问题时复位整个系统或作为一个自由定时器为应用程序提供超时管理。通过选项字节可以配置成是软件或硬件启动看门狗。在调试模式下，看门狗被关闭。

窗口看门狗

窗口看门狗内有一个 7 位的递减计数器，并可以设置成自由运行。它可以被当成看门狗用于在发生问题时复位整个系统。它由主时钟驱动，具有早期预警中断功能；在调试模式下，看门狗被关闭。

系统时基定时器

这个定时器是专用于实时操作系统，也可当成一个标准的递减计数器。它具有下述特性：

- 24 位的递减计数器
- 自动重加载功能
- 当计数器为 0 时能产生一个可屏蔽系统中断
- 可编程时钟源

2.2.17 通用异步收发器 (UART)

UART 接口具有硬件的 CTS 和 RTS 信号管理。支持 LIN 主从功能。

所有 UART 接口都可以使用 DMA 操作。

2.2.18 I2C 总线

I2C 总线接口，能够工作于多主模式或从模式，支持标准和快速模式。

I2C 接口支持 7 位或 10 位寻址，7 位从模式时支持双从地址寻址。

2.2.19 串行外设接口 (SPI)

SPI 接口，在从或主模式下，可配置成每帧 1 ~ 32 位。

所有的 SPI 接口都可以使用 DMA 操作。

2.2.20 通用串行总线 (USB)

产品中内嵌一个兼容全速 USB 的设备控制器，遵循全速 USB 设备 (12 兆位/秒) 标准，端点可由软件配置。USB 专用的 48MHz 时钟由内部 PLL 或在常温内部时钟 (HSI) 直接产生。

2.2.21 控制器区域网络 (CAN)

CAN 接口兼容规范 2.0A 和 2.0B(主动)，位速率高达 1 兆位/秒。它可以接收和发送 11 位标识符的标准帧，也可以接收和发送 29 位标识符的扩展帧。

2.2.22 通用输入输出接口 (GPIO)

每个 GPIO 引脚都可以由软件配置成输出 (推挽或开漏)、输入 (带或不带上拉或下拉) 或复用的外设功能端口。多数 GPIO 引脚都与数字或模拟的复用外设共用。所有的 GPIO 引脚都有大电流通过能力。

在需要的情况下，I/O 引脚的外设功能可以通过一个特定的操作锁定，以避免意外的写入 I/O 寄存器。

2.2.23 ADC(模拟/数字转换器)

产品内嵌 2 个 12 位的模拟/数字转换器 (ADC)，每个 ADC 可用多达 16 个外部通道，可以实现单次、单周期和连续扫描转换。在扫描模式下，自动进行已选定的一组模拟输入上的采集值转换。

ADC 可以使用 DMA 操作。

模拟看门狗功能允许非常精准地监视一路或所有选中的通道，当被监视的信号超出预置的阈值时，将产生中断。

由通用定时器 (TIMx) 和高级控制定时器产生的事件，可以分别内部级联到 ADC 的触发，应用程序能使 ADC 转换与时钟同步。

2.2.24 DAC(数字/模拟转换)

数字/模拟转换模块 (DAC) 是 12 位数字输入，电压输出的数字/模拟转换器。DAC 可以配置成 8 位或者 12 位模式，也可以与 DMA 控制器配合使用。DAC 工作在 12 位模式时，数据可以设置成左对齐，也可以设置成右对齐。DAC 有 2 个输出通道，每个通道都有单独的转换器，可以工作在双 DAC 模式。在此模式下，可以同步地更新 2 个通道的输出，这 2 个通道的转换可以同时进行，也可以分别进行。

DAC 主要特征：

- 2 个 DAC 转换器：1 个输出通道对应 1 个转换器
- 8 位或者 12 位单调输出
- 12 位模式下数据左对齐或者右对齐
- 同步更新功能
- 噪声波形生成
- 三角波形生成
- 双 DAC 通道同时或者分别转换
- 每个通道都有 DMA 功能
- 外部触发转换

2.2.25 温度传感器

温度传感器产生一个随温度线性变化的电压。温度传感器在内部被连接到 ADC 的输入通道上，用于将传感器的输出转换到数字数值。

2.2.26 串行单线 SWD 调试口 (SW-DP)

内嵌 ARM 的两线串行调试端口 (SW-DP) 和单线 (JTAG)。

ARM 的 SW-DP 接口允许通过串行线调试工具连接到单片机。




图 1. 模块框图




图 2. 时钟树

3

引脚定义

引脚定义




图 3. LQFP64 引脚分布




图 4. LQFP48 引脚分布




图 5. LQFP32 引脚分布




图 6. QFN32 引脚分布

表 3. 引脚定义

引脚编码				引脚名称	类型 ⁽¹⁾	I/O 电平 ⁽²⁾	主功能	可选的复用功能	附加功能
LQFP 64	LQFP 48	LQFP 32	QFN 32						
1	1	-	-	V _{BAT}	S	-	V _{BAT}	-	-
2	2	-	-	PC13- TAMPER- RTC	I/O	-	PC13	TAMPER -RTC	-
3	3	-	-	PC14- OSC32_IN	I/O	-	PC14	OSC32_IN	-
4	4	-	-	PC15- OSC32_OUT	I/O	-	PC15	OSC32_OUT	-
5	5	2	2	PD0- OSC_IN	I/O	-	OSC_IN	-	-
6	6	3	3	PD1- OSC_OUT	I/O	-	OSC_OUT	-	-
7	7	4	4	NRST	I/O	-	NRST	-	-
8	-	-	-	PC0	I/O	-	PC0	ADC2_VIN[2]	-
9	-	-	-	PC1	I/O	-	PC1	ADC2_VIN[3]	-

引脚编码				引脚名称	类型 ⁽¹⁾	I/O 电平 ⁽²⁾	主功能	可选的复用功能	附加功能
LQFP 64	LQFP 48	LQFP 32	QFN 32						
10	-	-	-	PC2	I/O	-	PC2	ADC2_VIN[4]	-
11	-	-	-	PC3	I/O	-	PC3	ADC2_VIN[5]	-
12	8	-	-	V _{SSA}	S	-	V _{SSA}	-	-
13	9	5	5	V _{DDA}	S	-	V _{DDA}	-	-
14	10	6	6	PA0/WKUP	I/O	-	PA0	ADC1_VIN[0]/ WKUP/ UART2_CTS/ TIM2_CH1_ETR	-
15	11	7	7	PA1	I/O	-	PA1	ADC1_VIN[1]/ UART2_RTS/ TIM2_CH2	-
16	12	8	8	PA2	I/O	-	PA2	ADC1_VIN[2]/ UART2_TX/ TIM2_CH3	-
17	13	9	9	PA3	I/O	-	PA3	ADC1_VIN[3]/ UART2_RX/ TIM2_CH4	-
18	-	-	0	VSS	S	-	VSS	-	-
19	-	1	0	VDD	S	-	VDD	-	-
20	14	10	10	PA4	I/O	-	PA4	ADC1_VIN[4]/ DAC1_OUT/ SPI1_NSS	-
21	15	11	11	PA5	I/O	-	PA5	ADC1_VIN[5]/ DAC2_OUT/ SPI1_SCK	-
22	16	12	12	PA6	I/O	-	PA6	ADC1_VIN[6]/ SPI1_MISO/ TIM3_CH1	TIM1_BKIN
23	17	13	13	PA7	I/O	-	PA7	ADC1_VIN[7]/ SPI1_MOSI/ TIM3_CH2	TIM1_CH1N
24	-	-	-	PC4	I/O	-	PC4	ADC2_VIN[6]	-
25	-	-	-	PC5	I/O	-	PC5	ADC2_VIN[7]	-
26	18	14	14	PB0	I/O	-	PB0	ADC2_VIN[0]/ TIM3_CH3	TIM1_CH2N
27	19	15	15	PB1	I/O	-	PB1	ADC2_VIN[1]/ TIM3_CH4	TIM1_CH3N

引脚编码				引脚名称	类型 ⁽¹⁾	I/O 电平 ⁽²⁾	主功能	可选的复用功能	附加功能
LQFP 64	LQFP 48	LQFP 32	QFN 32						
28	20	-	16	PB2	I/O	FT	PB2/ BOOT1	-	-
29	21	-	-	PB10	I/O	FT	PB10	I2C2_SCL/ UART3_TX	TIM2_CH3
30	22	-	-	PB11	I/O	FT	PB11	I2C2_SDL/ UART3_RX	TIM2_CH4
31	23	16	0	VSS	S	-	VSS	-	-
32	24	17	17	VDD	S	-	VDD	-	-
33	25	-	-	PB12	I/O	FT	PB12	SPI2_NSS/ I2C2_SMBAL/ TIM1_BKIN	-
34	26	-	-	PB13	I/O	FT	PB13	SPI2_SCK/ UART3_CTS/ TIM1_CH1N	-
35	27	-	-	PB14	I/O	FT	PB14	SPI2_MISO/ UART3_RTS/ TIM1_CH2N	-
36	28	-	-	PB15	I/O	FT	PB15	SPI2_MOSI/ TIM1_CH3N	-
37	-	-	-	PC6	I/O	FT	PC6	-	TIM3_CH1
38	-	-	-	PC7	I/O	FT	PC7	-	TIM3_CH2
39	-	-	-	PC8	I/O	FT	PC8	-	TIM3_CH3
40	-	-	-	PC9	I/O	FT	PC9	-	TIM3_CH4
41	29	18	18	PA8	I/O	FT	PA8	TIM1_CH1/ MCO	-
42	30	19	19	PA9	I/O	FT	PA9	UART1_TX/ TIM1_CH2	-
43	31	20	20	PA10	I/O	FT	PA10	UART1_RX/ TIM1_CH3	-
44	32	21	21	PA11	I/O	FT	PA11	UART1_CTS/ USBDM/ CAN_RX/ TIM1_CH4	-
45	33	22	22	PA12	I/O	FT	PA12	UART1_RTS/ USBDP/ CAN_TX/ TIM1_ETR	-

引脚编码				引脚名称	类型 ⁽¹⁾	I/O 电平 ⁽²⁾	主功能	可选的复用功能	附加功能
LQFP 64	LQFP 48	LQFP 32	QFN 32						
46	34	23	23	PA13	I/O	FT	JTM/ SWDIO	-	PA13
47	35	32	0	VSS	S	-	VSS	-	-
48	36	-	-	VDD	S	-	VDD	-	-
49	37	24	24	PA14	I/O	FT	JTCK/ SWCLK	-	PA14
50	38	25	25	PA15	I/O	FT	JTDI	-	PA15/ TIM2_CH1 _ETR/ SPI1_NSS
51	-	-	-	PC10	I/O	FT	PC10	-	UART3_TX
52	-	-	-	PC11	I/O	FT	PC11	-	UART3_RX
53	-	-	-	PC12	I/O	FT	PC12	-	-
54	-	-	-	PD2	I/O	FT	PD2	TIM3_ETR	-
55	39	26	26	PB3	I/O	FT	JTDO	-	PB3/ TRACESWO/ TIM2_CH2/ SPI1_SCK
56	40	27	27	PB4	I/O	FT	NJTRST	-	PB4/ TIM3_CH1/ SPI1_MISO
57	41	28	28	PB5	I/O	-	PB5	I2C1_SMBAL	TIM3_CH2/ SPI1_MOSI
58	42	29	29	PB6	I/O	FT	PB6	I2C1_SCL/ TIM4_CH1	UART1_TX
59	43	30	30	PB7	I/O	FT	PB7	I2C1_SDA/ TIM4_CH2	UART1_RX
60	44	31	31	BOOT0	I	-	BOOT0	-	-
61	45	32	32	PB8	I/O	FT	PB8	TIM4_CH3	I2C1_SCL/ CAN_RX
62	46	-	-	PB9	I/O	FT	PB9	TIM4_CH4	I2C1_SDA/ CAN_TX
63	47	32	0	VSS	S	-	VSS	-	-
64	48	-	-	VDD	S	-	VDD	-	-

1. I = 输入, O = 输出, S = 电源, HiZ = 高阻
2. FT: 容忍 5V

4

存储器映像

存储器映像

表 4. 存储器映像

总线	编址范围	大小	外设	备注
AHB	0x4002 3400 - 0x4002 43FF	4KB	Reserved	
	0x4002 3000 - 0x4002 33FF	1KB	CRC	
	0x4002 2400 - 0x4002 2FFF	3KB	Reserved	
	0x4002 2000 - 0x4002 23FF	1KB	Flash 接口	
	0x4002 1400 - 0x4002 1FFF	3KB	Reserved	
	0x4002 1000 - 0x4002 13FF	1KB	复位和时钟控制 (RCC)	
	0x4002 0400 - 0x4002 0FFF	3KB	Reserved	
	0x4002 0000 - 0x4002 03FF	1KB	DMA	
	0x4001 8000 - 0x4001 FFFF	32KB	Reserved	
APB2	0x4001 4C00 - 0x4001 7FFF	13KB	Reserved	
	0x4001 4800 - 0x4001 4BFF	1KB	Reserved	
	0x4001 4400 - 0x4001 47FF	1KB	Reserved	
	0x4001 4000 - 0x4001 43FF	1KB	Reserved	
	0x4001 3C00 - 0x4001 3FFF	1KB	Reserved	
	0x4001 3800 - 0x4001 3BFF	1KB	UART1	
	0x4001 3400 - 0x4001 37FF	1KB	Reserved	
	0x4001 3000 - 0x4001 33FF	1KB	SPI1	
	0x4001 2C00 - 0x4001 2FFF	1KB	TIM1	
	0x4001 2800 - 0x4001 2BFF	1KB	ADC2	
	0x4001 2400 - 0x4001 27FF	1KB	ADC1	
	0x4001 1C00 - 0x4001 23FF	2KB	Reserved	
	0x4001 1800 - 0x4001 1BFF	1KB	GPIOE	
	0x4001 1400 - 0x4001 17FF	1KB	GPIOD	
	0x4001 1000 - 0x4001 13FF	1KB	GPIOC	
	0x4001 0C00 - 0x4001 0FFF	1KB	GPIOB	
	0x4001 0800 - 0x4001 0BFF	1KB	GPIOA	
	0x4001 0400 - 0x4001 07FF	1KB	EXTI	
	0x4001 0000 - 0x4001 03FF	1KB	AFIO	
APB1	0x4000 7800 - 0x4000 FFFF	34KB	Reserved	
	0x4000 7400 - 0x4000 77FF	34KB	DAC	
	0x4000 7000 - 0x4000 73FF	1KB	电源控制 (PWR)	
	0x4000 6C00 - 0x4000 6FFF	1KB	后备寄存器 (BKP)	
	0x4000 6800 - 0x4000 6BFF	1KB	Reserved	
	0x4000 6400 - 0x4000 67FF	1KB	CAN	

总线	编址范围	大小	外设	备注
APB1	0x4000 6000 - 0x4000 63FF	1KB	Reserved	
	0x4000 5C00 - 0x4000 5FFF	1KB	USB	
	0x4000 5800 - 0x4000 5BFF	1KB	I2C2	
	0x4000 5400 - 0x4000 57FF	1KB	I2C1	
	0x4000 4C00 - 0x4000 53FF	2KB	Reserved	
	0x4000 4800 - 0x4000 4BFF	1KB	UART3	
	0x4000 4400 - 0x4000 47FF	1KB	UART2	
	0x4000 3C00 - 0x4000 43FF	2KB	Reserved	
	0x4000 3800 - 0x4000 3BFF	1KB	SPI2	
	0x4000 3400 - 0x4000 37FF	1KB	Reserved	
	0x4000 3000 - 0x4000 33FF	1KB	IWWDG	
	0x4000 2C00 - 0x4000 2FFF	1KB	WWDG	
	0x4000 2800 - 0x4000 2BFF	1KB	RTC	
	0x4000 0C00 - 0x4000 27FF	7KB	Reserved	
	0x4000 0800 - 0x4000 0BFF	1KB	TIM4	
	0x4000 0400 - 0x4000 07FF	1KB	TIM3	
0x4000 0000 - 0x4000 03FF	1KB	TIM2		
SRAM	0x2000 5000 - 0x3FFF FFFF	~512MB	Reserved	
	0x2000 0000 - 0x2000 4FFF	20KB	SRAM	
Flash	0x1FFF F810 - 0x1FFF FFFF	~2KB	Reserved	
	0x1FFF F800 - 0x1FFF F80F	16KB	Option bytes	
	0x1FFF F400 - 0x1FFF F7FF	1KB	System memory	
	0x1FFE 1C00 - 0x1FFF F3FF	~256KB	Reserved	
	0x1FFE 1000 - 0x1FFE 1BFF	3KB	Security space	
	0x1FFE 0200 - 0x1FFE 0FFF	3KB	Reserved	
	0x1FFE 0000 - 0x1FFE 01FF	0.5KB	Protect byte	
	0x1000 2000 - 0x1FFD FFFF	~256KB	Reserved	
	0x1000 0000 - 0x1000 1FFF	8KB	Reserved	
	0x0802 0000 - 0x0FFF FFFF	~128KB	Reserved	
	0x0800 0000 - 0x0801 FFFF	128KB	Main Flash memory	
	0x000 20000 - 0x07FF FFFF	~128KB	Reserved	
	0x0000 0000 - 0x0001 FFFF	128KB	主闪存存储器，系统存储器或是 SRAM 有赖于 BOOT 的配置	

5

电气特性

电气特性

5.1 测试条件

除非特别说明，所有电压都以 V_{SS} 为基准。

5.1.1 最小和最大值

除非特别说明，最小和最大数值是在环境温度 $T_A = 25^\circ\text{C}$ ， $V_{DD} = 3.3\text{V}$ 下执行的测试。

5.1.2 典型数值

除非特别说明，典型数据是基于 $T_A = 25^\circ\text{C}$ 和 $V_{DD} = 3.3\text{V}$ 。这些数据仅用于设计指导而未经测试。

5.1.3 典型曲线

除非特别说明，典型曲线仅用于设计指导而未经测试。

5.1.4 负载电容

测量引脚参数时的负载条件示于下图。




图 7. 引脚的负载条件

5.1.5 引脚输入电压

引脚上输入电压的测量方式示于下图。




图 8. 引脚输入电压

5.1.6 供电方案




图 9. 供电方案

5.1.7 电流消耗测量




图 10. 电流消耗测量方案

5.2 绝对最大额定值

加在器件上的载荷如果超过“绝对组最大额定值”列表(表 5、表 6、表 7)中给出的值，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味着在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表 5. 电压特性

符号	描述	最小值	最大值	单位
$V_{DD} - V_{SS}$	外部主供电电压 (包含 V_{DDA} 和 V_{SSA}) ⁽¹⁾	-0.3	5.5	V
V_{IN}	在 5 V 容忍的引脚上的输入电压 ⁽²⁾	$V_{SS} - 0.3$	5.5	
	在其它引脚上的输入电压 ⁽²⁾	$V_{SS} - 0.3$	5.5	
$ \Delta V_{DDx} $	不同供电引脚之间的电压差		50	mV
$ V_{SSx} - V_{SS} $	不同接地引脚之间的电压差		50	

1. 所有的电源 (V_{DD} , V_{DDA}) 和地 (V_{SS} , V_{SSA}) 引脚必须始终连接到外部允许范围内的供电系统上。
2. 必须始终遵循 V_{IN} 的最大值。有关允许的最大注入电流值的信息，请参见下表。

表 6. 电流特性

符号	描述	最大值	单位
I_{VDD}	经过 V_{DD}/V_{DDA} 电源线的总电流 (供应电流) ⁽¹⁾	150	mA
I_{VSS}	经过 V_{SS} 地线的总电流 (流出电流) ⁽¹⁾	150	
I_{IO}	任意 I/O 和控制引脚上的输出灌电流	20	
	任意 I/O 和控制引脚上的输出电流	-18	
$I_{INJ(PIN)}^{(2)(3)}$	NRST 引脚的注入电流	± 5	mA
$I_{INJ(PIN)}^{(2)(3)}$	HSE 的 OSC_IN 引脚和 LSE 的 OSC_IN 引脚的注入电流	± 5	mA
$I_{INJ(PIN)}^{(2)(3)}$	其他引脚的注入电流 ⁽⁴⁾	± 5	mA

符号	描述	最大值	单位
$\Sigma I_{INJ(PIN)}^{(2)}$	所有 I/O 和控制引脚上的总注入电流 ⁽⁴⁾	±25	mA

1. 所有的电源 (V_{DD} , V_{DDA}) 和地 (V_{SS} , V_{SSA}) 引脚必须始终连接到外部允许范围内的供电系统上。
2. $I_{INJ(PIN)}$ 绝对不可以超过它的极限, 即保证 V_{IN} 不超过其最大值。如果不能保证 V_{IN} 不超过其最大值, 也要保证在外部限制 $I_{INJ(PIN)}$ 不超过其最大值。当 $V_{IN} > V_{DD}$ 时, 有一个正向注入电流; 当 $V_{IN} < V_{SS}$ 时, 有一个反向注入电流。
3. 反向注入电流会干扰器件的模拟性能。
4. 当几个 I/O 口同时有注入电流时, $\Sigma I_{INJ(PIN)}$ 的最大值为正向注入电流与反向注入电流的即时绝对值之和。该结果基于在器件 4 个 I/O 端口上 $\Sigma I_{INJ(PIN)}$ 最大值的特性。

表 7. 温度特性

符号	描述	最大值	单位
T_{STG}	储存温度范围	- 45 ~ + 150	°C
T_J	最大结温度	125	°C

5.3 工作条件

5.3.1 通用工作条件

表 8. 通用工作条件

符号	参数	条件	最小值	最大值	单位
f_{HCLK}	内部 AHB 时钟频率		0	96	MHz
f_{PCLK1}	内部 APB1 时钟频率		0	96	
f_{PCLK2}	内部 APB2 时钟频率		0	96	
V_{DD}	标准工作电压		2.0	5.5	V
V_{DDA}	模拟部分工作电压	必须与 $V_{DD}^{(1)}$ 相同	2.0	5.5	V
V_{BAT}	备份部分工作电压		1.8	5.5	V
P_D	功率耗散 温度: $T_A=85^\circ\text{C}^{(2)}$	LQFP64		203	mW
		LQFP48			
		LQFP32/QFN32			
T_A	环境温度: $T_A=85^\circ\text{C}$	最大功率耗散	-40	85	°C
		低功率耗散 ⁽³⁾	-40	105	
	环境温度: $T_A=105^\circ\text{C}$	最大功率耗散	-40	105	°C
		低功率耗散 ⁽³⁾	-40	125	

1. 如果 T_A 较低, 只要 T_J 不超过 T_{Jmax} (参见节 5.1), 则允许更高的 P_D 数值。
2. 在较低的功率耗散的状态下, 只要 T_J 不超过 T_{Jmax} (参见节 5.1), T_A 可以扩展到这个范围。

5.3.2 上电和掉电时的工作条件

下表中给出的参数是在一般的工作条件下测试得出。

表 9. 上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
t _{VDD}	V _{VDD} 上升速率	T _A = 27°C	100	∞	μS/V
	V _{VDD} 下降速率		100	∞	

5.3.3 内嵌复位和电源控制模块特性

下表中给出的参数是依据表 8 列出的环境温度下和 V_{DD} 供电电压下测试得出。

表 10. 内嵌复位和电源控制模块特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{PVD}	可编程的电压检测器的电平选择	PLS[3: 0]=0000(上升沿)	1.813	1.819	1.831	V
		PLS[3: 0]=0000(下降沿)		1.705		V
		PLS[3: 0]=0001(上升沿)	2.112	2.116	2.124	V
		PLS[3: 0]=0001(下降沿)		2.0		V
		PLS[3: 0]=0010(上升沿)	2.411	2.414	2.421	V
		PLS[3: 0]=0010(下降沿)		2.297		V
		PLS[3: 0]=0011(上升沿)	2.711	2.714	2.719	V
		PLS[3: 0]=0011(下降沿)		2.597		V
		PLS[3: 0]=0100(上升沿)	3.011	3.013	3.018	V
		PLS[3: 0]=0100(下降沿)		2.895		V
		PLS[3: 0]=0101(上升沿)	3.311	3.313	3.317	V
		PLS[3: 0]=0101(下降沿)		3.194		V
		PLS[3: 0]=0110(上升沿)	3.611	3.613	3.616	V
		PLS[3: 0]=0110(下降沿)		3.494		V
		PLS[3: 0]=0111(上升沿)	3.91	3.913	3.916	V
		PLS[3: 0]=0111(下降沿)		3.793		V
		PLS[3: 0]=1000(上升沿)	4.21	4.212	4.215	V
		PLS[3: 0]=1000(下降沿)		4.092		V
		PLS[3: 0]=1001(上升沿)	4.51	4.512	4.515	V
		PLS[3: 0]=1001(下降沿)		4.391		V
PLS[3: 0]=1010(上升沿)	4.809	4.811	4.813	V		
PLS[3: 0]=1010(下降沿)		4.69		V		
V _{PVDhyst} ⁽²⁾	PVD 迟滞			100		mV
V _{POR/PDR}	上电/掉电复位阈值	下降沿	1.63 ⁽¹⁾	1.66	1.68	V
		上升沿		1.75		V
V _{PDRhys} ⁽²⁾	PDR 迟滞			90.9		mV
T _{RSTTEMPO} ⁽²⁾	复位持续时间			20		ms

1. 产品的特性由设计保证至最小的数值 $V_{POR/PDR}$ 。
2. 由设计保证，不在生产中测试。

注：复位持续时间的测量方法为从上电 (POR 复位) 到用户应用代码读取第一条指令的时刻。

5.3.4 内置的参照电压

下表中给出的参数是依据表 8 列出的环境温度下和 V_{DD} 供电电压下测试得出。

表 11. 内置的参照电压 ⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
V_{REFINT}	内置参照电压	$-40^{\circ}\text{C} < T_A < +105^{\circ}\text{C}$		1.2		V
		$-40^{\circ}\text{C} < T_A < +85^{\circ}\text{C}$		1.2		V
$T_{S_vrefint}^{(1)}$	当读出内部参照电压时，ADC 的采样时间		10			μS

1. 最短的采样时间是通过应用中的多次循环得到。

5.3.5 供电电流特性

电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O 引脚的负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。

本节中给出的所有运行模式下的电流消耗测量值，都是在执行一套精简的代码。

最大电流消耗

微控制器处于下列条件：

- 所有的 I/O 引脚都处于输入模式，并连接到一个静态电平上— V_{DD} 或 V_{SS} (无负载)。
- 所有的外设都处于关闭状态，除非特别说明。
- 闪存存储器的访问时间调整到 f_{HCLK} 的频率 (0 ~ 24 MHz 时为 0 个等待周期, 24 ~ 48 MHz 时为 1 个等待周期, 48 ~ 72 MHz 时为 2 个等待周期, 72 ~ 96 MHz 时为 3 个等待周期)。
- 指令预取功能开启 (提示：这个参数必须在设置时钟和总线分频之前设置)。当开启外设时： $f_{PCLK1} = f_{HCLK}$ 。

表 12、表 13、表 14 中给出的参数，是依据表 8 列出的环境温度下和 V_{DD} 供电电压下测试得出。

表 12. 运行模式下的典型电流消耗，数据处理代码从内部 flash 中运行

符号	参数	条件	f_{HCLK}	典型值 ⁽¹⁾		单位
				使能所有外设 ⁽²⁾	关闭所有外设	
I_{DD}	运行模式下的供应电流	外部时钟 ⁽²⁾	96MHz	26.23	15.2	mA
			72MHz	20.52	12.19	
			48MHz	14.71	9.13	
			36MHz	11.76	7.58	
			24MHz	8.84	6.03	

符号	参数	条件	f _{HCLK}	典型值 ⁽¹⁾		单位
				使能所有外设 ⁽²⁾	关闭所有外设	
I _{DD}	运行模式下的供应电流	外部时钟 ⁽²⁾	8MHz	4.1	3.14	

1. 典型值是在 T_A = 25°C 下测试得到。由综合评估得出，不在生产中测试。
2. 外部时钟为 8MHz，当 f_{HCLK} > 8MHz 时启用 PLL。

表 13. 睡眠模式下的典型电流消耗，数据处理代码从内部 flash 或 RAM 中运行

符号	参数	条件	f _{HCLK}	典型值 ⁽¹⁾		单位
				使能所有外设 ⁽²⁾	关闭所有外设	
I _{DD}	睡眠模式下的供应电流	外部时钟 ⁽²⁾	96MHz	22.41	10.92	mA
			72MHz	17.57	8.96	
			48MHz	12.68	6.96	
			36MHz	10.29	5.95	
			24MHz	7.79	4.9	
			8MHz	3.46	2.8	

1. 典型值是在 T_A = 25°C 下测试得到。由综合评估得出，在生产中以 V_{DDmax} 和以 f_{HCLKmax} 使能外设为条件测试。
2. 外部时钟为 8MHz，当 f_{HCLK} > 8 MHz 时启用 PLL。

表 14. 停机和待机模式下的最大电流消耗，代码运行在 flash 中

符号	参数	条件	最大值	单位
			T _A =25°C	
I _{DD}	待机模式下的供应电流	复位后进入待机模式， V _{DD} =3.3V	402	μA
	待机模式下的供应电流	复位后进入待机模式， V _{DD} =3.3V	0.4	
I _{DD_VBAT}	备份区域的供应电流	低速振荡器和 RTC 处于开启状态， V _{DD} /V _{BAT} =3.3V	0.2	μA

1. I/O 状态为模拟输入。




图 11. 待机模式下的典型电流消耗在 V_{DD} = 3.3V 时与温度的对比

典型的电流消耗

MCU 处于下述条件下：

- 所有的 I/O 引脚都处于输入模式，并连接到一个静态电平上—V_{DD} 或 V_{SS}(无负载)。
- 所有的外设都处于关闭状态，除非特别说明。
- 闪存存储器的访问时间调整到 f_{HCLK} 的频率 (0 ~ 24 MHz 时为 0 个等待周期, 24 ~ 48 MHz 时为 1 个等待周期, 48 ~ 72 MHz 时为 2 个等待周期, 72 ~ 96 MHz 时为 3 个等待周期)。
- 环境温度和 V_{DD} 供电电压条件列于表 8。
- 指令预取功能开启 (提示：这个参数必须在设置时钟和总线分频之前设置)。当开启外设时：f_{PCLK1} = f_{HCLK}。

内置外设电流消耗

内置外设的电流消耗列于表 15, MCU 的工作条件如下：

- 所有的 I/O 引脚都处于输入模式，并连接到一个静态电平上—V_{DD} 或 V_{SS}(无负载)。
- 所有的外设都处于关闭状态，除非特别说明。
- 给出的数值是通过测量电流消耗计算得出
 - 关闭所有外设的时钟
 - 只开启一个外设的时钟
- 环境温度和 V_{DD} 供电电压条件列于表 8。

表 15. 内置外设的电流消耗 ⁽¹⁾

内置外设		25 °C 时的典型功耗	单位	内置外设		25 °C 时的典型功耗	单位
APB1	TIM2	0.098	mA	APB2	GPIOA	0.045	mA
	TIM3	0.062			GPIOB	0.046	

内置外设		25 °C 时的典型功耗	单位	内置外设		25 °C 时的典型功耗	单位
APB1	TIM4	0.055	mA	APB2	GPIOC	0.052	mA
	SPI2	0.133			GPIOD	0.046	
	UART2	0.077			ADC1	0.051	
	UART3	0.078			ADC2	0.052	
	I2C1	0.132			TIM1	0.121	
	I2C2	0.134			SPI1	0.122	
	USB	0.058			UART1	0.078	
	CAN	0.033					

1. $f_{HCLK} = 96\text{MHz}$, $f_{APB1} = f_{HCLK}/2$, $f_{APB2} = f_{HCLK}$, 每个外设的预分频系数为默认值。

5.3.6 外部时钟源特性

来自外部振荡源产生的高速外部用户时钟

下表中给出的特性参数是使用一个高速的外部时钟源测得，环境温度和供电电压符合通用工作条件。

表 16. 高速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSE_ext}	用户外部时钟频率 ⁽¹⁾		2	8	24	MHz
V_{HSEH}	OSC_IN 输入引脚高电平电压		$0.7V_{DD}$		V_{DD}	V
V_{HSEL}	OSC_IN 输入引脚低电平电压		V_{SS}		$0.3V_{DD}$	
$t_w(HSE)$	OSC_IN 高或低的时间 ⁽¹⁾		16			nS
$t_r(HSE)$ $t_f(HSE)$	OSC_IN 上升或下降的时间 ⁽¹⁾				20	
$C_{in(HSE)}$	OSC_IN 输入容抗 ⁽¹⁾			5		pF
$DuCy(HSE)$	占空比		45		55	%
I_L	OSC_IN 输入漏电流	$V_{SS} \leq V_{IN} \leq V_{DD}$			± 1	uA

1. 由设计保证，不在生产中测试。

来自外部振荡源产生的低速外部用户时钟

下表中给出的特性参数是使用一个低速的外部时钟源测得，环境温度和供电电压符合通用工作条件。

表 17. 低速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{LSE_ext}	用户外部时钟频率 ⁽¹⁾		16	32.768	200	KHz
V_{LSEH}	OSC_IN 输入引脚高电平电压				1.2	V
V_{LSEL}	OSC_IN 输入引脚低电平电压		0.25			V
$t_w(LSE)$	OSC_IN 高或低的时间 ⁽¹⁾			15259		nS
$t_r(LSE)$	OSC_IN 上升的时间 ⁽¹⁾			30		nS

符号	参数	条件	最小值	典型值	最大值	单位
$t_{f(LSE)}$	OSC_IN 下降的时间 ⁽¹⁾			30		nS
$C_{in(LSE)}$	OSC_IN 输入容抗 ⁽¹⁾			5		pF
$DuCy_{(LSE)}$	占空比			50		%
I_L	OSC_IN 输入漏电流	$V_{SS} \leq V_{IN} \leq V_{DD}$		0.03		uA

1. 由设计保证，不在生产中测试。




图 12. 外部高速时钟源的交流时序图




图 13. 外部低速时钟源的交流时序图

使用一个晶体/陶瓷谐振器产生的高速外部时钟

高速外部时钟 (HSE) 可以使用一个 2 ~ 24MHz 的晶体/陶瓷谐振器构成的振荡器产生。本

节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减少输出失真和启动时的稳定时间。有关晶体谐振器的详细参数 (频率、封装、精度等)，请咨询相应的生产厂商。

表 18. HSE 2 ~ 24MHz 振荡器特性 (1)(2)

符号	参数	条件	最小值	典型值	最大值	单位
f_{OSC_IN}	振荡器频率		2	8	24	MHz
R_F	反馈电阻	$R_S = 30\Omega$		1000		k Ω
C_{L1} $C_{L2}^{(3)}$	建议的负载电容与对应的晶体 串行阻抗 (R_S) ⁽⁴⁾	$V_{DD} = 3.3V$ $V_{IN} = V_{SS}$ 30pF 负载		30		pF
I_2	HSE 驱动电流	启动			1	mA
g_m	振荡器的跨导	V_{DD} 是稳定的	25			mA/V
$t_{SU(HSE)}^{(5)}$	启动时间	$R_S = 30\Omega$		2		mS

1. 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。
2. 由综合评估得出，不在生产中测试。
3. 对于 C_{L1} 和 C_{L2} ，建议使用高质量的、为高频应用而设计的 (典型值为)5pF ~ 25pF 之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串行组合给出负载电容的参数。在选择 C_{L1} 和 C_{L2} 时，PCB 和 MCU 引脚的容抗应该考虑在内 (可以粗略地把引脚与 PCB 板的电容按 10pF 估计)。
4. 相对较低的 RF 电阻值，能够可以为避免在潮湿环境下使用时所产生的问题提供保护，这种环境下产生的泄漏和偏置条件都发生了变化。但是，如果 MCU 是应用在恶劣的潮湿条件时，设计时需要把这个参数考虑进去。
5. $t_{SU(HSE)}$ 是启动时间，是从软件使能 HSE 开始测量，直至得到稳定的 8MHz 振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到，它可能因晶体制造商的不同而变化较大。




图 14. 使用 8MHz 晶体的典型应用

使用一个晶体/陶瓷谐振器产生的低速外部时钟

低速外部时钟 (LSE) 可以使用一个 32.768KHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结

果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。(译注：这里提到的晶体谐振器就是我们通常说的无源晶振)注意：对于 C_{L1} 和 C_{L2} ，建议使用高质量的 $5\text{pF} \sim 15\text{pF}$ 之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串行组合给出负载电容的参数。负载电容 C_L 由下式计算： $C_L = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{\text{stray}}$ ，其中 C_{stray} 是引脚的电容和 PCB 板或 PCB 相关的电容，它的典型值是介于 $2\text{pF} \sim 7\text{pF}$ 之间。警告：为了避免超出 C_{L1} 和 C_{L2} 的最大值 (15pF)，强烈建议使用负载电容 $C_L \leq 7\text{pF}$ 的谐振器，不能使用负载电容为 12.5pF 的谐振器。例如：如果选择了一个负载电容 $C_L = 6\text{pF}$ 的谐振器并且 $C_{\text{stray}} = 2\text{pF}$ ，则 $C_{L1} = C_{L2} = 8\text{pF}$ 。

表 19. LSE 振荡器特性 ($f_{LSE}=32.768\text{KHz}$)⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
R_F	内部反馈电阻			25		$M\Omega$
C_{L1} C_{L2} ⁽²⁾	建议的负载电容与对应的晶体 串行阻抗 (R_S) ⁽³⁾	$R_S = 30\Omega$			4	pF
I_2	LSE 驱动电流	$V_{DD} = 3.3V$ $V_{IN} = V_{SS}$		0.08		μA
g_m	振荡器的跨导			0.5		$\mu A/V$
$t_{SU(HSE)}$ ⁽⁴⁾	启动时间	V_{DD} 是稳定的		1	4	S

1. 由综合评估得出，不在生产中测试。
2. 参见本表格上方的注意和警告段落。
3. 选择具有较小 R_S 值的高质量振荡器 (如 MSIV-TIN 32.768KHz)，可以优化电流消耗。详情请咨询晶体制造商。
4. $t_{SU(HSE)}$ 是启动时间，是从软件使能 HSE 开始测量，直至得到稳定的 8MHz 振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到，它可能因晶体制造商的不同而变化较大。




图 15. 使用 32.768KHz 晶体的典型应用

5.3.7 内部时钟源特性

下表中给出的特性参数是使用环境温度和供电电压符合通用工作条件测量得到。

高速内部 (HSI) 振荡器

表 20. HSI 振荡器特性 (1)(2)

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSI}	频率		40	48	64	MHz
ACC_{HSI}	HSI 振荡器的精度	$T_A = -40^{\circ}\text{C} \sim 105^{\circ}\text{C}$	-5		5	%
ACC_{HSI}	HSI 振荡器的精度	$T_A = -10^{\circ}\text{C} \sim 85^{\circ}\text{C}$	-3		3	%
ACC_{HSI}	HSI 振荡器的精度	$T_A = 0^{\circ}\text{C} \sim 70^{\circ}\text{C}$	-2		2	%
ACC_{HSI}	HSI 振荡器的精度	$T_A = 25$	-1		1	%
$t_{\text{SU(HSI)}}$	HSI 振荡器启动时间				2	μS
$I_{\text{DD(HSI)}}$	HSI 振荡器功耗			81	200	μA

1. $V_{\text{DD}} = 3.3\text{V}$, $T_A = -40^{\circ}\text{C} \sim 105^{\circ}\text{C}$, 除非特别说明。
2. 由设计保证, 不在生产中测试。

低速内部 (LSI) 振荡器

表 21. LSI 振荡器特性 (1)

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{LSI}}^{(2)}$	频率		31	40	75	KHz
$t_{\text{SU(LSI)}}^{(2)}$	LSI 振荡器启动时间				1	μS
$I_{\text{DD(LSI)}}^{(3)}$	LSI 振荡器功耗			1.1	1.7	μA

1. $V_{\text{DD}} = 3.3\text{V}$, $T_A = -40^{\circ}\text{C} \sim 105^{\circ}\text{C}$, 除非特别说明。
2. 由综合评估得出, 不在生产中测试。
3. 由设计保证, 不在生产中测试。

从低功耗模式唤醒的时间

下表列出的唤醒时间是在内部时钟 HSI 的唤醒阶段测量得到。唤醒时使用的时钟源依当前的操作模式而定:

- 停机或待机模式: 时钟源是振荡器
- 睡眠模式: 时钟源是进入睡眠模式时所使用的时钟

所有的时间是使用环境温度和供电电压符合通用工作条件测量得到。

表 22. 低功耗模式的唤醒时间

符号	参数	条件	最大值	单位
$t_{\text{WUSLEEP}}^{(1)}$	从睡眠模式唤醒	使用 HSI 振荡器时钟唤醒	4.2	μS
$t_{\text{WUSTOP}}^{(1)}$	从停机模式唤醒 (调压器处于运行模式)	HSI 振荡器时钟唤醒 = $2\mu\text{S}$	6.3	
$t_{\text{WUSTDBY}}^{(1)}$	从待机模式唤醒	HSI 振荡器时钟唤醒 = $2\mu\text{S}$ 调压器从关闭模式唤醒时间 = $38\mu\text{S}$	47	mS

1. 唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令。

5.3.8 PLL 特性

下表列出的参数是使用环境温度和供电电压符合通用工作条件测量得到。

表 23. PLL 特性 ⁽¹⁾

符号	参数	最小值	典型值	最大值	单位
f _{PLL_IN}	PLL 输入时钟 ⁽²⁾	2		24	MHz
	PLL 输入时钟占空比	40		60	%
f _{PLL_OUT}	PLL 倍频输出时钟	40		200	MHz
t _{LOCK}	PLL 锁相时间			100	μS

1. 由设计保证，不在生产中测试。
2. 需要注意使用正确的倍频系数，从而根据 PLL 输入时钟频率使得 f_{PLL_OUT} 处于允许范围内。

5.3.9 存储器特性

闪存存储器

除非特别说明，所有特性参数是在 T_A = -40°C~105°C 得到。

表 24. 闪存存储器特性

符号	参数	条件	最小值	典型值	最大值	单位
t _{prog}	8 位的编程时间	T _A = -40°C~125°C	4			μS
t _{ERASE}	页 (512K 字节) 擦除时间	T _A = -40°C~125°C		4	5	mS
t _{ME}	整片擦除时间	T _A = -40°C~125°C	20		40	mS
I _{DD}	供电电流	读模式, f _{HCLK} = 48MHz		5	6	mA
		写模式, f _{HCLK} = 48MHz			7	mA
		擦除模式, f _{HCLK} = 48MHz			2	mA
I _{SB}	Standby 电流			1@25°C	50@125°C	μA
I _{DEP}	Deep Standby 电流			0.5	15@125°C	μA

表 25. 闪存存储器寿命和数据保存期限 ⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
NEND	寿命 (擦写次数)	T _A = -40°C~85°C(尾缀为 6) T _A = -40°C~105°C(尾缀为 7)	10			千次
t _{RET}	数据保存期限	T _A = 85°C 时, 1000 次擦写 ⁽²⁾ 之后	30			年
		T _A = 105°C, 1000 次擦写 ⁽¹⁾⁽²⁾ 之后	10			
		T _A = 55°C, 1 万次擦写 ⁽¹⁾⁽²⁾ 之后	20			

1. 由综合评估得出，不在生产中测试。
2. 循环测试均是在整个温度范围下进行。

5.3.10 EMC 特性

敏感性测试是在产品的综合评估时抽样进行测试的。

功能性 EMS(电磁敏感性)

当运行一个简单的应用程序时(通过 I/O 端口闪烁 2 个 LED)，测试样品被施加 2 种电磁干扰直到产生错误，LED 闪烁指示了错误的产生。

- 静电放电 (ESD)(正放电和负放电) 施加到芯片所有的引脚直到产生功能性错误。这个测试符合 IEC1000-4-2 标准。
- FTB: 在 V_{DD} 和 V_{SS} 上通过一个 100 pF 的电容施加一个瞬变电压的脉冲群 (正向和反向) 直到产生功能性错误。这个测试符合 IEC1000-4-4 标准。

芯片复位可以使系统恢复正常操作。

测试结果列于下表中。这是基于应用笔记中定义的 EMS 级别和类型进行的测试。

表 26. EMS 特性

符号	参数	条件	级别/类型
V_{EFT}	在 V_{DD} 和 V_{SS} 上通过 100pF 的电容施加的、导致功能错误的瞬变脉冲群电压极限。	$V_{DD}=3.3V, T_A=+25^{\circ}C,$ $f_{HCLK}=48MHz$ 。符合 IEC1000-4-4	TBD

设计牢靠的软件以避免噪声的问题

在器件级进行 EMC 的评估和优化，是在典型的应用环境中进行的。应该注意的是，好的 EMC 性能与用户应用和具体的软件密切相关。

因此，建议用户对软件实行 EMC 优化，并进行与 EMC 有关的认证测试。

软件建议

软件的流程中必须包含程序跑飞的控制，如：

- 被破坏的程序计数器
- 意外的复位
- 关键数据被破坏 (控制寄存器等……)

认证前的试验

很多常见的失效 (意外的复位和程序计数器被破坏)，可以通过人工地在 NRST 上引入一个低电平或在晶振引脚上引入一个持续 1 秒的低电平而重现。

在进行 ESD 测试时，可以把超出应用要求的电压直接施加在芯片上，当检测到意外动作的地方，软件部分需要加强以防止发生不可恢复的错误。

5.3.11 绝对最大值 (电气敏感性)

基于三个不同的测试 (ESD, LU)，使用特定的测量方法，对芯片进行强度测试以决定它的电气敏感性方面的性能。

静电放电 (ESD)

静电放电 (一个正的脉冲然后间隔一秒钟后一个负的脉冲) 施加到所有样品的所有引脚上, 样品的大小与芯片上供电引脚数目相关 (3 片 $\times(n+1)$ 供电引脚)。这个测试符合 JESD22-A114/C101 标准。

静态栓锁

为了评估栓锁性能, 需要在 6 个样品上进行 2 个互补的静态栓锁测试:

- 为每个电源引脚, 提供超过极限的供电电压。
- 在每个输入、输出和可配置的 I/O 引脚上注入电流。

这个测试符合 EIA/JESD78A 集成电路栓锁标准。

表 27. ESD 特性

符号	参数	条件	类型	最大值	单位
$V_{ESD(HBM)}$	静电放电电压 (人体模型)	$T_A = +25^\circ\text{C}$, 符合 JESD22-A114		2000	V
$V_{ESD(CDM)}$	静电放电电压 (充电设备模型)	$T_A = +25^\circ\text{C}$, 符合 JESD22-C101		500	
I_{LU}	静态栓锁类 (Latch-up current)	$T_A = +25^\circ\text{C}$, 符合 JESD78A		200	mA

5.3.12 I/O 端口特性

通用输入/输出特性

除非特别说明, 下表列出的参数是按照表 5 的条件测量得到。所有的 I/O 端口都是兼容 CMOS。

表 28. I/O 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IL}	输入低电平电压	CMOS 端口	-0.5		1.1	V
V_{IH}	输入高电平电压	CMOS 端口	2.08			V
V_{hys}	I/O 脚施密特触发器电压迟滞 ⁽¹⁾		500	700	800	mV
I_{lkg}	输入漏电流 ⁽²⁾				1	μA
R_{PU}	弱上拉等效电阻 ⁽³⁾	$V_{IN}=V_{SS}$	30	50	100	k Ω
R_{PD}	弱下拉等效电阻 ⁽³⁾	$V_{IN}=V_{DD}$	30	50	100	
C_{IO}	I/O 引脚的电容				5	pF

1. 施密特触发器开关电平的迟滞电压。由综合评估得出, 不在生产中测试。
2. 如果在相邻引脚有反向电流倒灌, 则漏电流可能高于最大值。
3. 上拉和下拉电阻是设计为一个真正的电阻串联一个可开关的 PMOS/NMOS 实现。这个 PMOS/NMOS 开关的电阻很小 (约占 10%)。

所有 I/O 端口都是 CMOS 兼容 (不需软件配置), 它们的特性考虑了多数严格的 CMOS 工艺:

- 对于 V_{IH} :
 - 如果 V_{DD} 是介于 [2.50V~ 3.08V]; 使用 CMOS 特性。
 - 如果 V_{DD} 是介于 [3.08V~ 3.60V]; 包含 CMOS。
- 对于 V_{IL} :
 - 使用 CMOS 特性。

输出驱动电流

GPIO(通用输入/输出端口) 可以吸收或输出多达 $\pm 20\text{mA}$ 电流。

在用户应用中, I/O 脚的数目必须保证驱动电流不能超过5.2节给出的绝对最大额定值:

- 所有 I/O 端口从 V_{DD} 上获取的电流总和, 加上 MCU 在 V_{DD} 上获取的最大运行电流, 不能超过绝对最大额定值 I_{VDD} 。
- 所有 I/O 端口吸收并从 V_{SS} 上流出的电流总和, 加上 MCU 在 V_{SS} 上流出的最大运行电流, 不能超过绝对最大额定值 I_{VSS} 。

输出电压

除非特别说明, 下表列出的参数是使用环境温度和 V_{DD} 供电电压符合表 5 的条件测量得到。所有的 I/O 端口都是兼容 CMOS 的。

表 29. 输出电压特性

符号	参数	条件	最小值	最大值	单位
$V_{OL}^{(1)}$	输出低电平, 当 8 个引脚同时吸收电流	CMOS 端口, $I_{IO} = +8\text{mA}$ $2.7\text{V} < V_{DD} < 3.6\text{V}$		0.4	V
$V_{OH}^{(2)}$	输出高电平, 当 8 个引脚同时输出电流	CMOS 端口, $I_{IO} = +8\text{mA}$ $2.7\text{V} < V_{DD} < 3.6\text{V}$	$0.8V_{DD}$		
$V_{OL}^{(1)(3)}$	输出低电平, 当 8 个引脚同时吸收电流	$I_{IO} = +20\text{mA}$ $2.7\text{V} < V_{DD} < 3.6\text{V}$		0.4	
$V_{OH}^{(2)(3)}$	输出高电平, 当 8 个引脚同时输出电流		$0.8V_{DD}$		
$V_{OL}^{(2)(3)}$	输出低电平, 当 8 个引脚同时吸收电流	$I_{IO} = +6\text{mA}$ $2\text{V} < V_{DD} < 2.7\text{V}$		TBD	
$V_{OH}^{(2)(3)}$	输出高电平, 当 8 个引脚同时输出电流	$I_{IO} = +6\text{mA}$ $2\text{V} < V_{DD} < 2.7\text{V}$	TBD		

1. 芯片吸收的电流 I_{IO} 必须始终遵循表中给出的绝对最大额定值, 同时 I_{IO} 的总和 (所有 I/O 脚和控制脚) 不能超过 I_{VSS} 。
2. 芯片输出的电流 I_{IO} 必须始终遵循表中给出的绝对最大额定值, 同时 I_{IO} 的总和 (所有 I/O 脚和控制脚) 不能超过 I_{VDD} 。
3. 由综合评估得出, 不在生产中测试。

输入输出交流特性

输入输出交流特性的定义和数值分别在图 16和表 30给出。

除非特别说明, 表 30列出的参数是使用环境温度和供电电压符合表 5 的条件测量得到。

表 30. 输入输出交流特性 ⁽¹⁾

MODEx[1: 0] 的配置	符号	参数	条件	最小值	最大值	单位	
01 (10MHz)	$f_{\max(\text{IO})\text{out}}$	最大频率 ⁽²⁾	$C_L=50\text{pF}$, $V_{DD}=2\text{V}\sim 3.6\text{V}$		10	MHz	
	$t_{\text{f}(\text{IO})\text{out}}$	输出高至低电平的 下降时间	$C_L=50\text{pF}$, $V_{DD}=2\text{V}\sim 3.6\text{V}$		25 ⁽³⁾	nS	
	$t_{\text{r}(\text{IO})\text{out}}$	输出低至高电平的 上升时间			25 ⁽³⁾		
10 (20MHz)	$f_{\max(\text{IO})\text{out}}$	最大频率 ⁽²⁾	$C_L=50\text{pF}$, $V_{DD}=2\text{V}\sim 3.6\text{V}$		20	MHz	
	$t_{\text{f}(\text{IO})\text{out}}$	输出高至低电平的 下降时间	$C_L=50\text{pF}$, $V_{DD}=2\text{V}\sim 3.6\text{V}$		125 ⁽³⁾	nS	
	$t_{\text{r}(\text{IO})\text{out}}$	输出低至高电平的 上升时间			125 ⁽³⁾		
11 (50MHz)	$f_{\max(\text{IO})\text{out}}$	最大频率 ⁽²⁾	$C_L=30\text{pF}$, $V_{DD}=2.7\text{V}\sim 3.6\text{V}$		50	MHz	
			$C_L=50\text{pF}$, $V_{DD}=2.7\text{V}\sim 3.6\text{V}$		30		
			$C_L=50\text{pF}$, $V_{DD}=2\text{V}\sim 2.7\text{V}$		20		
	$t_{\text{f}(\text{IO})\text{out}}$	输出高至低电平的 下降时间	$C_L=30\text{pF}$, $V_{DD}=2.7\text{V}\sim 3.6\text{V}$			5	nS
			$C_L=50\text{pF}$, $V_{DD}=2.7\text{V}\sim 3.6\text{V}$			8	
			$C_L=50\text{pF}$, $V_{DD}=2\text{V}\sim 2.7\text{V}$			12	
	$t_{\text{r}(\text{IO})\text{out}}$	输出低至高电平的 上升时间	$C_L=30\text{pF}$, $V_{DD}=2.7\text{V}\sim 3.6\text{V}$			5	
			$C_L=50\text{pF}$, $V_{DD}=2.7\text{V}\sim 3.6\text{V}$			8	
			$C_L=50\text{pF}$, $V_{DD}=2\text{V}\sim 2.7\text{V}$			12	

MODEx[1: 0] 的配置	符号	参数	条件	最小值	最大值	单位
	t_{EXTIpw}	EXTI 控制器检测到外部信号的脉冲宽度		10		nS

1. I/O 端口的速度可以通过 MODEx[1: 0] 配置。参见本芯片参考手册中有关 GPIO 端口配置寄存器的说明。
2. 最大频率在图 16中定义。
3. 由设计保证，不在生产中测试。

1. I/O 端口的速度可以通过 MODEx[1: 0] 配置。参见本芯片参考手册中有关 GPIO 端口配置寄存器的说明。
2. 最大频率在图 16中定义。




图 16. 输入输出交流特性定义

5.3.13 NRST 引脚特性

NRST 引脚输入驱动使用 CMOS 工艺，它连接了一个不能断开的上拉电阻， R_{PU} 。

除非特别说明，下表列出的参数是使用环境温度和 V_{DD} 供电电压符合表 5 的条件测量得到。

表 31. NRST 引脚特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}^{(1)}$	输入低电平电压		-0.5		0.8	V
$V_{IH(NRST)}^{(1)}$	NRST 输入高电平电压		2		V_{DD}	
$V_{hys(NRST)}$	NRST 施密特触发器电压迟滞			$0.2V_{DD}$		V
R_{PU}	弱上拉等效电阻 ⁽²⁾	$V_{IN} = V_{SS}$		15		kΩ

符号	参数	条件	最小值	典型值	最大值	单位
$V_{F(NRST)}^{(1)}$	NRST 输入滤波脉冲				100	ns
$V_{NF(NRST)}^{(1)}$	NRST 输入非滤波脉冲		300			

1. 由设计保证，不在生产中测试。
2. 上拉电阻是设计为一个真正的电阻串联一个可开关的 PMOS 实现。这个 PMOS/NMOS 开关的电阻很小 (约占 10%)。




图 17. 建议的 NRST 引脚保护

1. 复位网络是为了防止寄生复位。
2. 用户必须保证 NRST 引脚的电位能够低于表 31 中列出的最大 $V_{IL(NRST)}$ 以下, 否则 MCU 不能得到复位。

5.3.14 TIM 定时器特性

下表列出的参数由设计保证。

有关输入输出复用功能引脚 (输出比较、输入捕获、外部时钟、PWM 输出) 的特性详情, 参见小节 5.3.12。

表 32. TIMx⁽¹⁾ 特性

符号	参数	条件	最小值	最大值	单位
$t_{res(TIM)}$	定时器分辨时间		1		$t_{TIMxCLK}$
		$f_{TIMxCLK}=96MHz$	10.4		ns
f_{EXT}	CH1 至 CH4 的定时器外部时钟频率		0	$f_{TIMxCLK}/2$	MHz
		$f_{TIMxCLK}=96MHz$	0	48	
Res_{TIM}	定时器分辨率			16	位
$t_{COUNTER}$	当选择了内部时钟时, 16 位计数器时钟周期		1	65536	$t_{TIMxCLK}$
		$f_{TIMxCLK}=96MHz$	0.0104	682	μs

符号	参数	条件	最小值	最大值	单位
t _{MAX_COUNT}	最大可能的计数			65536 × 65536	t _{TIMxCLK}
		f _{TIMxCLK} =96MHz		44.7	S

1. TIMx 是一个通用的名称，代表 TIM1 ~ TIM4。

5.3.15 通信接口

I2C

除非特别说明，表 33 列出的参数是使用环境温度，f_{PCLK1} 频率和 V_{DD} 供电电压符合表 8 的条件测量得到。

I2C 接口符合标准 I2C 通信协议，但有如下限制：SDA 和 SCL 不是‘真’的引脚，当配置为开漏输出时，在引出脚和 V_{DD} 之间的 PMOS 管被关闭，但仍然存在。

I2C 接口特性列于表 33，有关输入输出复用功能引脚 (SDA 和 SCL) 的特性详情，参见小节 5.3.12。

表 33. I2C 接口特性

符号	参数	标准 I2C ⁽¹⁾		快速 I2C ⁽¹⁾⁽²⁾		单位
		最小值	最大值	最小值	最大值	
t _{w(SCLL)}	SCL 时钟低时间	4.7		1.3		μs
t _{w(SCLH)}	SCL 时钟高时间	4.0		0.6		μs
t _{su(SDA)}	SCL 建立时间	250		100		ns
t _{h(SDA)}	SCL 数据保持时间	0 ⁽³⁾		0 ⁽⁴⁾	900 ⁽³⁾	
t _{r(SDA)} t _{r(SDL)}	SDA 和 SCL 上升时间		1000	2.0+0.1C _b	300	
t _{f(SDA)} t _{f(SDL)}	SDA 和 SCL 下降时间		300		300	
t _{h(STA)}	开始条件保持时间	4.0		0.6		μs
t _{su(STA)}	重复的开始条件建立时间	4.7		0.6		
t _{su(STO)}	停止条件建立时间	4.0		0.6		
t _{w(STO:STA)}	停止条件至开始条件的时 间 (总线空闲)	4.7		1.3		
C _b	每条总线的容性负载		400		400	pF

1. 由设计保证，不在生产中测试。
2. 为达到标准模式 I2C 的最大频率，f_{PCLK1} 必须大于 3MHz。为达到快速模式 I2C 的最大频率，f_{PCLK1} 必须大于 12MHz。
3. 如果不要拉 SCL 信号的低电平时间，则只需满足开始条件的最大保持时间。
4. 为了跨越 SCL 下降沿未定义的区域，在 MCU 内部必须保证 SDA 信号上至少 300ns 的保持时间。




图 18. I2C 总线交流波形和测量电路 (1)

1. 测量点设置于 CMOS 电平：0.3V_{DD} 和 0.7V_{DD}。

SPI 接口特性

除非特别说明，表 34 列出的参数是使用环境温度，f_{PCLKx} 频率和 V_{DD} 供电电压符合表 8 的条件测量得到。

有关输入输出复用功能引脚 (NSS、SCK、MOSI、MISO) 的特性详情，参见小节 5.3.12。

表 34. SPI 特性 (1)

符号	参数	条件	最小值	最大值	单位
f _{SCK1} /t _{c(SCK)}	SPI 时钟频率	主模式	0	36	MHz
		从模式	0	18	
t _{r(SCK)} t _{f(SCK)}	SPI 时钟上升和下降时间	负载电容: C= 30pF		8	nS
t _{su(NSS)} ⁽²⁾	NSS 建立时间	从模式	4t _{PCLK}		ns
t _{h(NSS)} ⁽²⁾	NSS 保持时间	从模式	73		nS
t _{w(SCKH)} ⁽²⁾ t _{w(SCKL)} ⁽²⁾	SCK 高和低的时间	主模式, f _{PCLK} = 36MHz, 预分频系数 = 4	50	60	nS
t _{su(SI)} ⁽²⁾	数据输入建立时间, 从模式		1		nS
t _{h(SI)} ⁽²⁾	数据输入保持时间, 从模式		3		nS

符号	参数	条件	最小值	最大值	单位
$t_{a(SO)}^{(2)(3)}$	数据输出访问时间	从模式, $f_{PCLK} = 36MHz$, 预分频系数 = 4	0	55	nS
		从模式, $f_{PCLK} = 24MHz$		$4t_{PCLK}$	
$t_{dis(SO)}^{(2)}$	数据输出禁止时间	从模式	10		
$t_{v(SO)}^{(2)(1)}$	数据输出有效时间	从模式 (使能边沿之后)		25	
$t_{v(MO)}^{(2)(1)}$	数据输出有效时间	主模式 (使能边沿之后)		3	
$t_{h(SO)}^{(2)}$	数据输出保持时间	从模式 (使能边沿之后)	25		
$t_{h(MO)}^{(2)}$		主模式 (使能边沿之后)	4		

1. 重映射的 SPI1 特性需要进一步确定。
2. 由综合评估得出, 不在生产中测试。
3. 最小值表示驱动输出的最小时间, 最大值表示正确获得数据的最大时间。
4. 最小值表示关闭输出的最小时间, 最大值表示把数据线置于高阻态的最大时间。




图 19. I2C 总 SPI 时序图-从模式和 CPHA = 0




图 20. SPI 时序图-从模式和 CPHA = 1⁽¹⁾

1. 测量点设置于 CMOS 电平：0.3V_{DD} 和 0.7V_{DD}。




图 21. SPI 时序图-主模式⁽¹⁾

1. 测量点设置于 CMOS 电平：0.3V_{DD} 和 0.7V_{DD}。

USB 特性

表 35. USB 启动时间

符号	参数	最大值	单位
t _{START} ⁽¹⁾	USB 收发器启动时间	1	μs

1. 由设计保证，不在生产中测试。

表 36. USB 直流特性

符号	参数	条件	最小值 ⁽¹⁾	最大值 ⁽¹⁾	单位
输入电平					
V _{DD}	USB 操作电压 ⁽²⁾		3.0 ⁽³⁾	3.6	V
V _{DI} ⁽⁴⁾	差分输入灵敏度	I(USBDP, USBDM)	0.2		
V _{CM} ⁽⁴⁾	差分共模范围	包含 V _{DI} 范围	0.8	2.5	
V _{SE} ⁽⁴⁾	单端接收器阈值		1.3	2	

符号	参数	条件	最小值 ⁽¹⁾	最大值 ⁽¹⁾	单位
输出电平					
V_{OL}	静态输出低电平	1.5kΩ 的 R_L 接至 3.6V ⁽⁵⁾		0.3	V
V_{OH}	静态输出高电平	15kΩ 的 R_L 接至 V_{SS} ⁽⁵⁾	2.8	3.6	

1. 所有的电压测量都是以设备端地线为准。
2. 为了与 USB 2.0 全速电气规范兼容，USB_{DP}(D+) 引脚内部已经内置一个 1.5 kΩ 电阻接至 V_{DD} ，外部无需再外接。
3. 本产品的正确 USB 功能可以在 2.7 V 得到保证，而不是在 2.7V ~ 3.6 V 电压范围下降级的电气特性。
4. 由综合评估保证，不在生产中测试。
5. R_L 是连接到 USB 驱动器上的负载。




图 22. USB 时序：数据信号上升和下降时间定义

表 37. USB 全速电气特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
t_r	上升时间 ⁽²⁾	$C_L \leq 50\text{pF}$	7.041	23.13	ns
t_f	下降时间 ⁽²⁾	$C_L \leq 50\text{pF}$	6.866	26.76	ns
t_{rfm}	上升下降时间匹配	t_r / t_f	96.52	125.1	%
V_{CRS}	输出信号交叉电压		1.391		V

1. 由设计保证，不在生产中测试。
2. 测量数据信号从 10% 至 90%。更多详细信息，参见 USB 规范第 7 章 (2.0 版)。

5.3.16 CAN(控制器局域网) 接口

有关输入输出复用功能引脚 (CAN_TX 和 CAN_RX) 的特性详情，参见第小节 5.3.12 节。

5.3.17 12 位 ADC 特性

除非特别说明，下表的参数是使用符合表 8 的条件的环境温度、 f_{PCLK2} 频率和 V_{DDA} 供电电压测量得到。

注：建议在每次上电时执行一次校准。

表 38. ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	供电电压		2.5	5	5.5	V
V _{REF+}	正参考电压			V _{DDA}		V
f _{ADC} ⁽¹⁾⁽³⁾	ADC 时钟频率				15	MHz
f _S ⁽¹⁾⁽³⁾	采样速率				1	MHz
f _{TRIG} ⁽¹⁾	外部触发频率	f _{ADC} = 15MHz			833	KHz
					18	1/f _{ADC}
V _{AIN} ⁽²⁾	转换电压范围		0(V _{SSA} 或 V _{REF-} 连接到地)		V _{REF+}	V
R _{AIN} ⁽¹⁾	外部输入阻抗		参见公式 1 和表 39			kΩ
R _{ADC} ⁽¹⁾	采样开关电阻				0.75	kΩ
C _{ADC} ⁽¹⁾	内部采样和保持电容			10		pF
t _S ⁽¹⁾	采样时间	f _{ADC} = 15MHz	0.1		16	μs
			1.5		239.5	1/f _{ADC}
t _{STAB} ⁽¹⁾	上电时间			1		μs
t _{conv} ⁽¹⁾	总的转换时间 (包括采样时间)	f _{ADC} = 15MHz	1		17.44	μs
			15 ~ 253 (采样 t _{S+}) 逐步逼近 13.5			1/f _{ADC}

1. 由设计保证，不在生产中测试。
2. 在该系列产品中，V_{REF+} 在内部连接到 V_{DDA}，V_{REF-} 在内部连接到 V_{SSA}。
3. f_{ADC} 最高支持 15MHz，f_S 最高支持 1MHz(f_{PCLK2} = 60MHz，ADC Prescaler =4，f_{ADC} = 15MHz，TS = 1.5)

公式 1: 最大 R_{AIN} 公式

$$R_{AIN} < \frac{T_S}{f_{ADC} \times C_{ADC} \times (N + 3) \times \ln(2)} - R_{ADC}$$

上述公式 (公式 1) 用于决定最大的外部阻抗，使得误差可以小于 1/4 LSB。其中 N = 12(表示 12 位分辨率)。ln(2) = 0.69314718。

表 39. f_{ADC}=15MHz⁽¹⁾ 时的最大 R_{AIN}

T _S (周期)	t _S (μs)	最大 R _{AIN} (kΩ)
1.5	0.1	0.2
7.5	0.5	4.1
13.5	0.9	7.9
28.5	1.9	17.5
41.5	2.8	25.9
55.5	3.7	34.8
71.5	4.8	NA
239.5	16.0	NA

1. 由设计保证，不在生产中测试。

表 40. ADC 精度 - 局限的测试条件 ⁽¹⁾⁽²⁾

符号	参数	测试条件	典型值	最大值 ⁽³⁾	单位
ET	综合误差	$f_{PCLK2} = 60\text{MHz}$, ADC Prescaler = 4, $T_s = 13.5$, $f_{ADC} = 15\text{MHz}$, $R_{AIN} < 10\text{K}\Omega$, $V_{DDA} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$	8	10	LSB
EO	偏移误差		3	3	
EG	增益误差		1	1	
ED	微分线性误差		6.5	7	
EL	积分线性误差		8	8	

1. ADC 精度与反向注入电流的关系：需要在任何标准的模拟输入引脚上注入反向电流，因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上，(引脚与地之间) 增加一个肖特基二极管。

如果正向的注入电流，只要处于小节 5.3.13 中给出的 $I_{INJ(PIN)}$ 和 $\Sigma I_{INJ(PIN)}$ 范围之内，就不会影响 ADC 精度。

2. 由综合评估保证，不在生产中测试。

ET = 总未调整误差：实际和理想传输曲线间的最大偏离。

EO = 偏移误差：第一次实际转换和第一次理想转换间的偏离。

EG = 增益误差：最后一次理想转换和最后一次实际转换间的偏离。

ED = 微分线性误差：实际步进和理想值间的最大偏离。

EL = 积分线性误差：任何实际转换和端点相关线间的最大偏离。




图 23. 使用 ADC 典型的连接图

1. 有关 R_{AIN} 、 R_{ADC} 和 C_{ADC} 的数值，参见表 40。
2. $C_{parasitic}$ 表示 PCB(与焊接和 PCB 布局质量相关) 与焊盘上的寄生电容 (大约 7pF)。较大的 $C_{parasitic}$ 数值将降低转换的精度，解决的办法是减小 f_{ADC} 。

PCB 设计建议

电源的去藕必须按照下图连接。图中的 10 nF 电容必须是瓷介电容 (好的质量)，它们应该尽可能地靠近 MCU 芯片。




图 24. 供电电源和参考电源去藕线路

5.3.18 温度传感器特性

表 41. 温度传感器特性 (3)(4)

符号	参数	最小值	典型值	最大值	单位
$T_L^{(1)}$	V_{SENSE} 相对于温度的线性度		± 5		$^{\circ}C$
$Avg_Slope^{(1)}$	平均斜率	4.571	4.801	5.984	mV/ $^{\circ}C$
$V_{25}^{(1)}$	在 25 $^{\circ}C$ 时的电压	1.433	1.451	1.467	V
$t_{start}^{(2)}$	建立时间			10	μs
$T_{S_temp}^{(2)}$	当读取温度时, ADC 采样时间	10			μs

1. 由综合评估保证, 不在生产中测试。
2. 由设计保证, 不在生产中测试。
3. 最短的采样时间可以由应用程序通过多次循环决定。
4. $V_{DD} = 3.3V$ 。

5.3.19 DAC 特性

表 42. DAC 特性

符号	参数	注释	最小值	典型值	最大值	单位
V_{DDA}	模拟供电电压		2	5	5.5	V
V_{REF+}	参考供电电压	V_{REF+} 必须总是小于 V_{DDA}		V_{DDA}		V
V_{SSA}	地			0		V

符号	参数	注释	最小值	典型值	最大值	单位
R _{LOAD} ⁽¹⁾	有 Buffer 时, V _{SSA} 上的阻抗					kΩ
	有 Buffer 时, V _{DDA} 上的阻抗					kΩ
R _O ⁽¹⁾	无 Buffer 时的输出阻抗	无 Buffer 时, DAC_OUT 与 V _{DD} 之间的阻抗最小为 1.5 MΩ			20	kΩ
C _{LOAD} ⁽¹⁾	负载	有 Buffer 时, DAC_OUT 上的最大负载			50	pF
DAC_OUTmin ⁽¹⁾	有 Buffer 时, DAC_OUT 上的最低电压	给 DAC 一个最大输出偏移, 它相当于在 V _{REF+} = 3.6V 时给一个 12 位的 0x0E0 ~ 0xF1C 之间的输入或在 V _{REF+} = 2.4V 时给一个 12 位的 0x155 ~ 0xEAB 之间的输入			0.2	V
DAC_OUTmax ⁽¹⁾	有 Buffer 时, DAC_OUT 上的最高电压		V _{DDA} -0.2	V		
DAC_OUTmin ⁽¹⁾	无 Buffer 时, DAC_OUT 上的最低电压	给 DAC 一个最大输出偏移			0.5	mV
DAC_OUTmax ⁽¹⁾	无 Buffer 时, DAC_OUT 上的最高电压		V _{DDA} -0.01	V		
I _{DDVREF+}	休眠模式 (待机模式) 下, DAC 直流电流损耗	无负载, V _{REF+} =3.6V, 输入最差值 0x0E4 时的直流损耗		50		μA
I _{DDA}	休眠模式 (待机模式) 下, DAC 直流电流损耗	无负载下, 输入中间值 0x800		630		μA
		无负载, V _{REF+} =3.6V, 输入最差值 0xF1C 时的直流损耗		703		μA
DNL ⁽²⁾	差分线性, 两个连续值 (LSB) 之间的差异	DAC 配置为 12Bit			±3	LSB
INL ⁽²⁾	非线性积分	DAC 配置为 12Bit			±4	LSB
offset ⁽²⁾	偏移误差 (0x800 的测量值与理想值 VREF+/2 之间的差异)	DAC 配置为 12Bit			±10	
		DAC 配置为 12Bit, V _{REF+} =5.5V			±12	
Gain error ⁽²⁾	增益误差	DAC 配置为 12Bit			±0.5	%
t _{SETTLING} ⁽²⁾	建立时间	C _{LOAD} ≤ 50pF.R _{LOAD} ≥ 5kΩ			4	μS

符号	参数	注释	最小值	典型值	最大值	单位
Update rate ⁽²⁾	当输入一最小变量时(输入值以单 BIT 累加), DAC_OUT 的最大频率变化	$C_{LOAD} \leq 50pF, R_{LOAD} \geq 5k\Omega$			1	MS/s
$t_{WAKEUP}^{(2)}$	关断状态下的唤醒时间(在 DAC 控制寄存器内配置 ENx)	$C_{LOAD} \leq 50pF, R_{LOAD} \geq 5k\Omega$			10	μs
PSRR ⁺⁽¹⁾	供电抑制比 (VDDA)(静态直流测量)	无 $R_{LOAD}, C_{LOAD} = 50pF$			-40	dB

1. 设计担保, 非产品测试。
2. 初步数值。




图 25. 12Bit 带缓冲/不带缓冲 DAC

6

封装特性

封装特性

6.1 封装 LQFP64




图 26. LQFP64, 64 脚低剖面方形扁平封装图

1. 图不是按照比例绘制。
2. 尺寸单位为毫米。

表 43. LQFP64 尺寸说明

标号	毫米		
	最小值	典型值	最大值
A			1.60
A1	0.05		0.15
A2	1.35	1.40	1.45
b	0.17	0.20	0.27
c	0.09		0.20
D	11.80	12.00	12.20
D1	9.90	10.00	10.10
E	11.80	12.00	12.20
E1	9.90	10.00	10.10
e		0.5	
K	0°	3.5°	7°
L	0.45	0.60	0.75
L1		1.00	
N	引脚数目 = 64		

6.2 封装 LQFP48




图 27. LQFP48, 48 脚低剖面方形扁平封装图

1. 图不是按照比例绘制。
2. 尺寸单位为毫米。

表 44. LQFP48 尺寸说明

标号	毫米		
	最小值	典型值	最大值
A			1.60
A1	0.05		0.15
A2	1.35	1.40	1.45
b	0.17	0.20	0.27
c	0.09		0.20
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20

标号	毫米		
	最小值	典型值	最大值
E1	6.90	7.00	6.10
e		0.5	
K	0°	3.5°	7°
L	0.45	0.60	0.65
L1		1.00	
N	引脚数目 = 48		

6.3 封装 LQFP32




图 28. LQFP32, 32 脚低剖面方形扁平封装图

1. 图不是按照比例绘制。
2. 尺寸单位为毫米。

表 45. LQFP32 尺寸说明

标号	毫米		
	最小值	典型值	最大值
A			1.60
A1	0.05	0.10	0.15
A2	1.35	1.40	1.45
b	0.30	0.37	0.45
c	0.07		0.20
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20

标号	毫米		
	最小值	典型值	最大值
E1	6.90	7.00	7.10
e		0.8	
K	0°	3.5°	7°
L	0.40		0.65
L1		1.00	
N	引脚数目 = 32		

6.4 封装 QFN32




图 29. QFN32, 32 脚低剖面方形扁平封装图

1. 图不是按照比例绘制。
2. 尺寸单位为毫米。

表 46. QFN32 尺寸说明

标号	毫米		
	最小值	典型值	最大值
A	0.7	0.75	0.80
A1	0.00	0.035	0.05
b	0.20	0.25	0.30
D	4.90	5.00	5.10
D1		3.50	
D2	3.40	3.50	3.60
E	4.90	5.00	5.10
E1		3.50	

标号	毫米		
	最小值	典型值	最大值
E2	3.40	3.50	3.60
e		0.5	
L	0.30	0.40	0.50
N	引脚数目 = 32		

7

修改记录

修改记录

表 47. 修改记录

版本	内容	日期
Rev1.00	初版	2018/4/12
Rev1.01	修改电气特性/产品参数	2018/9/14
Rev1.02	修改电气特性	2018/10/11