

ISD2100

数字 ChipCorder

具有

嵌入式闪存的独立音频播放芯片

目录：

1	概述	4
2	特性	4
3	功能框图	6
4	引脚图	6
5	引脚描述	7
6	芯片操作	8
6.1	音频存储	8
6.2	芯片配置	8
6.3	GPIO 配置	8
6.4	振荡器和采样率	9
7	存储器格式	9
7.1.1	音元	10
7.1.2	声音宏	11
7.1.3	用户数据区	12
7.2	存储器内容保护	12
8	SPI 接口	12
9	信号路径	15
10	GPIO 触发声音宏	15
10.1	声音宏实例	16
10.1.1	POI/PU/WAKEUP 声音宏	16
10.1.2	例子: 循环序列播放声音	17
10.1.3	例子: 循环播放短声音, 中断停止播放	18
10.1.4	例子: 流畅播放音频, 不能通过中断停止	19
10.1.5	例子: 持续播放直到重新触发	20
10.1.6	例子: 电平保持触发	20

11	电气特性	22
11.1	工作条件	22
11.2	交流参数	22
11.2.1	内部振荡器	22
11.2.2	扬声器输出	22
11.3	直流参数	23
11.4	SPI 时序	24
12	应用原理图	26
12.1	SPI 模式应用	26
12.2	单独模式应用	27
13	封装标准	28
13.1	14 LEAD 150-MIL 小外形封装	28
14	订购信息	29
15	版本历史	30

1 概述

ISD2100 是一款数字 ChipCorder® 音频芯片，提供单芯片存储和播放高质量音频的解决方案。产品的主要特性有：数字解压缩、全面的存储管理方式、Flash存储器、D类扬声器驱动可输出功率400mW。这一系列产品使用Flash作为数据存储，能提供达30秒的播放时间（基于8KHz采样率/4bit ADPCM压缩方式）。ISD2100可以通过SPI串行接口被主机控制和编程，也可以使用6个GPIO触发方式操作。ISD2100不需要外部的时钟源或者相关元器件工作，只需要一个扬声器就可以用来输出音频提示或者音效，增强用户和产品的交互能力。

另外，此款芯片提供1K字节扇区的非挥发性闪存，无需另加串行的EEPROM/闪存存储器。相比之前的ChipCorder系列产品，此款芯片提供更高的采样频率，提高了信噪比，降低了功耗，加快了编程速度以及集成了程式验证。

2 特性

- 播放时间
 - **ISD2130** – 30秒,基于8kHz/4bit ADPCM, 存储在1Mbit 闪存存储器 (128KB)。
 - **ISD2115** – 15秒,基于8kHz/4bit ADPCM, 存储在512Kbit 闪存存储器(64KB)。
 - **ISD2110** – 10秒,基于8kHz/4bit ADPCM, 存储在352Kbit 闪存存储器(44KB)。
- 音频管理
 - 使用高质量的数字压缩方式存储预录制的音频文件，即音元(**Voice Prompt**)。
 - 使用简单的指令索引方式播放，不需要音频的存储地址。
 - 使用声音宏 (**Voice Macro**) 脚本控制芯片的配置寄存器以及音元的播放序列。
- 控制方式
 - 主控芯片使用串行SPI接口控制或编程。
 - 芯片单独使用时，可以使用GPIO触发控制或执行声音宏。
- 采样率
 - 7种采样频率 4, 5.3, 6.4, 8, 12.8, 16 ,32 kHz 。
 - 可以对每一个音元设置适合的采样率。
- 压缩算法
 - μ -Law: 6, 7 或 8 位每次采样。
 - Differential μ -Law: 6, 7 或 8 位每次采样。
 - PCM: 8, 10 或 12位每次采样。

- Enhanced ADPCM: 2, 3, 4 或 5位每次采样。
- Variable-bit-rate 优化压缩：因为度量SNR和背景噪声级别，提供最好的压缩。
- 振荡器
 - 内部的振荡器在出厂的时候已经修正到±1%误差（室温下）。
- 输出
 - PWM: D类扬声器驱动可以直接驱动 8Ω扬声器或者蜂鸣器。
 - 3V供电下输出功率400mW。
- I/O接口
 - SPI 接口: MISO, MOSI, SCLK, SS 用于指令或者音频数据传输。
 - 6 个通用的I/O(GPIO)和SPI 接口复用。
- 闪存存储
 - 1Mbit (ISD2130) , 512Kbit (ISD2115) , 354Kbit (ISD2110) 。
 - 快速编程时间 (20μs/字节)。
 - 1K字节扇区擦除, 一个扇区擦除时间 2ms。
 - 内部集成checksum计算功能, 更快验证时间。
 - 耐久性 >100K 循环, 数据保持能力 > 10 年。
- 工作电压: 2.7-3.6V
- 封装:
 - 绿色, 14L-SOP
- 温度选项:
 - 工业: -40°C to 85°C

3 功能框图




图3-1 ISD2100功能框图

4 引脚图




图 4-1 ISD2100 SOP14引脚配置图

5 引脚描述

引脚序列	引脚名称	I/O	功能
1	MISO / GPIO2	O	Master-In-Slave-Out。从ISD2100到主机的串行输出。SSB=1时候，输出高组态。可配置为GPIO引脚。
2	SCLK / GPI1	I	从主机到ISD2100的串行时钟输入。可配置为GPIO引脚。
3	SSB	I	从主机到ISD2100的选择从机端输入。SSB低的时候，芯片被选中，能够接收SPI接口上的指令；SSB为高的时候，GPIO0/1/2分别自动配置为MOSI/SCLK/MISO。SSB有内部上拉到VDD的结构。
4	MOSI / GPIO0	I	Master-Out-Slave-In。从主机输出到ISD2100，可配置为GPIO引脚。
5	V _{SSD}	I	数字地。
6	V _{CCD_PWM}	I	PWM驱动的数字电源。
7	SPK+	O	PWM驱动正极输出，和PWM负极输出组成差分输出，用于驱动8Ω的扬声器或者蜂鸣器。掉电时候为高阻态。
8	V _{SSD_PWM}	I	PWM驱动的数字地。
9	SPK-	O	PWM驱动负极输出，和PWM正极输出组成差分输出，用于驱动8Ω的扬声器或者蜂鸣器。掉电时候为高阻态。
10	V _{CCD_PWM}	I	PWM驱动的数字电源。
11	INTB / GPIO3	O	低信号中断请求引脚，这个引脚是Open-Drain输出结构，可配置为GPIO引脚。
12	RDY/BSYB / GPIO4	O	输出引脚，用于报告SPI接口数据传输状态。信号高：表示ISD2100准备好了接收新的SPI命令或数据。可配置为GPIO引脚。
13	V _{CCD}	I	数字电源。
14	GPIO5	I/O	通用IO引脚，GPIO。

6 芯片操作

ISD2100播放存储的音频文件，可以通过SPI接口发送指令或者GPIO边沿信号触发实现。芯片可通过系统内的SPI接口烧录，也可以使用商业的烧录工具Gang Programmer（能够四个一起烧录）。

6.1 音频存储

ISD2100使用ISD2100VPE软件实现音频压缩和定制，用户通过这个软件将标准的wav格式音频片段，重新采样和压缩生成可以下载到ISD2100的音频文件。音频文件在ISD2100存储的方式是音元（Voice prompts）。这个单元可以是任意长度的，每一个音元的压缩格式和采样率可以独立的选择。ISD2100拥有强大的脚本编程功能声音宏（Voice Macros）。声音宏包含的指令能够配置ISD2100的寄存器也能够播放音元。声音宏也可以和GPIO关联，通过GPIO的触发执行。在这种独立使用的情况下，系统就不需要单片机等控制。声音宏同样也能通过SPI接口的指令执行。音元和声音宏通过简单的序列索引地址寻址，不需要存储位置的绝对地址，因此更新时候只需要更新音源和声音宏代码而不需要修改主机的代码（比如实现多语言功能）。

6.2 芯片配置

ISD2100通过设置配置寄存器来配置。有两种方法：使用SPI接口发送指令或者执行包含配置指令的声音宏代码。为了保证待机时候低电流，大多数寄存器在掉电的时候会恢复到默认值，除了GPIO配置寄存器和包含执行GPIO触发的声音宏索引的跳转寄存器。配置寄存器在用户执行上电，复位，掉电声音宏条件下可能会自动初始化。

6.3 GPIO 配置

ISD2100的6个GPIO引脚能根据使用的目的配置成不同的功能，每个引脚都可以配置成触发声音宏的功能，也可以有其他功能，比如被配置成SPI接口，中断引脚，振荡器参考引脚。GPIO引脚的结构如图5-1,用户通过配置寄存器设置GPIO的上拉或者下拉电阻，输出使能和高低信号，参考ISD2100的设计手册，查看到更多配置选项的详细说明。




图 6-1 GPIO 结构图

6.4 振荡器和采样率

ISD2100 内部有一个在生产中经过修正的振荡器，所以不需要外部晶振元器件。振荡器提供内部的时钟源，支持 ISD2100 最大 32KHz 的音频采样。音频存储可用的最大采样率如表格 6-1。使用 ISD2100 VPE 软件，压缩音频时候选择采样率。

SR[2:0]	Ratio to F_{Smax}	Sample Rate F_S (kHz)
0	8	4
1	6	5.44
2	5	6.4
3	4	8
4	2.5	12.8
5	2	16
6	1	32

表 6-1 可用的采样率。

7 存储器格式

ISD2100 的存储器是可字节寻址的闪存，具有 1KB 扇区擦除功能，擦除后的存储器值是 0xFF。允许主机向擦除后的 '1' 状态写入编程后的 '0' 状态。

ISD2100的存储器被分成四种不同的区域，如图 7-2。四个区域是：

1. **配置和索引表**: 存储器的第一个区域包含芯片的配置数据以及指向音元，声音宏数据的索引表。ISD2100VPE软件生成此部分数据并用于下载到芯片。
2. **声音宏 (Voice Macros)** : 这个区域包含所有工程项目的声音宏脚本代码。
3. **音元 (Voice Prompts)** : 这个区域包含所有音元的音频压缩数据。
4. **用户数据区(User data)** : 一个包含很多扇区的可选择区域。用户自定义使用，可以给主控芯片作为存储数据使用。




图 7-2 ISD2100存储器组织结构

7.1.1 音元

音元是预先录制好的任意长度的音频文件，可以是来自词汇，成语，音效，长的音乐段落等。音元可以依照其应用任意顺序播放，一个VP(音元)包含两个组成单元。

1. 一个在索引表的索引入口，用于指向预录制音频存储位置。
2. 预录制音频的压缩数据。

ISD2100使用音元索引找到音元地址并播放预录制音频，这种寻址方式可以让用户很容易的管理预录制音频，并不需要更新主控芯片的代码。另外，用户可以存储多段的预录制音频，不需要维护复杂的查询表格。ISD2100VPE软件可以用于开发创建音元。

7.1.2 声音宏

声音宏是一种脚本语言，允许用户自定义播放方式，比如播放音元，插入静音，掉电芯片，配置信号路径，包括声音控制。声音宏可以通过SPI指令执行，和音元一样，通过索引结构寻址，这就可以实现在ISD2100上更新音元或者声音宏而不需要去更新主控芯片的控制代码，因为主控芯片使用的是索引而不是绝对地址，ISD2100在更新代码的时候，索引可以保持不变。

以下的索引位置预留给特定的声音宏：

Index 0: Power-On Initialization (POI)

Index 1: Power-Up (PU)

Index 2: GPIO-Wakeup (WAKEUP)

这些声音宏允许用户自定义在ISD2100的POI, PU,WAKEUP程序中自动执行指令，如果这些声音宏没有使用，芯片将依照默认情况操作。

用来说明PU 声音宏的例子：

- WR_CFG(VOLC, 0x0C) ;设置 VOLC为0x0C
- WR_CFG(REG2, 0x44) ;设置REG2 为 0x44
- WR_CFG (REG_GPIO_AF1 ,0xFF) ;设置 REG_GPIO_AF1为0xFF
- WR_CFG (REG_GPIO_AF0 ,0x10) ;设置REG_GPIO_AF0 为 0x10
- FINISH ;退出声音宏

以上的PU声音宏执行过程如下面的说明:

- 选择声音控制为-3dB 级别。
- 给解码压缩音频到扬声器驱动的信号路径配置和供电。
- 设置除GPIO4的其他GPIO引脚下降沿触发，设置GPIO4可以上升沿下降沿同时触发。

以下是声音宏中可用指令的完整列表：

- WR_CFG_REG(*reg n*) –设置配置寄存器 *reg* 为 *n*
- PWR_DN –掉电 ISD2100。
- PLAY_VP(*i*) –播放索引为 *i*的音元。

- PLAY_VP@(Rn) – 间接播放音元，播放存储于寄存器Rn的索引对应的音元。
- PLAY_VP_LP(i,cnt) – 循环播放音元，音元索引 i，循环次数 cnt。
- PLAY_VP_LP@(Rn,cnt) – 间接循环播放音元，Rn 存储音元索引，cnt 循环次数。
- EXE_VM(i) – 执行索引为 i 的声音宏。
- EXE_VM@(Rn) – 间接执行声音宏，寄存器Rn存储对应的声音宏索引。
- PLAY_SIL(n) – 播放静音，在32kHz的采样率下每个n 是 32ms。
- WAIT_INT – 等待，直到当前的播放结束，然后再执行下一个宏指令。
- FINISH – 结束声音宏并且退出。

这些指令等同于通过SPI接口发送的指令，详细的描述请参考ISD2100的设计手册第12章。

7.1.3 用户数据区

用户可以分配多个1K字节可擦除扇区作为用户数据区。由主机用来作为通用非易失性存储使用。开发人员可以自由分配或保留任何记忆体扇区，ISD2100VPE软件可以帮助客户做分配内存。

7.2 存储器内容保护

在某些情况下，需要去保护内部存储器的写入/擦除或读的功能。ISD2100通过设定一个保护内存指针（PMP）来实现这个功能，允许用户保护从存储器开始位置到PMP指针指向的地址范围。保护类型的选择由在存储器中的头三个位字节设置。芯片的内存保护功能在上电时被激活。因此，用户每次改变内存保护的设置，新的设置将直到芯片复位后才会生效。

8 SPI 接口

ISD2100和主控芯片通信使用的是标准的4线串行SPI协议，包含低信号有效的SSB，串行时钟信号SCLK，数据输入（MOSI），数据输出（MISO）。另外，有些数据传输需要RDY/BSYB信号线。ISD210支持 SPI 模式3：

1. 当SPI总线没有使用时候，SCLK必须置高信号。
2. 数据是在SCLK上升沿采样，SPI通信在SSB下降沿后开始。波形描述如下：




图 8-1 SPI 数据传输

数据传输从发送指令字节(C7-C0)开始，MSB(C7)先发送。在字节传输中，芯片的状态字节(S7-S0)经由MISO引脚发送出来。等字节传输完毕，依照不同的指令，还会通过MISO引脚发送一个或者多个字节数据。

RDY/BSYB 引脚用于从芯片输入或者输出数据的握手，一个字节传输完成后，如果内部的32字节数据缓冲单元没有满也没有空，RDY/BSYB 引脚将在SCLK的上升沿改变状态。在这点上，SCLK必须保持高直到RDY/BSYB引脚恢复到高，表示ISD2100已经准备好了接收下一个数据传输。参考下面的时序图：





图8-2 SPI 写入传输中的RDY/BSYB时序图

如果SCLK不保持在高信号状态，状态寄存器的RDY标志位被设置成0并且通过MISO引脚传出，主机可依照此信息执行必要的动作（比如中断SPI传输，等RDY/BSYB引脚恢复到高信号时候重新传输）。

对于一些从ISD2100读出数据的指令（如DIG_READ，SPI_PCM_READ），MISO用于读数据。因此，主机必须通过RDY/BSYB引脚监视状态以便采取必要动作。当向ISD2100发送数据时候，如果数据超出限度溢出，INT引脚输出低信号。ISD2100输出非法数据时候，INT引脚也会被置低。参考图8-3的时序图。

为了避免在操作的时候轮询RDY/BSYB，必须符合以下的条件：

- 操作之前确保芯片处于idle状态 (CMD_BSY=0)。
- 写数据：写数据传输时候发送不多于32字节数据，确保每字节传输有24us的SCLK保持高电平周期。
- 读数据：读指令的最后一个地址字节和数据的第一个字节之间，确保SCLK保持2us间隔高电平周期。



图

图8-3 SPI 传输忽略RDY/BSYB

9 信号路径

信号路径实现过滤，采样率转换，音量控制和解压缩数据功能。一个信号路径的功能框图如图 9-1。PWM驱动器提供了一个差分输出到引脚SPK-和SPK +，驱动8Ω扬声器或蜂鸣器，这些引脚在掉电时候是高阻态。

预压缩的音频数据传输路径：从存储器或者SPI接口进入，经过解压缩模块到PWM驱动或者SPI输出，音频的电平可以在数据到PWM驱动器之前的路径上，通过VOLC寄存器调整。可能的路径组合是：

MEMORY → DECOMPRESS → SPKR (扬声器播放声音)

MEMORY → DECOMPRESS → SPI_OUT (SPI 播放)

SPI_IN → DECOMPRESS → SPKR (SPI 解码到扬声器)

例如通过扬声器播放声音：使能解压缩功能和PWM驱动（向0x02寄存器写入数据0x44），然后发送PLAY_VP指令播放音频。




图 9-1 ISD2100信号路径

10 GPIO 触发声音宏

ISD2100具有声音宏功能和灵活配置的GPIO，允许通过配置实现单芯片语音播放。GPIO的触发利用R0-R6的跳转寄存器实现。当GPIO触发事件发生时，ISD2100将执行跳转寄存器存储的索引对应的声音宏。也就是说，GPIO0将执行R0里面存储的索引对应的声音宏，GPIO1同样类推等等。R0-R6的初始值可以在POI声音宏中设置，在检测到上电复位时候会执行到。当ISD2100响应一个触发事件时候，如果有声音宏正在执行则被停止，然后执行新的声音宏。

10.1 声音宏实例

下面是一些实用的演示例子用来说明声音宏触发的特性，这些例子的项目文件可以在ISD2100VPE 软件对应的文件夹中找到。

10.1.1 POI/PU/WAKEUP 声音宏

这些特定应用的声音宏允许用户为了随后的触发事件配置ISD2100寄存器。POI宏在芯片内部上电复位条件下或者SPI发送SW_RESET指令时候执行。

POI 语音宏用于配置ISD2100寄存器，实现GPIO对触发事件的反应。例如：

- a. CFG(REG2, 0x44) ; 设置播放声音信号路径
- b. CFG(VOLC, 0x00) ; 设置声音增益 0dB
- c. CFG(R5, 0x03) ; 设置跳转寄存器 R5为0x03, GPIO5按键触发VM#3
- d. CFG(R4, 0x07) ; 设置跳转寄存器R4为0x07, GPIO4按键触发VM#7
- e. CFG(R3, 0x09) ; 设置跳转寄存器R3为0x09, GPIO3按键触发VM#9
- f. CFG(R2, 0x0a) ; 设置跳转寄存器R2为0x0a, GPIO2按键触发VM#A
- g. CFG(R1, 0x0c) ; 设置跳转寄存器R1为0x0c, GPIO1按键触发VM#C
- h. CFG(R0, 0x0e) ; 设置跳转寄存器R0为0x0e, GPIO0按键触发VM#E
- i. PLAY_VP(FastBeep) ; 播放FastBeep音元
- j. CFG(REG_GPIO_AF1, 0xff) ; 设置GPIO下降沿触发
- k. CFG(REG_GPIO_AF0, 0x00)
- l. PD ; 掉电

这个POI宏初始化GPIO的配置，并设置GPIO触发使能以及下降沿触发方式，设置跳转寄存器指向的声音宏，配置播放路径，播放FastBeep，执行完后，芯片将进入掉电模式。

GPIO_WAKEUP 将在芯片从掉电状态中被触发唤醒后执行：

- a. CFG(REG2, 0x44) ; 设置播放声音信号路径
- b. CFG(VOLC, 0x00) ; 设置声音增益0dB
- c. CFG(R4, 0x07) ; 设置跳转寄存器R4为0x07, GPIO4按键触发VM#7
- d. CFG(R2, 0x0a) ; 设置跳转寄存器R2为0x0a, GPIO2按键触发VM#A
- e. Finish ; 退出语音宏，保持掉电状态

这个GPIO_WAKEUP宏设置播放路径，因为这些寄存器的设置在掉电时候被复位。同样，代码将跳转寄存器R4,R2复位到默认条件。

10.1.2 例子: 循环序列播放声音

在这个例子中，一个高到低的信号进入GPIO5，依照POI初始化宏中的定义，最初将触发VM#3，在VM#3中，播放音元“ One”，然后配置跳转寄存器R5为VM#4。所以接下来的从高到低信号传入GPIO5会触发声音宏 #4并播放音元“ TWO”。同样，接下来的触发将会播放“ Three”，然后“ Four”，然后返回到“ One”。请注意，在VM#4中设置跳转寄存器之前插入了一个WAIT_INTERRUPT指令，如果GPIO5(对应按键是SW6)被快速的按下，这个播放将被中断，“ Two”将连续的播放。其他的声音宏，因为跳转寄存器先改变，总会执行声音宏序列中的下一个。

- **VM#3: R5_Count_One (GPIO5)**
 - a. CFG(R5, 0x04) ;配置 GPIO5在下一次触发时候执行VM#4
 - b. Play(One) ;播放音元 “One”
 - c. PD ;掉电
- **VM#4:Two**
 - a. Play(Two) ;播放音元 “Two”
 - b. Wait Interrupt ;等待直到播放结束
 - c. CFG(R5, 0x05) ;配置GPIO5在下一次触发时候执行VM#5
 - d. PD ;掉电
- **VM#5: Three**
 - a. CFG(R5, 0x06) ;配置GPIO5在下一次触发时候执行VM#6
 - b. Play(Three) ;播放音元 “Three”
 - c. PD ;掉电
- **VM#6: Four**
 - a. CFG(R5, 0x03) ;配置GPIO5在下一次触发时候执行VM#3
 - b. Play(Four) ;播放音元 “Four ”
 - c. PD ;掉电

10.1.3例子: 循环播放短声音，中断停止播放

这个例子演示了如何循环播放短的声音以及使用一个触发中断停止播放。触发GPIO4将播放一系列的音元直到被其他中断停止播放。在POI中，设置GPIO4会触发声音宏VM#7，这个声音宏的第一个动作是将触发改变到VM#8，因此，声音宏正在执行的时候，GPIO4如果被反复触发，将会执行掉电宏VM#8，而不是又播放一遍。

接下来的指令是设置REG1中的LRMP，在一般的工作情况下，播放声音结束后，压缩模块将信号电平降到0，用来防止直流电压出现在输出端口上。在声音循环连续播放的时候，设置LRMP位防止上面这种情况发生。为了实现循环播放声音，必须编辑好音频，最后一个样本平滑的过渡到第一个样本。在声音编辑器里面创建所需的采样率样本，然后找到第一个样本返回到初始的条件，在这样本之前，切回到第一个音频。请注意，在指定的采样率，音调需要不同的长度以满足这些条件，从而通过不同数目循环产生相同长度的音频。在结束位置，REG1被复位，在掉电之前，重新设置触发返回VM#7。

- **VM#7: R4_PlayLoop (GPIO4)**

- a. CFG(R4, 0x08) ;配置 GPIO4在下一次触发时候执行VM# 8
- b. CFG(REG1, 0x20) ;配置REG1中的LRMP位
- c. LOOP_VP(Do,20) ;循环 “Do” 20 次
- d. LOOP_VP(Re,250);循环 “Re” 250次
- e. LOOP_VP(Mi,5) ;循环 “Mi” 5次.
- f. LOOP_VP(Fa,33) ;循环 “Fa” 33次.
- g. LOOP_VP(So,10) ;循环 “So” 10次
- h. LOOP_VP(La,10) ;循环 “La” 10次
- i. LOOP_VP(Si,7) ;循环 “Si” 7次
- j. Silence (128 ms) ;插入 128ms 静音
- k. CFG(REG1, 0x00) ;复位 REG1
- l. CFG(R4, 0x07) ;配置GPIO4在下次触发时候执行VM# 7
- m. PD ;掉电

- **VM#8: PD_R4**

- a. CFG(REG1, 0x00) ;配置REG1默认值0x00

- b. CFG(R4, 0x07) ;配置 GPIO4在下一次触发时候执行VM# 7
- c. PD ;掉电

10.1.4 例子: 流畅播放音频, 不能通过中断停止

在这个例子中, 触发GPIO3将序列的播放声音直到所有的声音播放完毕, 这个过程不被任何其他触发中断。这个例子同时也演示了怎么样使用开始和结束段创建流畅的播放。每一个音符包含串联的单个音元, 例如 “So_begin”, “So” 和 “So_end”, 开始和结束的音元让音频流畅的变化以避免音量突然的瞬变。在声音宏的开始, 所有的触发都被禁止, 所以声音宏不能被任何一个触发源中断触发。设置REG1中的NRMP位, 目的是串联音频播放时, 音元之间没有坡度。在声音宏的结尾, 中断被重新设置起来然后芯片进入掉电状态。

• VM#9: R3_Non-Int_Smooth (GPIO3)

- a. CFG(REG_GPIO_AF1, 0x00) ;禁止所有触发.
- b. CFG(REG1, 0x04) ;设置NRMP位
- c. PLAY_VP(So_begin) ;播放 “So_begin”
- d. LOOP_VP(So,10) ;循环 “So” 10 次
- e. PLAY_VP(So_end) ;播放 “So_end”
- f. PLAY_VP(Fa_begin)
- g. LOOP_VP(Fa,33)
- h. PLAY_VP(Fa_end)
- i. PLAY_VP(Mi_begin)
- j. LOOP_VP(Mi,5)
- k. PLAY_VP(Mi_end)
- l. PLAY_VP(Re_begin)
- m. LOOP_VP(Re,250)
- n. PLAY_VP(Re_end)
- o. PLAY_VP(Do_begin)
- p. LOOP_VP(Do,20)
- q. PLAY_VP(Do_end)
- r. Wait Interrupt ;等待音频结束
- s. CFG(REG1, 0x00) ;复位NRMP 位

- t. CFG(REG_GPIO_AF1, 0x3f) ;重新使能中断触发
- u. PD ;掉电

10.1.5例子: 持续播放直到重新触发

在这个例子中，GPIO2的触发将序列的播放语音，每个语音中间都有暂停，语音将无限循环播放，直到另一个GPIO2触发停止播放。

- **VM0#A: R2_Loop_VM (GPIO2)**
 - a. CFG(R2, 0x0b) ;设置触发 VM#B (PD_R2)
 - b. PLAY_VP(One) ;播放 “One”
 - c. Silence (256 ms) ;暂停 256ms
 - d. PLAY_VP(two) ;播放 “Two”
 - e. Silence (256 ms)
 - f. PLAY_VP(three)
 - g. Silence (736 ms)
 - h. PLAY_VP(four)
 - i. Silence (256 ms)
 - j. EXE_VM(0xA) ;执行 VM#A (反复)
 - k. Finish
- **VM0#B: PD_R2**
 - a. CFG(R2, 0x0a) ;复位触发到VM#A
 - b. PD ;掉电

10.1.6例子: 电平保持触发

在这个例子中，按住GPIO1将播放声音，放开GPIO1将停止播放，操作中其他触发没有影响。

- **VM#C: R1_Level_Hold (GPIO1)**
 - a. CFG(REG_GPIO_AF0, 0x02) ;设置GPIO2上升沿触发
 - b. CFG(REG_GPIO_AF1, 0x02) ;除GPIO2，禁止其他触发
 - c. CFG(R1, 0x0d) ;设置触发到 VM#D (PD_R1)
 - d. CFG(REG1, 0x20)

- e. LOOP_VP(Re,200)
 - f. Silence (32 ms)
 - g. LOOP_VP(Mi,4)
 - h. Silence (32 ms)
 - i. LOOP_VP(Fa,20)
 - j. Silence (32 ms)
 - k. CFG(REG1, 0x00)
 - l. PLAY_VP(applause)
 - m. PD
- **VM#D: PD_R1**
 - a. CFG(REG_GPIO_AF0, 0x00) ; 禁止上升沿触发
 - b. CFG(REG_GPIO_AF1, 0x3f) ; 重新使能所有触发
 - c. CFG(REG1, 0x00) ; 复位REG1
 - d. CFG(R1, 0x0c) ; 设置触发到 VM#C
 - e. PD ; 掉电

11 电气特性

11.1 工作条件

工作条件 (工业封装产品)

条件	数值
工作温度范围(封装外壳温度)	-40°C 到 +85°C
电源电压 (V _{DD}) ^[1]	+2.7V 到 +3.6V
地电压 (V _{SS}) ^[2]	0V
输入电压 (V _{DD}) ^[1]	0V 到3.6V
任意引脚输入电压	(V _{SS} -0.3V) 到 (V _{DD} +0.3V)

注意: ^[1] V_{DD} = V_{CCD} = V_{CCPWM}, ^[2] V_{SS} = V_{SSD} = V_{SSPWM}

11.2 交流参数

11.2.1 内部振荡器

参数	符号	最小	典型	最大	单位	条件
内部振荡器采样	F_{Smax}	-1%	32kHz	+1%	kHz	V _{DD} = 3V 室温

11.2.2 扬声器输出

参数	符号	最小	典型 ^[1]	最大	单位	条件
SNR, 存储器到 SPK+/SPK-	SNR _{MEM_SPK}		60		dB	负载150Ω ^{[2][3]}
输出功率	P _{OUT_SPK} V _{CC} =3.0			0.4	W	负载 8Ω ^[2]
THD, 存储器到 SPK+/SPK-	THD %		<1%			负载 8Ω ^[2]
最小负载阻抗	R _{L(SP)}	4	8		Ω	

注意: ^[1] 条件 V_{CC}=3V, T_A=25°C 除非另有说明。

^[2] 基于 12-bit PCM。

^[3] 所有的测量都是 C-message weighted。

11.3 直流参数

参数	符号	最小	典型 [1]	最大	单位	条件
供电电压	V_{DD}	2.7		3.6	V	
输入低电平	V_{IL}	$V_{SS}-0.3$		$0.3 \times V_{DD}$	V	
输入高电平	V_{IH}	$0.7 \times V_{DD}$		V_{DD}	V	
输出低电平	V_{OL}	$V_{SS}-0.3$		$0.3 \times V_{DD}$	V	$I_{OL} = 1\text{mA}$
输出高电平	V_{OH}	$0.7 \times V_{DD}$		V_{DD}	V	$I_{OH} = -1\text{mA}$
上拉电阻	R_{PU}		50		$k\Omega$	
下拉电阻	R_{PD}		10		$k\Omega$	
INTB 输出低电平	V_{OH1}			0.4	V	
播放电流	$I_{DD_Playback}$		3		mA	无负载 [2]
待机电流	I_{SB}		<1	10	μA	$V_{DD} = 3.6\text{V}$
输入漏电流	I_{IL}			± 1	μA	施加电压 V_{DD}

注意: [1] 测试条件 $V_{DD} = 3\text{V}$, $T_A = 25^\circ\text{C}$ 除非另有说明。

[2] 为了计算总的电流, 在应用特定负载中加入负载损耗。

11.4 SPI 时序




图 11-1 SPI 时序图

符号	说明	最小	典型	最大	单位
T_{SCK}	SCLK 周期时间	60	---	---	ns
T_{SCKH}	SCLK 高脉冲宽度	25	---	---	ns
T_{SCKL}	SCLK 低脉冲宽度	25	---	---	ns
T_{RISE}	上升时间 (所有数字信号)	---	---	10	ns
T_{FALL}	下降时间 (所有数字信号)	---	---	10	ns
T_{SSBS}	SSB 下降沿到第一个SCLK下降沿的建立时间	30	---	---	ns
T_{SSBH}	最后的SCLK 上升沿到 SSB 上升沿的保持时间	30ns	---	50us	---
T_{SSBHI}	SSB 在低信号中出现高信号有效时间	20	---	---	ns
T_{MOS}	MOSI 到SCLK上升沿的建立时间	15	---	---	ns

符号	说明	最小	典型	最大	单位
T _{MOH}	SCLK 上升沿到MOSI的保持时间	15	---	---	ns
T _{ZMID}	从SSB下降沿到MISO激活的延迟时间	--	--	12	ns
T _{MIZD}	从 SSB 上升沿到 MISO 高阻态的延迟时间	--	--	12	ns
T _{MID}	从SCLK下降沿到 MISO 的延迟时间	---	---	12	ns
T _{CRBD}	延迟时间: SCLK 上升沿到 RDY/BSYB下降沿	--	--	12	ns
T _{RBCD}	延迟时间: RDY/BSYB上升沿到 SCLK 下降沿	0	--	--	ns

12 应用原理图

12.1 SPI 模式应用

下面的应用实例仅供参考。这个应用不能保证适合用户的应用标准，用户设计电路需要自己的系统上做性能优化以达到最好的语音质量，电流消耗，功能需求等。




图 12-1 ISD2100应用电路，适用于单片机使用SPI模式编程

12.2 单独模式应用

下面的应用实例仅供参考。这个应用不能保证适合用户的应用标准，用户设计电路需要在自己的系统上做性能优化以达到最好的语音质量，电流消耗，功能需求等。





图 12-2 ISD2100应用电路，适用于单独使用模式

13 封装标准

13.1 14 LEAD 150-MIL 小外形封装




Control dimensions are in milimeters .

SYMBOL	DIMENSION IN MM		DIMENSION IN INCH	
	MIN.	MAX.	MIN.	MAX.
A	1.35	1.75	0.053	0.069
A1	0.10	0.25	0.004	0.010
b	0.33	0.51	0.013	0.020
c	0.19	0.25	0.008	0.010
E	3.80	4.00	0.150	0.157
D	8.55	8.75	0.337	0.344
e	1.27 BSC		0.050 BSC	
HE	5.80	6.20	0.228	0.244
Y	0.10		0.004	
L	0.40	1.27	0.016	0.050
θ	0	8	0	8

14 订购信息

I21XXX S Y I R

播放时间
30: 30 秒
15A: 15 秒
10A: 10 秒
 * 基于8kHz/4bit ADPCM



15 版本历史

版本	日期	说明
0.2	November 5, 2009	初稿
0.45	August 5, 2009	加入 Wake-Up 声音宏描述。
0.46	November 11, 2009	加入Checksum 描述。
0.48	January 9, 2010	简化功能框图
0.51	Feb 4, 2010	更新描述
1.0	March 4, 2010	更新描述
1.1	April 01, 2010	更新描述
1.2	July 27, 2010	增加 2110 时长
1.7	July 13, 2011	增加 2115 时长

Nuvoton products are not designed, intended, authorized or warranted for use as components in systems or equipment intended for surgical implantation, atomic energy control instruments, airplane or spaceship instruments, transportation instruments, traffic signal instruments, combustion control instruments, or for other applications intended to support or sustain life. Furthermore, Nuvoton products are not intended for applications wherein failure of Nuvoton products could result or lead to a situation wherein personal injury, death or severe property or environmental damage could occur.

Nuvoton customers using or selling these products for use in such applications do so at their own risk and agree to fully indemnify Nuvoton for any damages resulting from such improper use or sales.

The contents of this document are provided only as a guide for the applications of Nuvoton products. Nuvoton makes no representation or warranties with respect to the accuracy or completeness of the contents of this publication and reserves the right to discontinue or make changes to specifications and product descriptions at any time without notice. No license, whether express or implied, to any intellectual property or other right of Nuvoton or others is granted by this publication. Except as set forth in Nuvoton's Standard Terms and Conditions of Sale, Nuvoton assumes no liability whatsoever and disclaims any express or implied warranty of merchantability, fitness for a particular purpose or infringement of any Intellectual property.

The contents of this document are provided "AS IS", and Nuvoton assumes no liability whatsoever and disclaims any express or implied warranty of merchantability, fitness for a particular purpose or infringement of any Intellectual property. In no event, shall Nuvoton be liable for any damages whatsoever (including, without limitation, damages for loss of profits, business interruption, loss of information) arising out of the use of or inability to use the contents of this documents, even if Nuvoton has been advised of the possibility of such damages.

Application examples and alternative uses of any integrated circuit contained in this publication are for illustration only and Nuvoton makes no representation or warranty that such applications shall be suitable for the use specified.

The 100-year retention and 100K record cycle projections are based upon accelerated reliability tests, as published in the Nuvoton Reliability Report, and are neither warranted nor guaranteed by Nuvoton.

This datasheet and any future addendum to this datasheet is(are) the complete and controlling ISD[®] ChipCorder[®] product specifications. In the event any inconsistencies exist between the information in this and other product documentation, or in the event that other product documentation contains information in addition to the information in this, the information contained herein supersedes and governs such other information in its entirety. This datasheet is subject to change without notice.

Copyright[®] 2005, Nuvoton Technology Corporation. All rights reserved. ChipCorder[®] and ISD[®] are trademarks of Nuvoton Electronics Corporation. All other trademarks are properties of their respective owners.

Headquarters

No. 4, Creation Rd. III
Science-Based Industrial Park,
Hsinchu, Taiwan
TEL: 886-3-5770066
FAX: 886-3-5665577
<http://www.nuvoton.com.tw>

Nuvoton Technology Corporation America

2727 North First Street, San Jose,
CA 95134, U.S.A.
TEL: 1-408-9436666
FAX: 1-408-5441797
<http://www.nuvoton-usa.com/>

Nuvoton Technology (Shanghai) Ltd.

27F, 299 Yan An W. Rd. Shanghai,
200336 China
TEL: 86-21-62365999
FAX: 86-21-62356998

- 31 -

Revision 1.7, July 13, 2011

Taipei Office

25F, No. 123, Daan Rd., Taipei, Taiwan

Nuvoton Technology Corporation Japan

7ED Building, 5F, 2-2-10

Nuvoton Technology (H.K.) Ltd.

Unit 15, 25F, Aikido Building, 100