

1T 8051

8-位 微控制器

NuMicro[®] 家族
ML51 系列
规格书

The information described in this document is the exclusive intellectual property of Nuvoton Technology Corporation and shall not be reproduced without permission from Nuvoton.

Nuvoton is providing this document only for reference purposes of NuMicro[®] microcontroller based system design. Nuvoton assumes no responsibility for errors or omissions.

All data and specifications are subject to change without notice.

For additional information or questions, please contact: Nuvoton Technology Corporation.

www.nuvoton.com

目录

1 概述	6
2 特性	7
3 料号信息	10
3.1 封装类型	10
3.2 ML51 系列选型指南	10
3.3 ML51 系列命名规则	11
4 引脚配置	12
4.1 引脚配置	12
4.1.1 ML51 系列引脚图	12
4.1.2 ML51 系列多功能引脚图	17
4.2 引脚描述	36
4.2.1 ML51 系列引脚分布	36
4.2.2 ML51 系列多功能引脚汇总表	37
5 方框图	40
5.1 NuMicro® ML51 方框图	40
6 应用电路	41
6.1 供电电路	41
6.2 外设应用电路	42
6.3 复位	43
6.3.1 上电复位和低电压复位	43
6.3.2 欠压复位	43
6.3.3 外部复位和硬件故障复位	44
6.3.4 看门狗定时复位	45
6.3.5 软件复位	45
7 电气特性	47
7.1 常规操作条件	47
7.2 DC 电气特性	48
7.2.1 电源电流特性	48
7.2.2 片上外设电流消耗	51
7.2.3 低功耗模式下的唤醒时间	52
7.2.4 I/O DC 特性	53
7.3 AC 电气特性	56
7.3.1 24 MHz 内部高速 RC 振荡器 (HIRC)	56
7.3.2 38.4 kHz 内部低速 RC 振荡器 (LIRC)	57

7.3.3 外部 4~32 MHz 高速晶振 (HXT) 特性.....	58
7.3.4 外部 4~32 MHz 高速时钟信号输入特性	60
7.3.5 外部 32.768 kHz 低速晶振 (LXT) 特性	61
7.3.7 I/O AC 特性.....	62
7.4 模拟参数特性.....	63
7.4.1 复位和电源控制特性.....	63
7.4.2 12-位 SAR ADC	64
7.4.3 模拟比较控制器 (ACMP)	66
7.4.4 内部参考电压.....	67
7.5 Flash DC 电气特性	68
7.6 绝对最大额定值.....	69
7.6.1 电压特性.....	69
7.6.2 电流特性.....	69
7.6.3 温度特性.....	70
7.6.4 EMC 特性.....	71
7.6.5 包装湿度敏感性(MSL).....	72
7.6.6 焊接概要.....	73
8 封装定义.....	74
8.1 QFN 33 (4.0 x 4.0 x 0.8 mm)	74
8.2 LQFP 32 (7.0 x 7.0 x 1.4 mm)	75
8.3 TSSOP 28 (4.4 x 9.7 x 1.0 mm)	76
8.4 SOP 28 (300 mil)	77
8.5 TSSOP 20 (4.4 x 6.5 x 0.9 mm)	78
8.6 SOP 20 (300 mil)	79
8.7 QFN 20 (3.0 x 3.0 x 0.8 mm).....	80
8.8 TSSOP 14 (4.4 x 5.0 x 0.9 mm)	81
8.9 MSOP 10 (3.0 x 3.0 x 0.85 mm).....	82
9 缩写词.....	83
9.1 缩写词.....	83
10 版本历史	84

图集

图 4.1-1 QFN-33 封装引脚配置	12
图4.1-2 LQFP-32 封装引脚配置.....	13
图4.1-3 TSSOP-28 封装引脚配置.....	13
图4.1-4 SOP-28 封装引脚配置	14
图4.1-5 TSSOP-20 封装引脚配置.....	14
图4.1-6 TSSOP-20 封装引脚配置.....	15
图4.1-7 QFN-20 封装引脚配置	15
图4.1-8 TSSOP-14 封装引脚配置	16
图4.1-9 MSOP-10 封装引脚配置	16
图4.1-10 QFN-33 封装多功能引脚配置	17
图4.1-11 ML51TB9AE封装多功能引脚配置.....	19
图4.1-12 LQFP-32 封装多功能引脚配置.....	21
图4.1-13 ML51PB9AE封装多功能引脚配置.....	23
图4.1-14 TSSOP-28 封装多功能引脚配置.....	25
图4.1-15 SOP-28 封装多功能引脚配置	28
图4.1-16 ML51UB9AE封装多功能引脚配置	29
图4.1-17 TSSOP-20 封装多功能引脚配置	31
图4.1-18 SOP-20 封装多功能引脚配置	32
图4.1-19 QFN-20 封装多功能引脚配置	33
图4.1-20 TSSOP14封装多功能引脚配置	34
图4.1-21 MSOP-10 封装多功能引脚配置	35
图 6.1-1 供电电路	41
图 6.2-1 外设应用电路	42
图 6.3-1 nRESET 复位波形	44
图 7.3-3典型晶振应用电路.....	59
图 7.3-4典型 32.768 kHz 晶振应用电路.....	61
图 7.4-1 电源爬升/下降状态	63
图 7.6-1 焊接概要文件来自于 J-STD-020C	73
图 9.1-1缩写词列表.....	83

表格集

表 7.1-1 常规操作条件	47
表 7.2-1 正常模式下的电流消耗	48
表 7.2-2 低功耗运行模式下的电流消耗	49
表 7.2-3 空闲模式下的电流消耗	50
表 7.2-4 低功耗空闲模式下的电流消耗	50
表 7.2-5 掉电模式下的电流消耗	50
表 7.2-6 外设电流消耗	52
表 7.2-7 掉电模式唤醒时间	52
表 7.2-8 I/O 输入特性	53
表 7.2-9 I/O 输出特性	54
表 7.2-10 nRESET 输入特性	55
表 7.3-1 24 MHz 内部高速RC 振荡器(HIRC) 特性	56
表 7.3-2 38.4 kHz 内部低速 RC 振荡器(LIRC) 特性	57
表 7.3-3 外部 4~32 MHz 高速晶振 (HXT)	58
表 7.3-4 外部 4~24 MHz 高速时钟信号输入	60
表 7.3-5 外部 32.768 kHz 低速晶振 (LXT)	61
表 7.3-6 外部 32.768 kHz 低速晶振特性	61
表 7.3-7 I/O AC 特性	62
表 7.4-1 复位和电源控制单元	63
表 7.4-2 ADC 特性	64
表 7.4-3 ACMP 特性	66
表 7.4-4 内部参考电压数据	67
表 7.5-1 Flash 特性	68
表 7.6-1 电压特性	69
表 7.6-2 电流特性	69
表 7.6-3 温度特性	70
表 7.6-4 EMC 特性	71
表 7.6-5 包装湿度敏感性(MSL)	72
表 7.6-6 焊接概要	73

1 概述

ML51是一款基于8051内核，内嵌Flash，1T工作模式，指令集完全兼容标准的性能增强型80C51微控制器。

ML51在1.8V到5.5V的宽电压范围内运行高达24MHz，并且包含多达64/32/16/8 K字节的Flash，称为APROM，用于编程代码。ML51 Flash存储区支持在应用编程（IAP）功能，即可通过片内固件更新程序代码。部分闪存可任选地配置为IAP编程的数据闪存，并由IAP或MOVC指令读取。ML51包括一个额外的可配置多达4/3/2/1Kbytes的称为LDROM的闪存区域，其中引导代码通常驻留用于执行系统内编程（ISP）。为了便于大规模生产的编程和验证，允许闪存由并行的烧录/编程器或用Nu-Link在线编程（ICP）进行编程和读取。一旦编程和验证过后，就可以通过闪存锁定机制保护编程代码，以免被任何外部编程工具读出。

ML51提供了丰富的外围设备，包括256字节的SRAM、4/2/1 K字节的辅助RAM(XRAM)、多达43个通用I/O、两个16位定时器/计数器 Timer0/1、一个16位定时器 Timer2、一个具有三通道输入捕获模块的定时器、一个看门狗定时器(WDT)、一个自唤醒定时器(WKT)、一个16位用于通用或波特率发生器的自动重载定时器 Timer3，两个具有帧错误检测和自动地址识别的UART，两个ISO7816智能卡接口，两个SPI，两个I2C，12个具有死区控制的增强型PWM输出通道，两个模拟比较器，8通道共享所有I/O端口引脚中断，以及一个12位ADC，采样率在500 ksp。总共有30个具有4级优先级的中断源。

ML51配备4个时钟源且支持软件控制即时生效的时钟切换，这四个时钟源包括两个外部时钟源（HXT，LXT），38.4kHz内部振荡器和一个24MHz内部高精度($\pm 2\%$)振荡器。ML51提供额外的电源监控管理模块，例如上电复位和7级低电压检测，为高可靠性系统设计提供稳定的电源开/关时序。ML51微控制器提供3种功率模式以降低功耗：低功耗运行模式，低功耗空闲模式和掉电模式。在低功耗运行模式下，在38.4kHz LIRC时功耗可以降到10 μ A。在低功耗空闲模式下，通过保持程序计数器来暂停CPU运行。如果功耗不超过15 μ A，则不获取程序代码并在低功耗空闲模式下运行。掉电模式停止整个系统时钟，使漏电流达到小于1 μ A的最小功耗。ML51的系统时钟也可以由软件时钟分频器减慢，这允许执行性能和功耗之间的灵活性。

通过1T 8051高性能内核、ML51的低功耗性能和丰富的精心设计的外围设备，ML51有利于做低功耗、电池供电设备、通用电器、家用电器或电机控制系统。

2 特性

- CPU:

- 全静态8位1T 8051内核CMOS微控制器
- 指令集全兼容MCS-51
- 4级优先级中断配置
- 双数据指针(DPTRs)

- 工作条件:

- 宽电压工作范围1.8V至5.5V
- 宽工作频率最高至24MHz
- 工业级工作温度 -40 °C 至 +105 °C

- 低功耗特性:

- 正常运行模式典型功耗 80 μA/ MHz
- 低功耗运行模式典型功耗15 μA
- 低功耗空闲模式功耗不超过13 μA
- 掉电模式典型功耗小于1 μA
- 掉电模式下唤醒时间为10 μs (HIRC运行)

- 内存:

- 最大到 64/32/16/8 K字节 APROM, 用于用户代码
- 可配置 4K/3K/2K/1K 字节 LDROM, 用于启动系统编程 (ISP) 代码
- APROM中应用编程 (IAP) 内存128字节没页累加
- Flash 内存100,000次擦写寿命
- 代码安全加密
- 256字节片上RAM
- 额外4/2/1 K字节片上辅助RAM(XRAM),通过MOVX指令访问

- PDMA:

- 三种模式: 外部设备到内存, 内存到外部设备, 和内存到内存传输.
- 所有模式下源地址和目标地址必须字对齐
- 内存到内存模式: 传输长度必须字对齐
- 外部设备到内存和内存到外部设备模式: 传输数据长度可以字节对齐

- 外部设备到内存和内存到外部设备模式：传输数据宽度字节对齐

- 时钟源：

- 24MHz高速内部振荡器(HIRC) ±1%精度等级 (25 °C, 3.3 V)全工作条件范围下精度 ±5%精度等级。
- 38.4 kHz低速内部振荡器(LIRC) ±1%精度等级 (25 °C, 3.3 V)。
- 外置4~24MHz(HXT)晶振输入为精密定时操作。
- 外置32.768 kHz (LXT)晶振输入。
- 运行中可通过软件对时钟源切换。
- 可编程系统时钟分频器从1/2, 1/4, 1/6, 1/8..., 最高到 1/512。

- 外设：

- 多达56个通用输入输出引脚。所有输出引脚具有独立的2级电平转换速率控制。
- 8通道GPIO中断，具备边缘/电平检测，全部56个GPIO均可配置为输入源之一。
- 标准中断引脚INT0和INT1兼容标准8051。
- 两组16位定时/计数器0 和1兼容标准8051。
- 一组16位定时器2带3通道输入捕获模块。
- 一组16位自动重载定时器3，可作为UARTs的波特率时钟源。
- 一组可编程看门狗定时器(WDT)由专用38.4 kHz LIRC提供时钟。
- 一组专用的自唤醒定时器(WKT)用于为节省功耗的自我定时器唤醒功能，由38.4 kHz LIRC或32.768 kHz LXT提供时钟源。
- 两组全双工串口，带有帧错误侦测及自动地址辨识功能。TXD 及 RXD 脚可通过软件更换管脚位置。
- 两组智能卡接口支持ISO7816-3兼容T=0, T=1和支持全双工UART模式。
- 两组SPI端口支持主机和从机模式，当系统时钟为24 MHz时传输速率高达6 Mbps。
- 两组I²C总线支持主机和从机模式，数据传输率高达400 kpbs。
- 6组，12通道脉宽调制器（PWM）输出，高达16位分辨率，为电机控制提供不同模式和故障刹车功能。16位PWM计数器用作独立带中断的定时器。
- 两组比较器支持迟滞功能。
- 一组12位ADC，当V_{DD}大于2.5 V转换速率高达500 Ksps，硬件触发和转换结果比较便于电机控制。

- 电源监视器：

- 欠压检测（BOD）可用于低功耗模式，7个级别可选，可配置中断或复位。

- 上电复位(POR)
- 低电复位 (LVR)
 - 强效抗ESD和EFT能力
- ESD HBM 通过 8 kV
- EFT > ± 4.4 kV
- 闩锁测试通过150 mA
 - 开发工具:
 - Nuvoton Nu-Link 基于 KEILTM 和 IAR 开发环境.
 - Nuvoton 电路编程 (Nu-Link).
 - Nuvoton 在系统编程 (ISP) 通过 UART.

3 料号信息

3.1 封装类型

	MSOP10	TSSOP14	TSSOP20	SOP20	QFN20	TSSOP28	SOP28	LQFP32	QFN33
料号.	ML51BB9AE	ML51DB9AE	ML51FB9AE	ML51OB9AE	ML51XB9AE	ML51EB9AE ML51EC0AE	ML51UB9AE ML51UC0AE	ML51PB9AE ML51PC0AE	ML51TB9AE ML51TC0AE


3.2 ML51 系列选型指南

料号	Flash (KB)	SRAM (KB)	ISP ROM (KB)	I/O	Timer/	PWM	模拟比较器	内部参考电压	PDMA	连接性				ADC(12位)	封装
										ISO-7816	UART	SPI	I ² C		
ML51BB9AE	16	1	4	7	4	6	-	-	-	1	2	1	1	2-ch	MSOP10
ML51DB9AE	16	1	4	11	4	6	-	-	-	1	2	1	2	3-ch	TSSOP14
ML51FB9AE	16	1	4	16	4	6	-	-	-	1	2	1	2	6-ch	TSSOP20
ML51OB9AE	16	1	4	16	4	6	-	-	-	1	2	1	2	6-ch	SOP20
ML51XB9AE	16	1	4	17	4	5	-	-	-	1	2	1	2	6-ch	QFN20
ML51EB9AE	16	1	4	24	4	6	-	-	-	1	2	1	2	8-ch	TSSOP28
ML51UB9AE	16	1	4	24	4	6	-	-	-	1	2	1	2	8-ch	SOP28
ML51PB9AE	16	1	4	28	4	6	2	Y	2	1	2	1	2	8-ch	LQFP32
ML51TB9AE	16	1	4	28	4	6	2	Y	2	1	2	1	2	8-ch	QFN33
ML51EC0AE	32	2	4	24	4	6	2	Y	2	1	2	2	2	8-ch	TSSOP28
ML51UC0AE	32	2	4	24	4	6	2	Y	2	1	2	2	2	8-ch	SOP28
ML51PC0AE	32	2	4	28	4	6	2	Y	2	1	2	2	2	8-ch	LQFP32
ML51TC0AE	32	2	4	28	4	6	2	Y	2	1	2	2	2	8-ch	QFN33

注:

1. ISP ROM 由APROM高位地址中定义, 可配置为1K/2K/3K/4KB
2. ISO-7816 可定义为标准UART 使用
3. PWM1 功能仅在ML51 64KB Flash 产品中支援

3.3 ML51 系列命名规则



4 引脚配置

4.1 引脚配置

用户可以在第四章找到引脚的配置信息或者使用 [NuTool - PinConfig](#), 包含所有NuMicro® 家族芯片系列的所有型号, 帮助用户方便正确的配置GPIO的多功能引脚.

4.1.1 ML51 系列引脚图

4.1.1.1 QFN33 封装

相关型号 ML51TC0AE / ML51TB9AE




图 4.1-1 QFN-33 封装引脚配置

4.1.1.2 LQFP32 封装

相关型号ML51PD1AE / ML51PC0AE / ML51PB9AE




图 4.1- 2 LQFP-32 封装引脚配置

4.1.1.3 TSSOP28 封装

相关型号ML51EC0AE / ML51EB9AE




图 4.1- 3 TSSOP-28 封装引脚配置

4.1.1.4 SOP28 封装

相关型号ML51UC0AE / ML51UB9AE




图 4.1- 4 SOP-28 封装引脚配置

4.1.1.5 TSSOP20 封装

相关型号ML51FB9AE




图 4.1- 5 TSSOP-20 封装引脚配置

4.1.1.6 SOP20 封装

相关型号ML51OB9AE




图 4.1- 6 TSSOP-20 封装引脚配置

4.1.1.7 QFN20 封装

相关型号ML51XB9AE




图 4.1- 7 QFN-20 封装引脚配置

4.1.1.8 TSSOP14 封装

相关型号ML51DB9AE




图 4.1-8 TSSOP-14 封装引脚配置

4.1.1.9 MSOP10 封装

相关型号ML51BB9AE




图 4.1-9 MSOP-10 封装引脚配置

4.1.2 ML51 系列多功能引脚图

4.1.2.1 QFN33 封装

相关型号ML51TC0AE




图 4.1 - 10 QFN-33 封装多功能引脚配置

ML51TC0AE 多功能引脚

	ML51TC0AE 多功能引脚
1	P2.5 / ADC_CH0 / ACMP0_P0 / ACMP1_P0 / I2C0_SCL / PWM0_CH0 / UART2_RXD / T0 / INT0
2	P2.4 / ADC_CH1 / ACMP0_N0 / I2C0_SDA / PWM0_CH1 / UART2_RXD / T1 / INT1

	ML51TC0AE 多功能引脚
3	P2.3 / ADC_CH2 / ACMP0_P1 / ACMP1_P1 / I2C1_SCL / UART1_TXD / PWM0_CH2 / PWM0_BRAKE
4	P2.2 / ADC_CH3 / ACMP1_N0 / I2C1_SDA / UART1_RXD / PWM0_CH3
5	P2.1 / ADC_CH4 / ACMP0_P2 / ACMP1_P2 / UART2_TXD / I2C1_SCL / PWM0_CH4 / PWM0_BRAKE
6	P2.0 / ADC_CH5 / ACMP0_N1 / UART2_RXD / I2C1_SDA / PWM0_CH5 / PWM0_BRAKE
7	P5.5 / UART2_RXD / PWM0_CH0 / X32_IN / STADC
8	P5.4 / UART2_TXD / PWM0_CH1 / X32_OUT
9	P5.3 / UART0_TXD / I2C0_SCL / XT1_IN
10	P5.2 / UART0_RXD / I2C0_SDA / XT1_OUT
11	P0.3 / SPI0_SS / SPI1_SS / UART1_TXD / I2C1_SCL / STADC / PWM0_CH2
12	P0.2 / SPI0_CLK / SPI1_CLK / UART1_RXD / I2C1_SDA / PWM0_CH3
13	P0.1 / SPI0_MISO / SPI1_MISO / UART0_TXD / PWM0_CH4
14	P0.0 / SPI0_MOSI / SPI1_MOSI / UART0_RXD / PWM0_CH5
15	P5.6 / PWM0_BRAKE / PWM0_CH1 / CLKO
16	nRESET
17	P5.0 / UART1_TXD / I2C1_SCL / UART0_RXD / ICE_DAT
18	P5.1 / UART1_RXD / I2C1_SDA / UART0_RXD / ICE_CLK
19	P4.1 / UART2_TXD / I2C0_SCL / ACMP0_O
20	P4.0 / UART2_RXD / I2C0_SDA / ACMP1_O / INT1
21	P1.4 / I2C1_SCL
22	P1.5 / I2C1_SDA
23	P1.6 / UART0_TXD
24	P1.7 / UART0_RXD
25	V _{SS}
26	P4.6 / PWM0_CH0 / T0 / CLKO / INT0
27	V _{DD}
28	P3.3 / SPI1_SS / IC0 / PWM0_BRAKE
29	P3.2 / ADC_CH7 / ACMP1_N1 / SPI1_CLK / IC1 / CLKO
30	P3.1 / ADC_CH6 / ACMP0_P3 / ACMP1_P3 / SPI1_MISO / UART0_TXD / IC2
31	P3.0 / SPI1_MOSI / UART0_RXD / IC0
32	V _{REF}

相关型号 ML51TB9AE




图 4.1-11 ML51TB9AE 封装多功能引脚配置

ML51TB9AE 多功能引脚描述表

Pin	ML51TB9AE 多功能引脚
1	P2.5 / ADC_CH0 / ACMP0_P0 / ACMP1_P0 / I2C0_SCL / PWM0_CH0 / UART2_RXD / T0 / INT0
2	P2.4 / ADC_CH1 / ACMP0_N0 / I2C0_SDA / PWM0_CH1 / UART2_RXD / T1 / INT1
3	P2.3 / ADC_CH2 / ACMP0_P1 / ACMP1_P1 / I2C1_SCL / UART1_RXD / PWM0_CH2 / PWM0_BRAKE
4	P2.2 / ADC_CH3 / ACMP1_N0 / I2C1_SDA / UART1_RXD / PWM0_CH3

Pin	ML51TB9AE 多功能引脚
5	P2.1 / ADC_CH4 / ACMP0_P2 / ACMP1_P2 / UART2_TXD / I2C1_SCL / PWM0_CH4 / PWM0_BRAKE
6	P2.0 / ADC_CH5 / ACMP0_N1 / UART2_RXD / I2C1_SDA / PWM0_CH5 / PWM0_BRAKE
7	P5.5 / UART2_RXD / PWM0_CH0 / X32_IN / STADC
8	P5.4 / UART2_TXD / PWM0_CH1 / X32_OUT
9	P5.3 / UART0_TXD / I2C0_SCL / XT1_IN
10	P5.2 / UART0_RXD / I2C0_SDA / XT1_OUT
11	P0.3 / SPI0_SS / SPI1_SS / UART1_TXD / I2C1_SCL / STADC / PWM0_CH2
12	P0.2 / SPI0_CLK / SPI1_CLK / UART1_RXD / I2C1_SDA / PWM0_CH3
13	P0.1 / SPI0_MISO / SPI1_MISO / UART0_TXD / PWM0_CH4
14	P0.0 / SPI0_MOSI / SPI1_MOSI / UART0_RXD / PWM0_CH5
15	P5.6 / PWM0_BRAKE / PWM0_CH1 / CLK0
16	nRESET
17	P5.0 / UART1_TXD / I2C1_SCL / UART0_RXD / ICE_DAT
18	P5.1 / UART1_RXD / I2C1_SDA / UART0_RXD / ICE_CLK
19	P4.1 / UART2_TXD / I2C0_SCL / ACMP0_O
20	P4.0 / UART2_RXD / I2C0_SDA / ACMP1_O / INT1
21	P1.4 / I2C1_SCL
22	P1.5 / I2C1_SDA
23	P1.6 / UART0_TXD
24	P1.7 / UART0_RXD
25	V _{SS}
26	P4.6 / PWM0_CH0 / T0 / CLK0 / INT0
27	V _{DD}
28	P3.3 / SPI1_SS / IC0 / PWM0_BRAKE
29	P3.2 / ADC_CH7 / ACMP1_N1 / SPI1_CLK / IC1 / CLK0
30	P3.1 / ADC_CH6 / ACMP0_P3 / ACMP1_P3 / SPI1_MISO / UART0_TXD / IC2
31	P3.0 / SPI1_MOSI / UART0_RXD / IC0
32	V _{REF}

4.1.2.2 LQFP32 封装

相关型号 ML51PC0AE




图4.1-12 LQFP-32 封装多功能引脚配置

ML51PC0AE多功能引脚描述表

Pin	ML51PC0AE 多功能引脚
1	P2.5 / ADC_CH0 / ACMP0_P0 / ACMP1_P0 / I2C0_SCL / PWM0_CH0 / UART2_RXD / T0 / INT0
2	P2.4 / ADC_CH1 / ACMP0_N0 / I2C0_SDA / PWM0_CH1 / UART2_RXD / T1 / INT1
3	P2.3 / ADC_CH2 / ACMP0_P1 / ACMP1_P1 / I2C1_SCL / UART1_RXD / PWM0_CH2 / PWM0_BRAKE

Pin	ML51PC0AE 多功能引脚
4	P2.2 / ADC_CH3 / ACMP1_N0 / I2C1_SDA / UART1_RXD / PWM0_CH3
5	P2.1 / ADC_CH4 / ACMP0_P2 / ACMP1_P2 / UART2_TXD / I2C1_SCL / PWM0_CH4 / PWM0_BRAKE
6	P2.0 / ADC_CH5 / ACMP0_N1 / UART2_RXD / I2C1_SDA / PWM0_CH5 / PWM0_BRAKE
7	P5.5 / UART2_RXD / PWM0_CH0 / X32_IN / STADC
8	P5.4 / UART2_TXD / PWM0_CH1 / X32_OUT
9	P5.3 / UART0_TXD / I2C0_SCL / XT1_IN
10	P5.2 / UART0_RXD / I2C0_SDA / XT1_OUT
11	P0.3 / SPI0_SS / SPI1_SS / UART1_TXD / I2C1_SCL / STADC / PWM0_CH2
12	P0.2 / SPI0_CLK / SPI1_CLK / UART1_RXD / I2C1_SDA / PWM0_CH3
13	P0.1 / SPI0_MISO / SPI1_MISO / UART0_TXD / PWM0_CH4
14	P0.0 / SPI0_MOSI / SPI1_MOSI / UART0_RXD / PWM0_CH5
15	P5.6 / PWM0_BRAKE / PWM0_CH1 / CLKO
16	nRESET
17	P5.0 / UART1_TXD / I2C1_SCL / UART0_RXD / ICE_DAT
18	P5.1 / UART1_RXD / I2C1_SDA / UART0_RXD / ICE_CLK
19	P4.1 / UART2_TXD / I2C0_SCL / ACMP0_O
20	P4.0 / UART2_RXD / I2C0_SDA / ACMP1_O / INT1
21	P1.4 / I2C1_SCL
22	P1.5 / I2C1_SDA
23	P1.6 / UART0_TXD
24	P1.7 / UART0_RXD
25	V _{SS}
26	P4.6 / PWM0_CH0 / T0 / CLKO / INT0
27	V _{DD}
28	P3.3 / SPI1_SS / IC0 / PWM0_BRAKE
29	P3.2 / ADC_CH7 / ACMP1_N1 / SPI1_CLK / IC1 / CLKO
30	P3.1 / ADC_CH6 / ACMP0_P3 / ACMP1_P3 / SPI1_MISO / UART0_RXD / IC2
31	P3.0 / SPI1_MOSI / UART0_RXD / IC0
32	V _{REF}

相关型号： ML51PB9AE




图 4.1-13 ML51PB9AE 封装多功能引脚配置

ML51PB9AE 多功能引脚描述表

Pin	ML51PB9AE 多功能引脚
1	P2.5 / ADC_CH0 / ACMP0_P0 / ACMP1_P0 / I2C0_SCL / PWM0_CH0 / UART2_TXD / T0 / INT0
2	P2.4 / ADC_CH1 / ACMP0_N0 / I2C0_SDA / PWM0_CH1 / UART2_RXD / T1 / INT1
3	P2.3 / ADC_CH2 / ACMP0_P1 / ACMP1_P1 / I2C1_SCL / UART1_RXD / PWM0_CH2 / PWM0_BRAKE
4	P2.2 / ADC_CH3 / ACMP1_N0 / I2C1_SDA / UART1_RXD / PWM0_CH3

Pin	ML51PB9AE 多功能引脚
5	P2.1 / ADC_CH4 / ACMP0_P2 / ACMP1_P2 / UART2_TXD / I2C1_SCL / PWM0_CH4 / PWM0_BRAKE
6	P2.0 / ADC_CH5 / ACMP0_N1 / UART2_RXD / I2C1_SDA / PWM0_CH5 / PWM0_BRAKE
7	P5.5 / UART2_RXD / PWM0_CH0 / X32_IN / STADC
8	P5.4 / UART2_TXD / PWM0_CH1 / X32_OUT
9	P5.3 / UART0_TXD / I2C0_SCL / XT1_IN
10	P5.2 / UART0_RXD / I2C0_SDA / XT1_OUT
11	P0.3 / SPI0_SS / SPI1_SS / UART1_TXD / I2C1_SCL / STADC / PWM0_CH2
12	P0.2 / SPI0_CLK / SPI1_CLK / UART1_RXD / I2C1_SDA / PWM0_CH3
13	P0.1 / SPI0_MISO / SPI1_MISO / UART0_TXD / PWM0_CH4
14	P0.0 / SPI0_MOSI / SPI1_MOSI / UART0_RXD / PWM0_CH5
15	P5.6 / PWM0_BRAKE / PWM0_CH1 / CLK0
16	nRESET
17	P5.0 / UART1_TXD / I2C1_SCL / UART0_RXD / ICE_DAT
18	P5.1 / UART1_RXD / I2C1_SDA / UART0_RXD / ICE_CLK
19	P4.1 / UART2_TXD / I2C0_SCL / ACMP0_O
20	P4.0 / UART2_RXD / I2C0_SDA / ACMP1_O / INT1
21	P1.4 / I2C1_SCL
22	P1.5 / I2C1_SDA
23	P1.6 / UART0_TXD
24	P1.7 / UART0_RXD
25	V _{SS}
26	P4.6 / PWM0_CH0 / T0 / CLK0 / INT0
27	V _{DD}
28	P3.3 / SPI1_SS / IC0 / PWM0_BRAKE
29	P3.2 / ADC_CH7 / ACMP1_N1 / SPI1_CLK / IC1 / CLK0
30	P3.1 / ADC_CH6 / ACMP0_P3 / ACMP1_P3 / SPI1_MISO / UART0_TXD / IC2
31	P3.0 / SPI1_MOSI / UART0_RXD / IC0
32	V _{REF}

4.1.2.3 TSSOP28 封装

相关型号ML51EC0AE




图 4.1- 14 TSSOP-28 封装多功能引脚配置

ML51EC0AE多功能引脚描述表

Pin	ML51EC0AE 多功能引脚
1	P1.4 / I2C1_SCL
2	P1.5 / I2C1_SDA
3	P1.6 / UART0_TXD
4	P1.7 / UART0_RXD
5	V _{SS}
6	P4.6 / PWM0_CH0 / T0 / CLKO / INT0
7	V _{DD}
8	P3.2 / ADC_CH7 / ACMP1_N1 / SPI1_CLK / IC1 / CLKO
9	P3.1 / ADC_CH6 / ACMP0_P3 / ACMP1_P3 / SPI1_MISO / UART0_TXD / IC2
10	P3.0 / SPI1_MOSI / UART0_RXD / IC0
11	V _{REF}
12	P2.5 / ADC_CH0 / ACMP0_P0 / ACMP1_P0 / I2C0_SCL / PWM0_CH0 / UART2_TXD / T0 / INT0
13	P2.4 / ADC_CH1 / ACMP0_N0 / I2C0_SDA / PWM0_CH1 / UART2_RXD / T1 / INT1
14	P2.3 / ADC_CH2 / ACMP0_P1 / ACMP1_P1 / I2C1_SCL / UART1_TXD / PWM0_CH2 / PWM0_BRAKE
15	P2.2 / ADC_CH3 / ACMP1_N0 / I2C1_SDA / UART1_RXD / PWM0_CH3
16	P2.1 / ADC_CH4 / ACMP0_P2 / ACMP1_P2 / UART2_TXD / I2C1_SCL / PWM0_CH4 / PWM0_BRAKE
17	P2.0 / ADC_CH5 / ACMP0_N1 / UART2_RXD / I2C1_SDA / PWM0_CH5 / PWM0_BRAKE
18	P5.3 / UART0_TXD / I2C0_SCL / XT1_IN
19	P5.2 / UART0_RXD / I2C0_SDA / XT1_OUT
20	P0.3 / SPI0_SS / SPI1_SS / UART1_TXD / I2C1_SCL / STADC / PWM0_CH2

Pin	ML51EC0AE 多功能引脚
21	P0.2 / SPI0_CLK / SPI1_CLK / UART1_RXD / I2C1_SDA / PWM0_CH3
22	P0.1 / SPI0_MISO / SPI1_MISO / UART0_TXD / PWM0_CH4
23	P0.0 / SPI0_MOSI / SPI1_MOSI / UART0_RXD / PWM0_CH5
24	nRESET
25	P5.0 / UART1_TXD / I2C1_SCL / UART0_TXD / ICE_DAT
26	P5.1 / UART1_RXD / I2C1_SDA / UART0_RXD / ICE_CLK
27	P4.1 / UART2_TXD / I2C0_SCL / ACMP0_O
28	P4.0 / UART2_RXD / I2C0_SDA / ACMP1_O / INT1

相关型号 ML51EB9AE




Figure 4.1-1 ML51EB9AE 封装多功能引脚配置

ML51EB9AE多功能引脚描述表

Pin	ML51EB9AE 多功能引脚
1	P1.4 / I2C1_SCL
2	P1.5 / I2C1_SDA
3	P1.6 / UART0_TXD
4	P1.7 / UART0_RXD
5	V _{SS}
6	P4.6 / PWM0_CH0 / T0 / CLK0 / INT0
7	V _{DD}
8	P3.2 / ADC_CH7 / ACMP1_N1 / SPI1_CLK / IC1 / CLK0
9	P3.1 / ADC_CH6 / ACMP0_P3 / ACMP1_P3 / SPI1_MISO / UART0_TXD / IC2
10	P3.0 / SPI1_MOSI / UART0_RXD / IC0

Pin	ML51EB9AE 多功能引脚
11	V _{REF}
12	P2.5 / ADC_CH0 / I2C0_SCL / PWM0_CH0 / UART2_TXD / T0 / INT0
13	P2.4 / ADC_CH1 / I2C0_SDA / PWM0_CH1 / UART2_RXD / T1 / INT1
14	P2.3 / ADC_CH2 / I2C1_SCL / UART1_TXD / PWM0_CH2 / PWM0_BRAKE
15	P2.2 / ADC_CH3 / I2C1_SDA / UART1_RXD / PWM0_CH3
16	P2.1 / ADC_CH4 / UART2_TXD / I2C1_SCL / PWM0_CH4 / PWM0_BRAKE
17	P2.0 / ADC_CH5 / UART2_RXD / I2C1_SDA / PWM0_CH5 / PWM0_BRAKE
18	P5.3 / UART0_TXD / I2C0_SCL / XT1_IN
19	P5.2 / UART0_RXD / I2C0_SDA / XT1_OUT
20	P0.3 / SPI1_SS / UART1_TXD / I2C1_SCL / STADC / PWM0_CH2
21	P0.2 / SPI1_CLK / UART1_RXD / I2C1_SDA / PWM0_CH3
22	P0.1 / SPI1_MISO / UART0_TXD / PWM0_CH4
23	P0.0 / SPI1_MOSI / UART0_RXD / PWM0_CH5
24	nRESET
25	P5.0 / UART1_TXD / I2C1_SCL / UART0_TXD / ICE_DAT
26	P5.1 / UART1_RXD / I2C1_SDA / UART0_RXD / ICE_CLK
27	P4.1 / UART2_TXD / I2C0_SCL / ACMP0_O
28	P4.0 / UART2_RXD / I2C0_SDA / ACMP1_O / INT1

4.1.2.4 SOP28 封装

相关型号ML51UC0AE




图 4.1-15 SOP-28 封装多功能引脚配置

ML51UC0AE 多功能引脚描述表

Pin	ML51UC0AE 多功能引脚
1	P1.4 / I2C1_SCL
2	P1.5 / I2C1_SDA
3	P1.6 / UART0_TXD
4	P1.7 / UART0_RXD
5	V _{SS}
6	P4.6 / PWM0_CH0 / T0 / CLKO / INT0
7	V _{DD}
8	P3.2 / ADC_CH7 / ACMP1_N1 / SPI1_CLK / IC1 / CLKO
9	P3.1 / ADC_CH6 / ACMP0_P3 / ACMP1_P3 / SPI1_MISO / UART0_RXD / IC2
10	P3.0 / SPI1_MOSI / UART0_RXD / IC0
11	V _{REF}
12	P2.5 / ADC_CH0 / ACMP0_P0 / ACMP1_P0 / I2C0_SCL / PWM0_CH0 / UART2_RXD / T0 / INT0
13	P2.4 / ADC_CH1 / ACMP0_N0 / I2C0_SDA / PWM0_CH1 / UART2_RXD / T1 / INT1
14	P2.3 / ADC_CH2 / ACMP0_P1 / ACMP1_P1 / I2C1_SCL / UART1_RXD / PWM0_CH2 / PWM0_BRAKE
15	P2.2 / ADC_CH3 / ACMP1_N0 / I2C1_SDA / UART1_RXD / PWM0_CH3
16	P2.1 / ADC_CH4 / ACMP0_P2 / ACMP1_P2 / UART2_RXD / I2C1_SCL / PWM0_CH4 / PWM0_BRAKE
17	P2.0 / ADC_CH5 / ACMP0_N1 / UART2_RXD / I2C1_SDA / PWM0_CH5 / PWM0_BRAKE
18	P5.3 / UART0_RXD / I2C0_SCL / XT1_IN
19	P5.2 / UART0_RXD / I2C0_SDA / XT1_OUT

Pin	ML51UC0AE 多功能引脚
20	P0.3 / SPI0_SS / SPI1_SS / UART1_TXD / I2C1_SCL / STADC / PWM0_CH2
21	P0.2 / SPI0_CLK / SPI1_CLK / UART1_RXD / I2C1_SDA / PWM0_CH3
22	P0.1 / SPI0_MISO / SPI1_MISO / UART0_TXD / PWM0_CH4
23	P0.0 / SPI0_MOSI / SPI1_MOSI / UART0_RXD / PWM0_CH5
24	nRESET
25	P5.0 / UART1_TXD / I2C1_SCL / UART0_RXD / ICE_DAT
26	P5.1 / UART1_RXD / I2C1_SDA / UART0_RXD / ICE_CLK
27	P4.1 / UART2_TXD / I2C0_SCL / ACMP0_O
28	P4.0 / UART2_RXD / I2C0_SDA / ACMP1_O / INT1

相关型号 ML51UB9AE




图 4.1-16 ML51UB9AE 封装多功能引脚配置

ML51UB9AE多功能引脚描述表

Pin	ML51UB9AE 多功能引脚
1	P1.4 / I2C1_SCL
2	P1.5 / I2C1_SDA
3	P1.6 / UART0_TXD
4	P1.7 / UART0_RXD
5	V _{SS}
6	P4.6 / PWM0_CH0 / T0 / CLKO / INT0
7	V _{DD}
8	P3.2 / ADC_CH7 / ACMP1_N1 / SPI1_CLK / IC1 / CLKO
9	P3.1 / ADC_CH6 / ACMP0_P3 / ACMP1_P3 / SPI1_MISO / UART0_RXD / IC2

Pin	ML51UB9AE 多功能引脚
10	P3.0 / SPI1_MOSI / UART0_RXD / IC0
11	V _{REF}
12	P2.5 / ADC_CH0 / I2C0_SCL / PWM0_CH0 / UART2_TXD / T0 / INT0
13	P2.4 / ADC_CH1 / I2C0_SDA / PWM0_CH1 / UART2_RXD / T1 / INT1
14	P2.3 / ADC_CH2 / I2C1_SCL / UART1_TXD / PWM0_CH2 / PWM0_BRAKE
15	P2.2 / ADC_CH3 / I2C1_SDA / UART1_RXD / PWM0_CH3
16	P2.1 / ADC_CH4 / UART2_TXD / I2C1_SCL / PWM0_CH4 / PWM0_BRAKE
17	P2.0 / ADC_CH5 / UART2_RXD / I2C1_SDA / PWM0_CH5 / PWM0_BRAKE
18	P5.3 / UART0_TXD / I2C0_SCL / XT1_IN
19	P5.2 / UART0_RXD / I2C0_SDA / XT1_OUT
20	P0.3 / SPI1_SS / UART1_TXD / I2C1_SCL / STADC / PWM0_CH2
21	P0.2 / SPI1_CLK / UART1_RXD / I2C1_SDA / PWM0_CH3
22	P0.1 / SPI1_MISO / UART0_TXD / PWM0_CH4
23	P0.0 / SPI1_MOSI / UART0_RXD / PWM0_CH5
24	nRESET
25	P5.0 / UART1_TXD / I2C1_SCL / UART0_TXD / ICE_DAT
26	P5.1 / UART1_RXD / I2C1_SDA / UART0_RXD / ICE_CLK
27	P4.1 / UART2_TXD / I2C0_SCL / ACMP0_O
28	P4.0 / UART2_RXD / I2C0_SDA / ACMP1_O / INT1

4.1.2.5 TSSOP20 封装

相关型号ML51FB9AE




图 4.1- 17 TSSOP-20 封装多功能引脚配置

ML51FB9AE多功能引脚描述表

Pin	ML51FB9AE 多功能引脚
1	V _{SS}
2	P4.6 / PWM0_CH0 / T0 / CLKO / INT0
3	V _{DD}
4	P3.2 / ADC_CH7 / ACMP1_N1 / SPI1_CLK / IC1 / CLKO
5	P3.1 / ADC_CH6 / ACMP0_P3 / ACMP1_P3 / SPI1_MISO / UART0_TXD / IC2
6	P3.0 / SPI1_MOSI / UART0_RXD / IC0
7	V _{REF}
8	P2.5 / ADC_CH0 / I2C0_SCL / PWM0_CH0 / UART2_TXD / T0 / INT0
9	P2.4 / ADC_CH1 / I2C0_SDA / PWM0_CH1 / UART2_RXD / T1 / INT1
10	P2.3 / ADC_CH2 / I2C1_SCL / UART1_TXD / PWM0_CH2 / PWM0_BRAKE
11	P2.2 / ADC_CH3 / I2C1_SDA / UART1_RXD / PWM0_CH3
12	P5.3 / UART0_TXD / I2C0_SCL / XT1_IN
13	P5.2 / UART0_RXD / I2C0_SDA / XT1_OUT
14	P0.3 / SPI1_SS / UART1_TXD / I2C1_SCL / STADC / PWM0_CH2
15	P0.2 / SPI1_CLK / UART1_RXD / I2C1_SDA / PWM0_CH3
16	P0.1 / SPI1_MISO / UART0_TXD / PWM0_CH4
17	P0.0 / SPI1_MOSI / UART0_RXD / PWM0_CH5
18	nRESET
19	P5.0 / UART1_TXD / I2C1_SCL / UART0_RXD / ICE_DAT
20	P5.1 / UART1_RXD / I2C1_SDA / UART0_RXD / ICE_CLK

4.1.2.6 SOP20 封装

相关型号ML51OB9AE




图 4.1- 18 SOP-20 封装多功能引脚配置

ML51OB9AE 多功能引脚描述表

Pin	ML51OB9AE 多功能引脚
1	V _{SS}
2	P4.6 / PWM0_CH0 / T0 / CLKO / INT0
3	V _{DD}
4	P3.2 / ADC_CH7 / ACMP1_N1 / SPI1_CLK / IC1 / CLKO
5	P3.1 / ADC_CH6 / ACMP0_P3 / ACMP1_P3 / SPI1_MISO / UART0_TXD / IC2
6	P3.0 / SPI1_MOSI / UART0_RXD / IC0
7	V _{REF}
8	P2.5 / ADC_CH0 / I2C0_SCL / PWM0_CH0 / UART2_TXD / T0 / INT0
9	P2.4 / ADC_CH1 / I2C0_SDA / PWM0_CH1 / UART2_RXD / T1 / INT1
10	P2.3 / ADC_CH2 / I2C1_SCL / UART1_RXD / PWM0_CH2 / PWM0_BRAKE
11	P2.2 / ADC_CH3 / I2C1_SDA / UART1_RXD / PWM0_CH3
12	P5.3 / UART0_TXD / I2C0_SCL / XT1_IN
13	P5.2 / UART0_RXD / I2C0_SDA / XT1_OUT
14	P0.3 / SPI1_SS / UART1_TXD / I2C1_SCL / STADC / PWM0_CH2
15	P0.2 / SPI1_CLK / UART1_RXD / I2C1_SDA / PWM0_CH3
16	P0.1 / SPI1_MISO / UART0_TXD / PWM0_CH4
17	P0.0 / SPI1_MOSI / UART0_RXD / PWM0_CH5
18	nRESET
19	P5.0 / UART1_TXD / I2C1_SCL / UART0_TXD / ICE_DAT
20	P5.1 / UART1_RXD / I2C1_SDA / UART0_RXD / ICE_CLK

4.1.2.7 QFN20 封装

相关型号ML51XB9AE




图 4.1-19 QFN-20 封装多功能引脚配置

ML51XB9AE多功能引脚描述表

Pin	ML51XB9AE 多功能引脚
1	P2.5 / ADC_CH0 / I2C0_SCL / PWM0_CH0 / UART2_RXD / T0 / INT0
2	P2.4 / ADC_CH1 / I2C0_SDA / PWM0_CH1 / UART2_RXD / T1 / INT1
3	P2.3 / ADC_CH2 / I2C1_SCL / UART1_RXD / PWM0_CH2 / PWM0_BRAKE
4	P2.2 / ADC_CH3 / I2C1_SDA / UART1_RXD / PWM0_CH3
5	P2.1 / ADC_CH4 / UART2_RXD / I2C1_SCL / PWM0_CH4 / PWM0_BRAKE
6	P0.3 / SPI1_SS / UART1_RXD / I2C1_SCL / STADC / PWM0_CH2

Pin	ML51XB9AE 多功能引脚
7	P0.2 / SPI1_CLK / UART1_RXD / I2C1_SDA / PWM0_CH3
8	P0.1 / SPI1_MISO / UART0_TXD / PWM0_CH4
9	P0.0 / SPI1_MOSI / UART0_RXD / PWM0_CH5
10	nRESET
11	P5.0 / UART1_RXD / I2C1_SCL / UART0_TXD / ICE_DAT
12	P5.1 / UART1_RXD / I2C1_SDA / UART0_RXD / ICE_CLK
13	P4.1 / UART2_RXD / I2C0_SCL / ACMP0_O
14	P4.0 / UART2_RXD / I2C0_SDA / ACMP1_O / INT1
15	P1.7 / UART0_RXD
16	V _{SS}
17	P4.6 / PWM0_CH0 / T0 / CLK0 / INT0
18	V _{DD}
19	P3.1 / ADC_CH6 / ACMP0_P3 / ACMP1_P3 / SPI1_MISO / UART0_RXD / IC2
20	P3.0 / SPI1_MOSI / UART0_RXD / IC0

4.1.2.8 TSSOP14 封装

相关型号ML51DB9AE




图 4.1- 20 TSSOP14 封装多功能引脚配置

ML51DB9AE多功能引脚描述表

Pin	ML51DB9AE 多功能引脚
1	V _{SS}
2	P4.6 / PWM0_CH0 / T0 / CLK0 / INT0
3	V _{DD}
4	P3.1 / ADC_CH6 / ACMP0_P3 / ACMP1_P3 / SPI1_MISO / UART0_RXD / IC2
5	P3.0 / SPI1_MOSI / UART0_RXD / IC0
6	P2.5 / ADC_CH0 / I2C0_SCL / PWM0_CH0 / UART2_RXD / T0 / INT0
7	P2.4 / ADC_CH1 / I2C0_SDA / PWM0_CH1 / UART2_RXD / T1 / INT1

Pin	ML51DB9AE 多功能引脚
8	P5.3 / UART0_TXD / I2C0_SCL / XT1_IN
9	P5.2 / UART0_RXD / I2C0_SDA / XT1_OUT
10	P0.3 / SPI1_SS / UART1_TXD / I2C1_SCL / STADC / PWM0_CH2
11	P0.2 / SPI1_CLK / UART1_RXD / I2C1_SDA / PWM0_CH3
12	nRESET
13	P5.0 / UART1_TXD / I2C1_SCL / UART0_RXD / ICE_DAT
14	P5.1 / UART1_RXD / I2C1_SDA / UART0_RXD / ICE_CLK

4.1.2.9 MSOP10 封装

相关型号ML51BB9AE




图 4.1- 21 MSOP-10 封装多功能引脚配置

ML51BB9AE多功能引脚描述表

Pin	ML51BB9AE 多功能引脚
1	P5.1 / UART1_RXD / I2C1_SDA / UART0_RXD / ICE_CLK
2	V _{SS}
3	P4.6 / PWM0_CH0 / T0 / CLKO / INT0
4	V _{DD}
5	P2.3 / ADC_CH2 / I2C1_SCL / UART1_TXD / PWM0_CH2 / PWM0_BRAKE
6	P2.0 / ADC_CH5 / UART2_RXD / I2C1_SDA / PWM0_CH5 / PWM0_BRAKE
7	P0.1 / SPI1_MISO / UART0_RXD / PWM0_CH4
8	P0.0 / SPI1_MOSI / UART0_RXD / PWM0_CH5
9	nRESET
10	P5.0 / UART1_TXD / I2C1_SCL / UART0_RXD / ICE_DAT

4.2 引脚描述

4.2.1 ML51 系列引脚分布

管脚名称	ML51 系列						
	MSOP10	TSSOP14	QFN20	TSSOP20 SOP20	TSSOP28 SOP28	LQFP32	QFN33
P2.5		6	1	8	12	1	1
P2.4		7	2	9	13	2	2
P2.3	5		3	10	14	3	3
P2.2			4	11	15	4	4
P2.1			5		16	5	5
P2.0	6				17	6	6
P5.5						7	7
P5.4						8	8
P5.3		8		12	18	9	9
P5.2		9		13	19	10	10
P0.3		10	6	14	20	11	11
P0.2		11	7	15	21	12	12
P0.1	7		8	16	22	13	13
P0.0	8		9	17	23	14	14
P5.6						15	15
nRESET	9	12	10	18	24	16	16
P5.0	10	13	11	19	25	17	17
P5.1	1	14	12	20	26	18	18
P4.1			13		27	19	19
P4.0			14		28	20	20
P1.4					1	21	21
P1.5					2	22	22
P1.6					3	23	23
P1.7			15		4	24	24
V _{SS}	2	1	16	1	5	25	25
P4.6	3	2	17	2	6	26	26
V _{DD}	4	3	18	3	7	27	27
P3.3						28	28
P3.2				4	8	29	29
P3.1		4	19	5	9	30	30
P3.0		5	20	6	10	31	31
V _{REF}	4	3	18	7	11	32	32
N/A							33

4.2.2 ML51 系列多功能引脚汇总表

复位后所有GPIO 配置为输入模式，可通过PxMx来更改GPIO 模式。

A: 仿真类型管脚，建议关闭数字功能 O: 输出, I: 输入, I/O: 双向 (配置为准双向模式)

分类	管脚名称	类型	描述
ACMP0	ACMP0_N0	A	模拟比较器 0 负端输入0 脚
	ACMP0_N1		模拟比较器 0 负端输入1 脚
	ACMP0_O	O	模拟比较器 0 输出引脚.
	ACMP0_P0	A	模拟比较器 0 正端输入0 脚
	ACMP0_P1		模拟比较器 0 正端输入1 脚
	ACMP0_P2		模拟比较器 0 正端输入2 脚
	ACMP0_P3		模拟比较器 0 正端输入3 脚
ACMP1	ACMP1_N0	A	模拟比较器 1 负端输入0 脚
	ACMP1_N1		模拟比较器 1 负端输入1 脚
	ACMP1_O	O	模拟比较器 1 输出脚.
	ACMP1_P0	A	模拟比较器 1 正端输入0 脚
	ACMP1_P1		模拟比较器 1 正端输入1 脚
	ACMP1_P2		模拟比较器 1 正端输入2 脚
	ACMP1_P3		模拟比较器 1 正端输入3 脚
ADC	ADC_CH0	A	ADC模拟输入0 脚
	ADC_CH1		ADC模拟输入1 脚
	ADC_CH2		ADC模拟输入2 脚
	ADC_CH3		ADC模拟输入3 脚
	ADC_CH4		ADC模拟输入4 脚
	ADC_CH5		ADC模拟输入5 脚
	ADC_CH6		ADC模拟输入6 脚
	ADC_CH7		ADC模拟输入7 脚
CLKO	CLKO	O	系统时钟输出引脚
I2C0	I2C0_SCL	I/O	I ² C0时钟输入引脚
	I2C0_SDA	I/O	I ² C0 数据输入输出
I2C1	I2C1_SCL	I/O	I ² C1时钟输入

分类	管脚名称	类型	描述
	I2C1_SDA	I/O	I ² C1数据输入输出
IC0	IC0	I/O	输入捕获通道0
IC1	IC1	I/O	输入捕获通道1
IC2	IC2	I/O	输入捕获通道2
ICE	ICE_CLK	I	串行调试口时钟引脚 注：建议在管脚I ICE_CLK使用100 kΩ上拉电阻
	ICE_DAT	I/O	串行调试口数据引脚 注：建议在管脚ICE_DAT使用100 kΩ上拉电阻
INT0	INT0	I	外部中断0 输入引脚
INT1	INT1	I	外部中断1输入引脚
PWM0	PWM0_BRAKE	I	PWM0 刹车输入引脚
	PWM0_CH0	O	PWM0 通道0输出引脚
	PWM0_CH1	O	PWM0 通道1输出引脚
	PWM0_CH2	O	PWM0 通道2输出引脚
	PWM0_CH3	O	PWM0 通道3输出引脚
	PWM0_CH4	O	PWM0 通道4输出引脚
	PWM0_CH5	O	PWM0 通道5输出引脚
RESET	nRESET	I	外部复位管脚，低电平有效，内部备有上拉电阻，当该管脚为低电位是，进入复位状态。 注：建议在管脚nRESET 10 kΩ 使用上拉电阻及10uF电容至地。
SPI0	SPI0_CLK	I/O	SPI0 串口时钟引脚
	SPI0_MISO	I/O	SPI0 MISO (主输入, 从输出) 引脚
	SPI0_MOSI	I/O	SPI0 MOSI (主输出, 从输入) 引脚
	SPI0_SS	I/O	SPI0 从机选择脚
SPI1	SPI1_CLK	I/O	SPI1 串口时钟引脚
	SPI1_MISO	I/O	SPI1 MISO (主输入, 从输出) 引脚
	SPI1_MOSI	I/O	SPI1 MOSI (主输出, 从输入) 引脚
	SPI1_SS	I/O	SPI1 从机选择脚
STADC	STADC	I	ADC 外部触发引脚
T0	T0	I/O	定时器0 捕获输入/触发输出引脚
T1	T1	I/O	定时器1 捕获输入/触发输出引脚

分类	管脚名称	类型	描述
UART0	UART0_RXD	I	UART0 数据接收引脚
	UART0_TXD	O	UART0 数据发送引脚
UART1	UART1_RXD	I	UART1 数据接收引脚
	UART1_TXD	O	UART1 数据发送引脚
UART2	UART2_RXD	I	UART2 数据接收引脚
	UART2_TXD	O	UART2 数据发送引脚
X32	X32_IN	I	外部32.768kHz晶振输入引脚
	X32_OUT	O	外部32.768kHz晶振输出引脚
XT1	XT1_IN	I	外部4~24 MHz晶振输入引脚
	XT1_OUT	O	外部4~24 MHz晶振输入引脚

5 方框图

5.1 NuMicro® ML51 方框图




图 5.1 - 1 NuMicro® ML51 方框图

6 应用电路

6.1 供电电路




图 6.1-1 供电电路

6.2 外设应用电路




图 6.2-1 外设应用电路

6.3 复位

ML51 的复位条件有几种类型。通过寄存器标志位可以确定复位源。通常，大部分特殊功能寄存器复位后的值与复位条件无关，但是一些复位源的标志位的状态取决于复位源。有5种方法使芯片进入复位状态。他们是上电复位、欠压复位、外部复位、看门狗定时器复位以及软件复位。

6.3.1 上电复位和低电压复位

ML51 包含内部上电复位 (POR) 和低电压复位 (LVR)。在上电过程中，当VDD低于参考电压门限值，上电复位将保持CPU为复位模式。这种设计使CPU在VDD 不满足执行读取存储器时，不访问程序存储器空间。如果从程序存储器读取并执行一个不确定的操作码，可能会使CPU甚至是整个系统进入错误状态。VDD 上升到参考门限电压以上，系统工作，所选的振荡器起振，程序从0000H开始执行。同时，上电标志 POF(PCON.4) 置1表示冷复位，上电复位完成。注：上电后，内部RAM的内容不确定。建议用户初始化RAM。

建议通过软件清除POF为0，以检测在下一次复位是冷复位还是热复位。如果是由掉电或上电引起的冷复位，POF 将再次置1。如果是由其他复位源引起的热复位，POF将保持为0。用户可以检测复位标志位，处理热复位事件。详细的特性请见表 35-7 和 35-8。

PCON – 电源控制寄存器

寄存器	地址, 页, 特别说明		复位值					
PCON	87H, 所有页s		POR: 0001_000b, 其它: 000U_0000b					

7	6	5	4	3	2	1	0
SMOD	SMOD0	LPR	POF	GF1	GF0	PD	IDL
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

位	名称	描述
4	POF	上电复位标志 当上电后该位置1，用以标示当前冷复位，上电复位完成。其它任何复位不会影响该位，建议通过软件清零

6.3.2 欠压复位

欠压检测电路用于监测系统运行时VDD 电平。当VDD下降到所选的欠压触发电平 (VBOD)，如果BORST(BODCON0.2) 置 1，CPU将欠压复位。发生欠压复位后，BORF (BODCON0.1)通过硬件自动置1，除上电复位或欠压复位，该位不会置1，该位可通过软件设置或清除。

BODCON0 – 欠压检测控制 0

寄存器	地址, 页, 特别说明		复位值					
BODCON0	A3H, 页0, TA保护		POR: CCCC_XC0Xb BOD: UUUU_XU1Xb 其它: UUUU_XUUXb					

7	6	5	4	3	2	1	0
BODEN	BOV[2:0]			BOF	BORST	BORF	BOS

读/写	读/写	读/写	读/写	读/写	读
-----	-----	-----	-----	-----	---

位	名称	描述
1	BORF	欠压复位标志 当MCU发生欠压复位，该位将被硬件置1，建议复位发生后通过软件清零

6.3.3 外部复位和硬件故障复位

6.3.3.1 nRESET 复位波形

外部复位引脚nRESET是带施密特触发器的输入引脚。外部nRESET引脚，保持最少24个系统时钟周期的低电平，以确保能检测到有效的硬件复位信号，完成一次硬件复位动作。复位电路同步请求内部复位信号，因此，复位是同步运行，要求时钟在此期间运行来促使外部复位。




图 6.3-1 nRESET 复位波形

在复位条件下，只要nRESET引脚电平从低到高，CPU将退出复位状态，并从地址0000H处开始执行代码。如果CPU在掉电模式下，外部RST引脚复位时，触发硬件复位的方法略有不同。因为掉电模式下系统时钟是停止的，复位信号将等待系统时钟恢复。在系统时钟稳定后，CPU 将进入复位状态，然后退出，并从地址0000H处开始执行程序。

RSTPIN (AUXR0.6) 为复位标志位，用来标志发生了外部复位。当发生外部复位后，该位硬件置1。除上电复位或外部复位引脚复位外，该位不会置1，并通过软件清零。

程序计数据器PC溢出flash地址空间，硬件故障将发生。硬件故障复位后辅助寄存器1 HardF(AUXR0.5) 被硬件置位，辅助寄存器1 HardF除了会被上电复位或硬件故障复位更改，不会被任何其他复位更改，这位能通过软件清零。当MCU运行在OCD调试模式并且OCDEN=0，硬件故障复位被禁用，仅仅HardF标志位置位。

AUXR0 –辅助寄存器0

寄存器	地址, 页, 特别说明	复位值
AUXR0	A2H, 页0	POR: 0000 0000b 软件: 1UU0 0000b 复位引脚: U1U0 0000b 硬件故障: UU10 0000b 其他: UUU0 0000b

7	6	5	4	3	2	1	0
---	---	---	---	---	---	---	---

SWRF	RSTPINF	HardF	HardFlnt	GF2	-	0	DPS
读/写	读/写	读/写	读/写	读/写	-	读	读/写

位	名称	描述
6	RSTPINF	外部复位标志位 通过外部复位引脚复位MCU后，该位将被硬件置1，建议复位发生后通过软件清零
5	HardF	硬件故障复位标志 一旦程序计数器(PC)溢出flash地址空间EHFI (EIE1.4)=0, MCU将复位并且HardF硬件置位。通过软件清零 注意：当MCU运行在OCD调试模式下并且OCDEN=0，硬件故障复位将被禁用，仅仅HardF置位

6.3.4 看门狗定时复位

看门狗定时器是一个自由运行的定时器，带可编程溢出时间间隔和专用内部时钟源。用户可以在任何时候清除看门狗定时器，使它重新开始计数。当选择的溢出时间间隔发生溢出后，看门狗定时器将直接复位系统。复位完成后，芯片从地址0000H开始运行。

如果看门狗定时器引起复位，看门狗定时器复位标志WDTRF (WDCON.3)将置位。除上电复位或看门狗复位外该位保持不变，用户可以通过软件清 WDTRF。

WDCON 看门狗定时器控制

寄存器	地址, 页, 特别说明	复位值
WDCON	AAH, 页0, TA保护	POR: 0000 0111b WDT: 0000 1UUUb Others: 0000 UUUUb

7	6	5	4	3	2	1	0
WDTR	WDCLR	WDTF	WIDPD	WDTRF	WDPS[2:0]		
读/写	读/写	读/写	读/写	读/写	读/写		

位	名称	描述
3	WDTRF	看门狗复位标志 WDT 复位标志。当MCU复位时，该位由硬件置位。通过软件清零

6.3.5 软件复位

ML51 提供软件复位功能，允许软件复位整个系统类似于外部复位，初使化MCU为复位状态。软件复位，在ISP动作结束后非常有用。例如，如果通过ISP启动代码更新用户代码完成，软件复位能重启CPU立即执行用户代码。写1到 SWRST (CHPCON.7) 触发软件复位。注意，SWRST时效访问控制受TA保护，执行设置SWRST 位是设备复位之前的最后指令。见下面例程。

发生软件复位SWRF (AUXR0.7) 被硬件置1，用户可通过读取该位，来确定复位发生原因。除上电复位或软件复位外，SWRF不会被其它复位修改。通过软件清零。

CHPCON – 芯片控制寄存器

寄存器	地址, 页, 特别说明	复位值
CHPCON	9FH, 所有页, TA保护	软件复位: 0000_00U0 b 其他: 0000_00C0 b

7	6	5	4	3	2	1	0
SWRST	IAPFF	-	-	-	-	BS	IAPEN
写	读/写	-	-	-	-	读/写	读/写

位	名称	描述
7	SWRST	软件复位 对该位写1, 芯片执行软件复位, 复位完成后该位自动清零

AUXR0 –辅助寄存器0

寄存器	地址, 页, 特别说明	复位值
AUXR0	A2H, 页0	POR: 0000 0000b 软件: 1UU0 0000b 复位引脚: U1U0 0000b 硬件故障: UU10 0000b 其它: UUU0 0000b

7	6	5	4	3	2	1	0
SWRF	RSTPINF	HardF	HardFlnt	GF2	-	0	DPS
读/写	读/写	读/写	读/写	读/写	-	读	读/写

位	名称	描述
7	SWRF	软件复位标志位 当MCU发生软件复位后, 该位硬件置1。通过软件清零

7 电气特性

7.1 常规操作条件

($V_{DD}-V_{SS} = 1.8 \sim 5.5V$, $T_A = 25^{\circ}C$, $F_{sys} = 24\text{ MHz}$, 除非另有说明。)

符号	参数	最小值	典型值	最大值	单位	测试条件
T_A	温度	-40	-	105	°C	
V_{DD}	操作电压	1.8	-	5.5	V	
$AV_{DD}^{[1]}$	模拟操作电压		V_{DD}			

注:

1. 建议从同一个源为 V_{DD} 和 AV_{DD} 供电。 V_{DD} 和 AV_{DD} 在通电和关机操作时, 可以容忍0.3 V的最大差异。

表 7.1-1 常规操作条件

7.2 DC 电气特性

7.2.1 电源电流特性

当前的功耗是由操作频率、设备软件配置、I/O引脚配置、I/O引脚切换速率、程序在内存中的位置等内外参数和因素共同作用的结果。电流消耗按下列条件和表中所述进行测量，测试结果如下所示。

- 所有GPIO引脚均处于推挽模式，输出高。
- V_{DD} 的最大值= $V_{DD} = 1.8V \sim 5.5V$ 。, 除非特别说明, 测试环境温度 T_A 的典型值= $25^{\circ}C$ 和 $V_{DD} = 3.3V$ 。
- $V_{DD} = AV_{DD}$
- 当外设使能为系统时钟 F_{sys} 。
- 程序在Flash中运行”while(1);”。

符号	条件	F_{HCLK}	典型值 ^[6]	最大值 ^{[6][7]}			单位	
			$T_A = 25^{\circ}C$	$T_A = 25^{\circ}C$	$T_A = 85^{\circ}C$	$T_A = 105^{\circ}C$		
I_{DD_RUN}	正常运行模式, 运行在 Flash, 所有外设禁用	24 MHz (HIRC) ^[1]	2.40	2.64	2.87	2.90	mA	
		24 MHz (HXT) ^{[2][5]}	2.52	2.97	3.10	3.16		
		12 MHz (HXT) ^{[2][5]}	1.56	2.04	2.13	2.20		
		4 MHz (HXT) ^{[2][5]}	0.91	1.33	1.39	1.43		
		38.4 kHz (LIRC) ^[3]	0.22	0.29	0.32	0.35		
		32.768 kHz (LXT) ^[4]	0.24	0.30	0.32	0.35		
	正常运行模式, 运行在 Flash, 所有外设使能	24 MHz (HIRC) ^[1]	3.50	3.78	3.86	3.89		
		24 MHz (HXT) ^{[2][5]}	3.62	4.11	4.24	4.31		
		12 MHz (HXT) ^{[2][5]}	2.26	2.74	2.83	2.92		
		4 MHz (HXT) ^{[2][5]}	1.30	1.74	1.81	1.83		
		38.4 kHz (LIRC) ^[3]	0.37	0.57	0.59	0.61		
		32.768 kHz (LXT) ^[4]	0.40	0.58	0.60	0.62		
注:								
1.	该值基于 HIRC使能, HXT禁用, LIRC使能, LXT使能的条件。							
2.	该值基于HIRC禁用, HXT使能, LIRC使能, LXT禁用的条件。							
3.	该值基于HIRC禁用, HXT禁用, LIRC使能, LXT禁用的条件。							
4.	T该值基于 HIRC禁用, HXT禁用, LIRC使能, LXT使能的条件。							
5.	外部晶振使用: Abracon ABS07-120-32.768 kHz-T 外接电容 6 pF							
6.	$AV_{DD} = V_{DD} = 3.3V$, LVR17 打开, POR 打开以及BOD 打开。							
7.	当ADC、ACMP、PLL、HIRC、LIRC、HXT、LXT等模拟外设模块打开时, 需要考虑额外的功耗。							

表 7.2- 1 正常模式下的电流消耗

符号	条件	F_{HCLK}	典型值 ^[*1]	最大值 ^{[*1][*2]}			单位		
			$T_A = 25^\circ C$	$T_A = 25^\circ C$	$T_A = 85^\circ C$	$T_A = 105^\circ C$			
I_{DD_LPRUN}	低功耗运行模式, 运行在 Flash, 所有外设禁用	38.4 kHz (LIRC) ^[1]	15	21	42	66	μA		
		32.768 kHz (LXT) ^[2]	19	23	44	67			
	低功耗运行模式, 运行在 Flash, 所有外设使能	38.4 kHz (LIRC) ^[1]	193	307	320	344			
		32.768 kHz (LXT) ^[2]	194	308	321	345			
注:									
1. 该值基于 HIRC禁用, HXT禁用, LIRC使能, LXT禁用									
2. 该值基于HIRC禁用, HXT禁用, LIRC使能, LXT使能									
3. 基于表征过程中的测试, 而不是在生产中测试, 除非另有说明。									
4. $AV_{DD} = V_{DD} = 3.3V$, LVR17 使能, POR 使能以及BOD 禁用..									

表 7.2- 2 低功耗运行模式下的电流消耗

符号	条件	F_{HCLK}	典型值 ^[*1]	最大值 ^{[*1][*2]}			单位
			$T_A = 25^\circ C$	$T_A = 25^\circ C$	$T_A = 85^\circ C$	$T_A = 105^\circ C$	
I_{DD_IDLE}	空闲模式, 所有外设禁用	24 MHz (HIRC) ^[1]	1.43	1.58	1.62	1.64	mA
		24 MHz (HXT) ^{[2][5]}	1.52	1.91	2.00	2.05	
		12 MHz (HXT) ^{[2][5]}	1.07	1.44	1.50	1.56	
		4 MHz (HXT) ^{[2][5]}	0.76	1.10	1.15	1.19	
		38.4 kHz (LIRC) ^[3]	0.20	0.30	0.32	0.35	
		32.768 kHz (LXT) ^[4]	0.22	0.32	0.34	0.36	
I_{DD_IDLE}	空闲模式, 所有外设使能	24 MHz (HIRC) ^[1]	2.46	2.72	2.78	2.80	
		24 MHz (HXT) ^{[2][5]}	2.55	3.04	3.15	3.19	
		12 MHz (HXT) ^{[2][5]}	1.67	2.14	2.22	2.26	
		4 MHz (HXT) ^{[2][5]}	1.08	1.51	1.57	1.60	
		38.4 kHz (LIRC) ^[3]	0.37	0.57	0.60	0.61	
		32.768 kHz (LXT) ^[4]	0.38	0.59	0.61	0.62	

注:

1. 该值基于HIRC使能, HXT禁用, LIRC使能, LXT禁用
2. 该值基于 HIRC禁用, HXT使能, LIRC使能, LXT禁用
3. 该值基于HIRC禁用, HXT禁用, LIRC使能, LXT禁用
4. 该值基于HIRC禁用, HXT禁用, LIRC使能, LXT使能
5. 外部晶振使用: Abraccon ABS07-120-32.768 kHz-T 外接电容 6 pF
6. 基于表征过程中的测试, 而不是在生产中测试, 除非另有说明。
7. $AV_{DD} = V_{DD} = 3.3V$, LVR17 打开, POR 打开以及BOD 打开.

表 7.2- 3 空闲模式下的电流消耗

符号	条件	F_{HCLK}	典型值 ^[1]	最大值 ^{[1][2]}			单位
			$T_A = 25^\circ C$	$T_A = 25^\circ C$	$T_A = 85^\circ C$	$T_A = 105^\circ C$	
I_{DD_LPIDLE}	低功耗空闲模式, 所有外设禁用	38.4 kHz (LIRC) ^[1]	13	19	40	63	μA
		32.768 kHz (LXT) ^[2]	15	20	41	65	
	低功耗空闲模式, 所有外设使能	38.4 kHz (LIRC) ^[1]	173	304	317	341	
		32.768 kHz (LXT) ^[2]	174	306	319	342	

注:

1. 该值基于HIRC禁用, HXT禁用, LIRC使能, LXT禁用
2. 该值基于HIRC禁用, HXT 禁用, LIRC使能, LXT使能
3. 基于表征过程中的测试, 而不是在生产中测试, 除非另有说明。
4. $AV_{DD} = V_{DD} = 3.3V$, LVR17 使能, POR 使能以及BOD禁用.

表 7.2- 4 低功耗空闲模式下的电流消耗

符号	条件	典型值	最大值 ^[1]			单位
		$T_A = 25^\circ C$	$T_A = 25^\circ C$	$T_A = 85^\circ C$	$T_A = 105^\circ C$	
I_{DD_PD}	掉电模式, 所有外设禁用 @3.3V	0.8	1.6 ^[4]	18	34	μA
	掉电模式, 所有外设禁用 @5.5V	1.6	2.5	25	50	
	掉电模式, LVR使能, 其余外设禁用	1.4	3.2	19	36	
	掉电模式, LVR使能, BOD使能, 其余外设禁用	60	80	70	100	
	掉电模式, WDT / WKT 使能时钟源为LIRC, BOD禁用	2.87	5.2	21	37	
	掉电模式, WDT 使能时钟源为 LIRC, WKT 使能时钟源为 LXT, BOD 禁用	2.42	4.2	20	38	

注:

1. $AV_{DD} = V_{DD} = 3.3V$, LVR17 使能, POR禁用以及BOD禁用.
2. 基于表征过程中的测试, 而不是在生产中测试, 除非另有说明。
3. 当模拟模块打开,例如ADC或ACMP时, 需要额外增加功耗。
4. 基于特性, 在生产中测试。

表 7.2- 5 掉电模式下的电流消耗

7.2.2 片上外设电流消耗

- TA= 25 °C 和 VDD = AVDD = 3.3 V, 除非特别说明
- GPIO引脚均设置为推挽模式输出高, 无多功能。
- 系统时钟 Fsys= 24 MHz.
- 结果值是通过测量所有外设时钟关闭和只有一个外设时钟打开之间的电流消耗差来计算的

外设	I _{DD} Base	I _{DD} ^[1]	单位
ADC ^[2]		309.2	
ACMP0 ^[3]		1.0	
ACMP1 ^[3]		1.1	
PWM0		152.3	
SPI0		40.2	
SPI1		44.2	
UART0 ^[4]	98.8	1	μA
UART1 ^[4]		1	
I2C0 ^[4]	118.7	1	
I2C1 ^[4]		1	
SC0		67.8	
PIN Interrupt		0.2	
TIMER 0 ^[4]	145	4.1	
TIMER 1 ^[4]		3.9	
TIMER 2 ^[4]		4.4	
TIMER 3 ^[4]		10	
INT0		0.3	
INT1		0.3	
WDT		0.4	
WKT		0.7	
PDMA0 ^[4]	13.4	0.5	
PDMA1 ^[4]		0.5	
PDMA2 ^[4]		0.5	
PDMA3 ^[4]		0.5	
CAPTURE0 ^[4]	145	0.5	
CAPTURE1 ^[4]		0.3	
CAPTURE2 ^[4]		0.5	

注:

1. 基于表征过程中的测试, 而不是在生产中测试, 除非另有说明。
2. 当ADC模块在使用时, 只有一个ADC模块, 只有一个ADC功耗
3. ACMP 模块每增加使用一个, 需要增加一个功耗。

外设	I_{DD} Base	$I_{DD}^{[1]}$	单位
4. 当UART/I2C/TIMER/PDMA或CAPTURE打开时，无论几组都有一个基础功耗。			

表 7.2- 6 外设电流消耗

7.2.3 低功耗模式下的唤醒时间

下表给出的唤醒时间是在24MHz HIRC振荡器的唤醒阶段测量的。

符号	参数	典型值	最大值	单位
t_{WU_IDLE}	从空闲模式唤醒	5	6	时钟周期
$t_{WU_NPD}^{[1][2]}$	从掉电模式唤醒	Fsys = HIRC @5.5V	7	20
		Fsys = HIRC @1.8V	13	20
		Fsys = HXT@24MHz @5.5V	370 ^[3]	500 ^[3]
		Fsys = HXT@24MHz @1.8V	600 ^[3]	800 ^[3]
		Fsys = LIRC @5.5V	938	1500
		Fsys = LIRC @1.8V	938	1500
		Fsys = LXT@32.768KHz @5.5V	860 ^[4]	1000 ^[4]
		Fsys = LXT@32.768KHz @1.8V	860 ^[4]	1000 ^[4]

注:

- 基于表征过程中的测试，而不是在生产中测试，除非另有说明。
- 唤醒时间是从唤醒事件到应用程序代码读取第一个点的时间。
- 数据基于外部晶振起振稳定时间。
- 外部晶振使用: Abracan ABS07-120-32.768 kHz-T 外接电容 6 pF，在进入掉电模式时LXT 使能。

表 7.2- 7 掉电模式唤醒时间

7.2.4 I/O DC 特性

7.2.4.1 引脚输入特性

符号	参数	最小值	典型值	最大值	单位	测试条件		
V_{IL}	输入电压	0	-	$0.3*V_{DD}$	V			
V_{IL1}	输入低电压 (I/O 配置为TTL 输入模式)	$V_{SS}-0.3$	-	$0.2V_{DD}-0.1$	V			
V_{IH}	输入高电压	$0.7*V_{DD}$	-	V_{DD}	V			
$V_{HY}^{[1]}$	输入高电压 (I/O配置为施密特输入或 X_{IN})	-	$0.2*V_{DD}$	-	V			
$V_{HY}^{[1]}$	施密特输入的迟滞电压	-	$0.2*V_{DD}$	-	V			
$I_{LK}^{[2]}$	输入漏电流	-1		1	μA	$V_{SS} < V_{IN} < V_{DD}$, 开漏模式或输入模式		
		-1		1		$V_{DD} < V_{IN} < 5 V$, 开漏模式或输入模式		
$R_{PU}^{[1][3]}$	内部上拉电阻	40	-	60	$k\Omega$	$V_{DD} = 5.5 V$, 开漏模式或输入模 及上拉电阻使能		
		40	-	60		$V_{DD} = 3.3 V$, 开漏模式或输入模 及上拉电阻使能		
		40	-	70		$V_{DD} = 1.8 V$, 开漏模式或输入模 及上拉电阻使能		
$R_{PD}^{[1][3]}$	内部下拉电阻	40	-	60	$k\Omega$	$V_{DD} = 5.5 V$, 开漏模式或输入模 及下拉电阻使能		
		40	-	60		$V_{DD} = 3.3 V$, 开漏模式或输入模 及下拉电阻使能		
		40	-	70		$V_{DD} = 1.8 V$, 开漏模式或输入模 及下拉电阻使能		
注:								
1. 基于表征过程中的测试，而不是在生产中测试								
2. 如果发生异常注入，泄漏可能会超过最大值								
3. 为了维持高于 $VDD +0.3 V$ 的电压，必须禁用内部上拉电阻。如果在相邻的引脚上注入正电流，泄漏可能会大于最大值								

表 7.2- 8 I/O 输入特性

7.2.4.2 I/O 输出特性

符号	参数	最小值	典型值	最大值	单位	测试条件
$I_{SR}^{[1][2]}$	拉电流 (准双向模式,高电位)	-7.7	-7.8	-8	μA	$V_{DD} = 5.5 V$ $V_{IN} = (V_{DD}-0.4) V$
		-7.7	-7.8	-8	μA	$V_{DD} = 4.5 V$ $V_{IN} = (V_{DD}-0.4) V$
		-7.6	-7.8	-7.9	μA	$V_{DD} = 3.3 V$ $V_{IN} = (V_{DD}-0.4) V$
		-7.6	-7.8	-7.9	μA	$V_{DD} = 2.5 V$ $V_{IN} = (V_{DD}-0.4) V$
		-7.6	-7.7	-7.8	μA	$V_{DD} = 1.8 V$ $V_{IN} = (V_{DD}-0.4) V$
	拉电流 (推挽模式,高电位)	-7	-9.0	-11	mA	$V_{DD} = 5.5 V$ $V_{IN} = (V_{DD}-0.4) V$
		-6	-7.8	-10	mA	$V_{DD} = 4.5 V$ $V_{IN} = (V_{DD}-0.4) V$
		-5	-5.7	-8	mA	$V_{DD} = 3.3 V$ $V_{IN} = (V_{DD}-0.4) V$
		-4	-4.8	-6	mA	$V_{DD} = 2.5 V$ $V_{IN} = (V_{DD}-0.4) V$
		-2	-2.6	-4	mA	$V_{DD} = 1.8 V$ $V_{IN} = (V_{DD}-0.4) V$
$I_{SK}^{[1][2]}$	灌电流 (推挽模式)	16	20	24	mA	$V_{DD} = 5.5 V$ $V_{IN} = 0.4 V$
		15	19	23	mA	$V_{DD} = 4.5 V$ $V_{IN} = 0.4 V$
		13	15	17	mA	$V_{DD} = 3.3 V$ $V_{IN} = 0.4 V$
		10	12	14	mA	$V_{DD} = 2.5 V$ $V_{IN} = 0.4 V$
		5	7	9	mA	$V_{DD} = 1.8 V$ $V_{IN} = 0.4 V$
$C_{IO}^{[1]}$	I/O 引脚电容	-	5	-	pF	

注:

1. 由表征结果保证, 没有在生产中测试
2. ISR和ISK必须始终符合最大电流和I / O的总和,CPU和外设不得超过 ΣI_{DD} 和 ΣI_{SS} 。

表 7.2- 9 I/O 输出特性

7.2.4.3 nRESET 输入特性

符号	参数	最小值	典型值	最大值	单位	测试条件
V_{ILR}	负向阈值电压, nRESET	-	-	$0.3*V_{DD}$	V	
V_{IHR}	正向阈值电压, nRESET	$0.7*V_{DD}$	-	-	V	
$R_{RST}^{[1]}$	nRESET 脚内部上拉电阻	45	-	60	KΩ	$V_{DD} = 5.5\text{ V}$
		50	-	65		$V_{DD} = 1.8\text{ V}$
$t_{FR}^{[1]}$	nRESET 脚输入滤波脉冲时间	-	1.5	-	μs	正常运行模式和空闲模式
		10	-	25		掉电模式

注:

- 由表征结果保证, 没有在生产中测试
- 建议加一个10 kΩ 电阻和 10uF电容在nRESET引脚上来保持复位信号稳定

表 7.2- 10 nRESET 输入特性

7.3 AC 电气特性

7.3.1 24 MHz 内部高速 RC 振荡器 (HIRC)

24 MHz RC 振荡器在生产中经过校准

符号	参数	最小值	典型值	最大值	单位	测试条件
V_{DD}	操作电压	1.8	-	5.5	V	
f_{HRC}	振荡器频率	23.76	24	24.24	MHz	$T_A = 25^\circ C$, $V_{DD} = 5V$
	频率精度	-1 ^[1]	-	1 ^[1]	%	$T_A = 25^\circ C$, $V_{DD} = 3.3V$
		-2 ^[2]	-	2 ^[2]	%	$T_A = -20^\circ C \sim +105^\circ C$, $V_{DD} = 1.8 \sim 5.5V$
		-5 ^[2]		5 ^[2]	%	$T_A = -40^\circ C \sim -20^\circ C$, $V_{DD} = 1.8 \sim 5.5V$
$I_{HRC}^{[1]}$	操作电流	-	490	550	μA	
$T_S^{[2]}$	稳定时间	-	3	5	μs	$T_A = -40^\circ C \sim +105^\circ C$, $V_{DD} = 1.8 \sim 5.5V$

注:

1. 由表征结果保证, 没有在生产中测试.
2. 保证了设计

表 7.3-1 24 MHz 内部高速 RC 振荡器(HIRC) 特性

7.3.2 38.4 kHz 内部低速 RC 振荡器 (LIRC)

符号	参数	最小值	典型值	最大值	单位	测试条件
V_{DD}	操作电压	1.8	-	5.5	V	
$F_{LRC}^{[1,2]}$	振荡器频率	-	38.4	-	kHz	
	频率精度	-2 ^[1]	-	2 ^[1]	%	$T_A = 25^\circ C$, $V_{DD} = 5V$
I_{LRC}	操作电流	-	0.85	1	μA	$V_{DD} = 3.3V$
T_S	准备时间	-	500	-	μs	$T_A = -40 \sim 105^\circ C$ $V_{DD} = 1.8V \sim 5.5V$ Without software calibration
注:						
<ol style="list-style-type: none"> 1. 保证产品特性，经生产检验 2. 保证产品特性，不经生产检验 3. 用户可对38.4 kHz的RC低速振荡器进行校准。 4. 保证设计 						

表 7.3-2 38.4 kHz 内部低速 RC 振荡器(LIRC) 特性

7.3.3 外部 4~32 MHz 高速晶振 (HXT) 特性

高速外部时钟(HXT)可以提供一个4到32 MHz的晶体/陶瓷振荡器。本文给出的所有信息都是基于典型外部组件的特性得出结果。在应用程序中，外部器件必须放置在尽可能靠近XT1_IN和XT1_Out引脚的位置，并且不能连接到任何其他设备，以便将输出失真最小化和启动稳定时间。有关振荡器特性(频率、封装、精度)的更多细节，请参阅晶体振荡器制造商。

符号	参数	最小值 ^[1]	典型值	最大值 ^[1]	单位	测试条件
V _{DD}	操作电压	1.8	-	3.6	V	
R _f	内部反馈电阻	-	500	-	kΩ	
f _{HXT}	振荡器频率	4	-	24	MHz	
I _{HXT}	消耗电流	-	80	180	μA	4 MHz, 增益 = L0
		-	110	300		8 MHz, 增益 = L1
		-	180	500		12 MHz, 增益 = L2
		-	230	650		16 MHz, 增益 = L3
		-	360	975		24 MHz, 增益 = L4
T _s	稳定时间	-	3500	3700	μs	4 MHz, 增益 = L0
			950	1050		8 MHz, 增益 = L1
		-	700	850		12 MHz, 增益 = L2
		-	450	550		16 MHz, 增益 = L3
		-	400	570		24 MHz, 增益 = L4
Du _{HXT}	占空比	40	-	60	%	

注:

1. 保证产品特性，不经生产检验。
2. L0 ~ L4由 SFR_XLTCOM[6:4] HXSG定义

表 7.3- 3 外部 4~32 MHz 高速晶振 (HXT)

7.3.3.2 典型晶振应用电路

对于C1和C2，建议使用10 pF ~ 25 pF范围内的高品质外置陶瓷电容，设计用于高频应用，选择符合晶体或振荡器要求的外置陶瓷电容。晶体制造商通常指定一个负载电容，它是C1和C2的串联组合。

晶振	C1	C2	R1
4 MHz ~ 24 MHz	10 ~ 25 pF	10 ~ 25 pF	没有




图 7.3-1 典型晶振应用电路

7.3.4 外部 4~32 MHz 高速时钟信号输入特性

对于时钟输入模式，关闭HXT振荡器，XT1_IN是接收外部时钟的标准输入引脚。外部时钟信号必须遵守下表。这些特性是使用波形发生器产生的波形进行测试的结果。

符号	参数	最小值 ^[*1]	典型值	最大值 ^[*1]	单位	测试条件
f_{HXT_ext}	外部时钟频率	4	-	24	MHz	
t_{CHCX}	时钟高电平时间	8	-	-	ns	
t_{CLCX}	时钟低电平时间	8	-	-	ns	
t_{CLCH}	时钟上升沿时间	-	-	10	ns	低(10%)到高电平(90%)上升时间
t_{CHCL}	时钟下降沿时间	-	-	10	ns	高(90%)到低电平(10%)下降时间
Du_{E_HXT}	占空比	40	-	60	%	
V_{IH}	输入高电压	$0.7 \cdot V_{DD}$	-	V_{DD}	V	
V_{IL}	输入低电压	V_{SS}	-	$0.3 \cdot V_{DD}$	V	

注：

1. 保证产品特性，不经生产检验

表 7.3- 4 外部 4~24 MHz 高速时钟信号输入

7.3.5 外部 32.768 kHz 低速晶振 (LXT) 特性

低速外部(LXT)时钟可以提供一个32.768kHz的晶体/陶瓷振荡器。本文给出的所有信息都是基于典型外部器件的特性得到的结果。在应用程序中，外部器件必须放置在尽可能靠近X32_OUT和X32_IN引脚的位置，并且不能连接到任何其他设备上，以达到输出失真最小化和启动稳定时间。有关振荡器特性(频率、封装、精度)的更多细节，请参阅晶体振荡器制造商。

符号	参数	最小值 ^[*1]	典型值	最大值 ^[*1]	单位	测试条件
V _{DD}	操作电压	1.8	-	5.5	V	
T _{LXT}	温度范围	-40	-	105	°C	
R _f	内部反馈电阻	-	6	-	MΩ	
F _{LXT}	振荡器频率	32.768				
I _{LXT}	消耗电流	-	1.3	3.7	μA	ESR=35 kΩ, 增益 = L1
		-	1.6	6		ESR=70 kΩ, 增益 = L2
T _{sLXT}	稳定时间	-	2	3	ms	
D _{ULXT}	占空比	30	-	70	%	
注：						
1. 保证产品特性，不经生产检验						

表 7.3- 5 外部 32.768 kHz 低速晶振 (LXT)

符号	参数	最小值	典型值	最大值	单位	测试条件
R _s	等效串联电阻(ESR)	-	35	70	kΩ	晶振 @32.768 kHz

表 7.3- 6 外部 32.768 kHz 低速晶振特性

7.3.5.1 典型晶振应用电路

晶振	C1	C2	R1
32.768 kHz, ESR < 70 kΩ	20 pF	20 pF	没有




图 7.3- 2 典型 32.768 kHz 晶振应用电路

7.3.7 I/O AC 特性

符号	参数	典型值. [^{1]}	最大值 [^{1]}	单位	测试条件 ^[2]
$t_{f(I/O)out}$	普通输出模式输出高 (90%) 到低电平 (10%) 下降时间	4.6	5.1	ns	$C_L = 30 \text{ pF}, V_{DD} \geq 5.5 \text{ V}$
		2.9	3.3		$C_L = 10 \text{ pF}, V_{DD} \geq 5.5 \text{ V}$
		6.6	8		$C_L = 30 \text{ pF}, V_{DD} \geq 3.3 \text{ V}$
		4.3	5		$C_L = 10 \text{ pF}, V_{DD} \geq 3.3 \text{ V}$
		8.5	12.5		$C_L = 30 \text{ pF}, V_{DD} \geq 1.8 \text{ V}$
		8.0	10.7		$C_L = 10 \text{ pF}, V_{DD} \geq 1.8 \text{ V}$
$t_{f(I/O)out}$	高速输出模式高 (90%) 到低电平 (10%) 下降时间	4.0	4.3	ns	$C_L = 30 \text{ pF}, V_{DD} \geq 5.5 \text{ V}$
		2.1	2.5		$C_L = 10 \text{ pF}, V_{DD} \geq 5.5 \text{ V}$
		4.9	5.8		$C_L = 30 \text{ pF}, V_{DD} \geq 3.3 \text{ V}$
		3.0	3.7		$C_L = 10 \text{ pF}, V_{DD} \geq 3.3 \text{ V}$
		9.5	13.8		$C_L = 30 \text{ pF}, V_{DD} \geq 1.8 \text{ V}$
		5.4	7.4		$C_L = 10 \text{ pF}, V_{DD} \geq 1.8 \text{ V}$
$t_{r(I/O)out}$	普通输出模式低 (10%) 到高电平 (90%) 上升时间	5.6	6.1	ns	$C_L = 30 \text{ pF}, V_{DD} \geq 5.5 \text{ V}$
		3.4	3.7		$C_L = 10 \text{ pF}, V_{DD} \geq 5.5 \text{ V}$
		8.1	9.4		$C_L = 30 \text{ pF}, V_{DD} \geq 3.3 \text{ V}$
		5.1	5.8		$C_L = 10 \text{ pF}, V_{DD} \geq 3.3 \text{ V}$
		15.1	20.3		$C_L = 30 \text{ pF}, V_{DD} \geq 1.8 \text{ V}$
		9.6	12.4		$C_L = 10 \text{ pF}, V_{DD} \geq 1.8 \text{ V}$
$t_{r(I/O)out}$	高速输出模式低 (10%) 到高电平 (90%) 上升时间	4.8	5.2	ns	$C_L = 30 \text{ pF}, V_{DD} \geq 5.5 \text{ V}$
		2.1	2.5		$C_L = 10 \text{ pF}, V_{DD} \geq 5.5 \text{ V}$
		6.4	7.4		$C_L = 30 \text{ pF}, V_{DD} \geq 3.3 \text{ V}$
		3.0	3.7		$C_L = 10 \text{ pF}, V_{DD} \geq 3.3 \text{ V}$
		12.7	16.9		$C_L = 30 \text{ pF}, V_{DD} \geq 1.8 \text{ V}$
		5.4	7.4		$C_L = 10 \text{ pF}, V_{DD} \geq 1.8 \text{ V}$
$f_{max(I/O)out}$ ^[3]	I/O 最快输出频率	24	24	MHz	$C_L = 30 \text{ pF}, V_{DD} \geq 1.8 \text{ V}$
					$C_L = 10 \text{ pF}, V_{DD} \geq 1.8 \text{ V}$

注：

1. 保证产品特性，不经生产检验
2. C_L 是一种模拟PCB和器件负载的外部电容负载。
3. 最大频率是通过该公式计算得出 $f_{max} = \frac{2}{3 \times (t_f + t_r)}$.
4. I/O动态电流消耗定义为 $I_{DIO} = V_{DD} \times f_{IO} \times (C_{IO} + C_L)$
5. PxSR.n 设定值为0，为普通输出模式
6. PxSR.n 设定值为2，为高速输出模式

表 7.3-7 I/O AC 特性

7.4 模拟参数特性

7.4.1 复位和电源控制特性

下表参数来源于环境温度下的试验。

符号	参数	最小值	典型值	最大值	单位	测试条件
$I_{POR}^{[1]}$	POR操作电流	-	60	100	μA	$AV_{DD} = 5.5V$
$I_{LVR}^{[1]}$	LVR操作电流	-	30	80		$AV_{DD} = 5.5V$
	LVR 低功耗模式操作电流		0.5	1		$AV_{DD} = 5.5V$
$I_{BOD}^{[1]}$	BOD操作电流	-	0.5	2.9		$AV_{DD} = 5.5V$
V_{POR}	POR复位电压	1.45	1.55	1.65	V	-
V_{LVR}	LVR复位电压	1.55	1.63	1.70		-
V_{BOD}	BOD欠压检测电压	1.7	1.8	2		V_{BOD0}
		1.9	2	2.2		V_{BOD1}
		2.3	2.4	2.5		V_{BOD2}
		2.55	2.7	2.8		V_{BOD3}
		2.85	3	3.2		V_{BOD4}
		3.55	3.7	3.9		V_{BOD5}
		4.2	4.4	4.5		V_{BOD6}
$T_{LVR_SU}^{[1]}$	LVR启动时间	-	1	2	μs	-
$T_{LVR_RE}^{[1]}$	LVR反应时间	-	15	20		-
	LVR低功耗模式操作电流	-	20	30		-
$T_{BOD_SU}^{[1]}$	BOD启动时间	-	250	350		-
$T_{BOD_RE}^{[1]}$	BOD 反应时间	-	19	30		-

注:

1. 保证产品特性，不经生产检验
2. 适用于特定的应用场合.

表 7.4- 1 复位和电源控制单元





图 7.4- 1 电源爬升/下降状态

7.4.2 12-位 SAR ADC

符号	参数	最小值	典型值	最大值	单位	测试条件
T _A	温度	-40	-	105	°C	
AV _{DD}	模拟操作电压	2.5	-	5.5	V	V _{DD} = AV _{DD}
V _{REF}	参考电压	2.5	-	AV _{DD}	V	AV _{DD} - V _{REF} < 1.2 V
V _{IN}	ADC 通道输入电压	0	-	V _{REF}	V	
I _{ADC} ^[*1]	操作电流 (AV _{DD} + V _{REF} 电流)	-	0.75	1	mA	AV _{DD} = V _{DD} = V _{REF} = 5.5 V
N _R	分辨率		12		Bit	
F _{ADC} ^[*1] 1/T _{ADC}	ADC 时钟频率	-	500	-	ksps	
T _{SMP}	采样时间	1	-	38	1/F _{ADC}	T _{SMP} = $\frac{4 * ADCAQT + 10}{F_{ADC}}$
T _{CONV}	转换时间	1	-	128	1/F _{ADC}	
T _{EN}	使能准备时间	20	-	-	μs	
INL ^[*1]	积分非线性误差	-4	-	+4	LSB	V _{REF} = AV _{DD} , 除了 TSSOP20 和 TSSOP28
DNL ^[*1]	微分非线性误差	-2	-	+4.5	LSB	V _{REF} = AV _{DD} , 除了 TSSOP20 和 TSSOP28
E _G ^[*1]	增益误差	-3.5	-	+0.4	LSB	V _{REF} = AV _{DD} , 除了 TSSOP20 和 TSSOP28
E _O ^[*1] _T	偏移误差	-2	-	+2.5	LSB	V _{REF} = AV _{DD} , 除了 TSSOP20 和 TSSOP28
E _A ^[*1]	绝对误差	-7		+7	LSB	V _{REF} = AV _{DD} , 除了 TSSOP20 和 TSSOP28
注:						
4. 该表是设计保证, 产品中没有测量						

表 7.4- 2 ADC 特性



注: INL是校准后的转移曲线与理想转移曲线的过渡点之间的峰值差。校准传输曲线是指校准了实际传输曲线的偏移量和增益误差。

7.4.3 模拟比较控制器 (ACMP)

V_{DD} 的最大值= 5.5 V, 典型值是环境温度 $T_A = 25^\circ\text{C}$ 和 $V_{DD} = 3.3 \text{ V}$,除非另有说明。

符号	参数	最小值	典型值	最大值	单位	测试条件
AV_{DD}	模拟电源电压	1.8	-	5.5	V	$V_{DD} = AV_{DD}$
T_A	温度	-40	-	105	°C	
I_{DD}	操作电流	-	2	5	μA	
$V_{CM}^{[2]}$	输入共模电压范围	0.35	1/2 AV_{DD}	$AV_{DD} - 0.3$		
$V_{DI}^{[2]}$	差动输入电压灵敏度	10	20	-	mV	迟滞禁用
$V_{offset}^{[2]}$	输入补偿电压	-	10	20	mV	迟滞禁用
$V_{hys}^{[2]}$	迟滞窗口	-	10	20	mV	
$A_v^{[1]}$	DC 电压增益	45	65	75	dB	
$T_d^{[2]}$	传输延迟	-	-	5	μS	
$T_{Setup}^{[2]}$	建立时间	-	-	5	μS	
$A_{CRV}^{[2]}$	CRV 输出电压	-5	-	5	%	$AVDD \times (1/6 + CRVCTL/24)$
$R_{CRV}^{[2]}$	单位电阻值	-	4.5	-	kΩ	
$T_{SETUP_CRV}^{[2]}$	建立时间	-	-	2	μS	CRV 输出电压稳定为 ±5%
$I_{DD_CRV}^{[2]}$	操作电流	-	2	-	μA	

注:

1. 保证产品设计, 经生产检验
2. 保证产品特性, 不经生产检验

表 7.4- 3 ACMP 特性

7.4.4 内部参考电压

($V_{DD}-V_{SS} = 1.8 \sim 5.5V$, $T_A = 25^{\circ}C$, $F_{sys} = 24\text{ MHz}$, 除非另有说明。)

符号	参数	最小值	典型值	最大值	单位	测试条件
V_{REF}	外部模拟参考电压 $VRFSEL[2:0] = 000^{[2]}$	1.8	-	$A V_{DD}$	V	
	外部模拟参考电压 $VRFSEL[2:0] = 001^{[1]}$		1.538		V	
	外部模拟参考电压 $VRFSEL[2:0] = 010^{[2]}$	2.018	2.048	2.078	V	$T_A = 25^{\circ}C$
	外部模拟参考电压 $VRFSEL[2:0] = 011^{[1]}$		2.56		V	
	外部模拟参考电压 $VRFSEL[2:0] = 100^{[2]}$	3.042	3.072	3.102	V	$T_A = 25^{\circ}C$
	V_{BG} Band-gap 电压 ^[1]	0.793	0.814	0.835	V	$T_A = -40^{\circ}C \sim 105^{\circ}C$,
Note:						
1.在生产中测试，						
2.基于表征过程中的测试，而不是在生产中测试，除非另有说明。						

表 7.4- 4 内部参考电压数据

7.5 Flash DC 电气特性

这些设备被送到客户手中时，闪存已被擦除。

符号	参数	最小值	典型值	最大值	单位	测试条件
$V_{FLA}^{[1]}$	电源	1.35	1.50	1.65	V	$T_A = 25^\circ\text{C}$
T_{ERASE}	页擦除时间	-	5	-	ms	
T_{PROG}	编辑时间	-	19	-	μs	
I_{DD1}	读电流	-	1.6	-	mA	
I_{DD2}	编辑电流	-	2.8	-	mA	
I_{DD3}	擦除电流	-	2.0	-	mA	
N_{ENDUR}	擦写次数	100,000	-		cycles ^[2]	$T_J = -40^\circ\text{C} \sim 125^\circ\text{C}$
T_{RET}	数据保存	50	-	-	year	100 kcycle ^[3] $T_A = 55^\circ\text{C}$
		25	-	-	year	100 kcycle ^[3] $T_A = 85^\circ\text{C}$
		10	-	-	year	100 kcycle ^[3] $T_A = 105^\circ\text{C}$

注：

- 1. V_{FLA} 来自芯片LDO输出电压.
- 2. 编程/擦除周期数
- 3. 设计保证

表 7.5- 1 Flash 特性

7.6 绝对最大额定值

超过绝对最大额定值可能对设备造成永久性损伤。极限值仅为额定值，不能用于设备的功能操作。接触绝对最大额定值可能会影响设备的可靠性，并不能保证正常运行。

7.6.1 电压特性

符号	描述	最小值	最大值	单位
$V_{DD}-V_{SS}$ ^[*1]	直流电源电压	-0.3	5.5	V
ΔV_{DD}	不同电源引脚的变化	-	50	mV
$ V_{DD} - AV_{DD} $	V_{DD} 和 AV_{DD} 允许电压差	-	50	mV
ΔV_{SS}	不同地引脚的变化	-	50	mV
$ V_{SS} - AV_{SS} $	V_{SS} 和 AV_{SS} 允许电压差	-	50	mV
V_{IN}	I/O输入电压为5v公差	$V_{SS}-0.3$	5.5	V

注：

- 所有电源 (V_{DD} , AV_{DD}) 和地 (V_{SS} , AV_{SS}) 引脚必须连接外部电源。

表 7.6-1 电压特性

7.6.2 电流特性

符号	描述	最小值	最大值	单位
ΣI_{DD} ^[*1]	V_{DD} 最大输入电流	-	200	
ΣI_{SS}	V_{SS} 最大输出电流	-	100	
I_{IO}	单一管脚最大灌电流	-	20	mA
	单一管脚最大流出电流	-	20	
	所有管脚最大灌电流总和[*2]	-	100	
	所有管脚最大输出电流总和[*2]	-	100	

注：

- 最大允许电流是器件最大功耗的功能。
- 这个电流消耗必须正确地分布在所有I/Os和控制引脚上。总输出电流不能灌在两个连续的电源插脚之间。
- 阳极注入由 $V_{IN}>AV_{DD}$ 引起，阴极注入由 $V_{IN}<V_{SS}$ 引起。绝对不能超过 $I_{INJ(PIN)}$ 。建议在模拟输入引脚和电压供应引脚之间连接一个过电压保护二极管。

表 7.6-2 电流特性

7.6.3 温度特性

平均结温计算公式如下：

$$T_J = T_A + (P_D \times \theta_{JA})$$

- T_A = 环境温度 (°C)
- θ_{JA} = 环境热阻(°C/Watt)
- P_D = 内部和I/O功耗的总和

符号	描述	最小值	典型值	最大值	单位
T_A	环境温度	-40	-	105	°C
T_J	结温度	-40	-	125	
T_{ST}	存储温度	-65	-	150	
$\theta_{JA}^{[1]}$	热阻 10-pin MSOP(3x3 mm)	-	160	-	°C/Watt
	热阻 14-pin TSSOP(4.4x5 mm)	-	100	-	°C/Watt
	热阻 20-pin QFN(3x3 mm)	-	68	-	°C/Watt
	热阻 20-pin TSSOP(4.4x6.5 mm)	-	38	-	°C/Watt
	热阻 20-pin SOP(300mil)	-	60	-	°C/Watt
	热阻 28-pin TSSOP(4.4x9.7 mm)	-	30	-	°C/Watt
	热阻 28-pin SOP(300 mil)	-	55	-	°C/Watt
	热阻 32-pin LQFP(7x7 mm)	-	62	-	°C/Watt
	热阻 33-pin QFN(4x4 mm)	-	28	-	°C/Watt
	热阻 48-pin LQFP(7x7 mm)	-	60	-	°C/Watt

Note:

- 根据JESD51-2集成电路热测试方法确定环境条件

表 7.6-3 温度特性

7.6.4 EMC 特性

7.6.4.1 静电放电 (ESD)

对于Nuvoton单片机产品，内置ESD保护电路，避免了典型的ESD可能造成的任何损坏。

7.6.4.2 静态 latchup

需要两个互补的静态测试来评估latch-up

演示：

- 每个电源引脚上都加有过电压保护
- 对每个输入、输出和可配置的I/O引脚进行电流注入

7.6.4.3 电气快速瞬变 (EFT)

在某些应用电路中，组成部分会在配电系统上产生快速、窄高频瞬变脉冲。

- 电感负载：
 - 继电器、开关器
 - 断电时的重型电机等。

国际电子委员会(IEC)在IEC 61000-4-4中定义了电子产品的快速瞬态脉冲要求。

符号	描述	最小值	典型值	最大值	单位
$V_{HBM}^{[*1]}$	静电放电，人体模式	-8000	-	+8000	V
$V_{CDM}^{[*2]}$	静电放电、充电设备模式	-1000	-	+1000	
$LU^{[*3]}$	锁存引脚电流 ^[*3]	-400	-	+400	mA
$V_{EFT}^{[*4][*5]}$	快速瞬变电压脉冲	-4	-	+4	kV

注：

1. 根据ANSI/ESDA/JEDEC JS-001标准确定，静电放电灵敏度测试-人体模型(HBM) -器件级
2. 根据ANSI/ESDA/JEDEC JS-002静电放电灵敏度(ESD)测试标准确定。
3. 按JEDEC EIA/JESD78标准测定。
4. 根据IEC61000 -4-4电快速瞬变/突发抗扰性试验确定。
5. 演示料是4A级。

表 7.6- 4 EMC 特性

7.6.5 包装湿度敏感性(MSL)

所有的Nuvoton表面贴装芯片都有一个湿度等级分类。信息也显示在包装袋上。

封装	MSL
10-pin MSOP(3x3 mm) ^[*1]	MSL 3
14-pin TSSOP(4.4x5 mm) ^[*1]	MSL 3
20-pin QFN(3x3 mm) ^[*1]	MSL 3
20-pin TSSOP(4.4x6.5 mm) ^[*1]	MSL 3
20-pin SOP(300mil) ^[*1]	MSL 3
28-pin TSSOP(4.4x9.7 mm) ^[*1]	MSL 3
28-pin SOP(300 mil) ^[*1]	MSL 3
32-pin LQFP(7x7 mm) ^[*1]	MSL 3
33-pin QFN(4x4 mm) ^[*1]	MSL 3
48-pin LQFP(7x7 mm) ^[*1]	MSL 3
20-pin TSSOP(4.4x6.5 mm) ^[*1]	MSL 3
28-pin TSSOP(4.4x9.7 mm) ^[*1]	MSL 3
33-pin QFN(4x4 mm) ^[*1]	MSL 3
48-pin LQFP(7x7 mm) ^[*1]	MSL 3
64-pin LQFP(7x7 mm) ^[*1]	MSL 3
128-pin LQFP(14x14 mm) ^[*1]	MSL 3
注:	
1. 根据IPC/JEDEC J-STD-020确定	

表 7.6- 5 包装湿度敏感性(MSL)

7.6.6 焊接概要




图 7.6-1 焊接概要文件来自于 J-STD-020C

特性	Pb Free 包装
平均加速率 (217°C to peak)	3°C/sec. max
预热温度 150°C ~200°C	60 sec. to 120 sec.
温度保持在 217°C	60 sec. to 150 sec.
5°C 温度峰值的时间	> 30 sec.
峰值温度范围	260°C
缓降率	6°C/sec ax.
25°C 温度峰值的时间	8 min. max
注:	
1. 根据J-STD-020C确定	

表 7.6-6 焊接概要

8 封装定义

8.1 QFN 33 (4.0 x 4.0 x 0.8 mm)




Figure 8.1-1 QFN-33 Package Dimension


8.2 LQFP 32 (7.0 x 7.0 x 1.4 mm)

Figure 8.2-1 LQFP-32 Package Dimension

8.3 TSSOP 28 (4.4 x 9.7 x 1.0 mm)




Figure 8.3- 1 TSSOP-28 Package Dimension

8.4 SOP 28 (300 mil)




Figure 8.4-1 SOP-28 Package Dimension

8.5 TSSOP 20 (4.4 x 6.5 x 0.9 mm)




Figure 8.5- 1 TSSOP-20 Package Dimension

8.6 SOP 20 (300 mil)




Figure 8.6- 1 SOP-20 Package Dimension

8.7 QFN 20 (3.0 x 3.0 x 0.8 mm)




Figure 8.7-1 QFN-20 Package Dimension


8.8 TSSOP 14 (4.4 x 5.0 x 0.9 mm)

Figure 8.8- 1 TSSOP-14 Package Dimension


8.9 MSOP 10 (3.0 x 3.0 x 0.85 mm)

Figure 8.9- 1 MSOP-10 Package Dimension

9 缩写词

9.1 缩写词

缩写词	描述
ACMP	Analog Comparator Controller
ADC	Analog-to-Digital Converter
BOD	Brown-out Detection
GPIO	General-Purpose Input/Output
Fsys	Frequency of system clock
HIRC	12 MHz Internal High Speed RC Oscillator
HXT	4~24 MHz External High Speed Crystal Oscillator
IAP	In Application Programming
ICP	In Circuit Programming
ISP	In System Programming
LDO	Low Dropout Regulator
LIRC	10 kHz internal low speed RC oscillator (LIRC)
LVR	Low Voltage Reset
PDMA	Peripheral Direct Memory Access
POR	Power On Reset
PWM	Pulse Width Modulation
SPI	Serial Peripheral Interface
UART	Universal Asynchronous Receiver/Transmitter
UCID	Unique Customer ID
WDT	Watchdog Timer

图 9.1-1 缩写词列表

10 版本历史

日期	版本	描述
2018.12.05	1.00	初始版本.
		章节 3.1 增加封装类型表格
		章节 4.2.2 增加多功能引脚汇总表
		章节 7.2.4.2 修正 I_{SR} 值.
2019.9.3	1.01	章节 7.3 去除 32.768kHz 外部时钟输入方式及移除误差曲线图
		章节 7.6.1 修正 DC 电源项目内容
		章节 8.6 修正 TSSOP20 封装尺寸章节数据
		章节 37.6 修正TSSOP20封装尺寸数据
		章节 4 更改管脚描述
2020.4.8	1.02	章节7.4.4 新增内部参考电压表
		章节8.1 修正QFN 33-pin封装尺寸图L值至0.3。

Important Notice

Nuvoton Products are neither intended nor warranted for usage in systems or equipment, any malfunction or failure of which may cause loss of human life, bodily injury or severe property damage. Such applications are deemed, "Insecure Usage".

Insecure usage includes, but is not limited to: equipment for surgical implementation, atomic energy control instruments, airplane or spaceship instruments, the control or operation of dynamic, brake or safety systems designed for vehicular use, traffic signal instruments, all types of safety devices, and other applications intended to support or sustain life.

All Insecure Usage shall be made at customer's risk, and in the event that third parties lay claims to Nuvoton as a result of customer's Insecure Usage, customer shall indemnify the damages and liabilities thus incurred by Nuvoton.

Please note that all data and specifications are subject to change without notice.
All the trademarks of products and companies mentioned in this datasheet belong to their respective owners.