



# AiP8P006A

## 1K OTP ROM 的 IO 口型 8 位

### 微控制器

#### 产品说明书

说明书发行履历:

版本	发行时间	新制/修订内容
A1	2016-03	新制
B1	2021-03	修订
C1	2021-12	修订
C2	2022-07	添加烧录引脚说明



## 1、概述

### 1.1、说明

AiP8P006A是一款8位高性能精简指令集OTP-ROM单片机，具有1K OTP ROM。其高抗干扰性能在小家电领域有广泛应用。

### 1.2、特性

- 存储器
  - ROM: OTP、1K\*16位
  - RAM: 48字节
- I/O 引脚配置
  - 输入/输出口: P0,P1,P5.
  - 输入口: P1.5.
  - 上拉电阻端口: P0,P1,P5
  - 下拉电阻端口: P5.0~P5.3
  - 可编程漏极开路端: P1.0.
  - 唤醒功能端: P0,P1电平变换
  - 大驱动端口: P5(P5.4除外)
  - 外部中断信号沿触发: P0.0 (寄存器PEDGE控制)
- 3 级低电压检测系统(LVD)
  - 可监控系统电源(若低于设定LVD则复位)
- 强大的指令系统
  - 单周期指令系统 (1T)
  - 大部分指令仅需一个周期
  - 跳转指令JMP可在整个ROM区执行
  - 子程序调用指令CALL可在整个ROM区执行
  - 查表指令MOVC可寻址整个ROM区
- 工作电压:
  - VDD:2.4V~5.5V
- 双时钟系统:
  - 外部高速时钟: RC模式高达10MHz
  - 外部高速时钟: 晶振模式高达16MHz
  - 内部高速模式: 16MHz RC ( $F_{cpu}=F_{osc}/1~F_{osc}/128$ )
  - 内部低速模式: RC振荡器, 16KHz(3V),32KHz(5V)
- 3 个中断源:
  - 2个内部中断源: T0、TC0
  - 1个外部中断源: INT0
- 1 个 8 位基本定时器 T0, 具有 RTC 功能 (0.5s)
- 1 个 8 位定时器 TC0, 具有外部事件计数器功能、Buzzer 和 PWM 功能
- 1 通道 2K/4K buzzer 输出
- 内置看门狗定时器, 其时钟源由内部低速 RC 振荡提供 (16KHz@3V, 32KHz@5V)
- 工作模式:
  - 普通模式: 高、低速时钟正常工作
  - 低速模式: 只有低速时钟工作
  - 睡眠模式: 高、低速时钟都停止工作
  - 绿色模式: 有定时器周期性的唤醒
- 封装形式:
  - SOP18
  - DIP18



### 1.3、订购信息

管装

产品料号	封装形式	打印标识	管装数	盒装管	盒装数
AiP8P006A.4213.SA	SOP18	白板	40PCS/管	80 管/盒	3200PCS/盒
AiP8P006A.4213.DA	DIP18	白板	20PCS/管	40 管/盒	800PCS/盒

注: 如实物与订购信息不一致, 请以实物为准

i-core



## 2、功能框图及引脚说明

### 2.1、AiP8P006A 功能框图




图 2-1 功能框图



## 2.2、引脚排列图

P1.2	1	18	P1.1
P1.3	2	17	P1.0
P0.0/INT0	3	16	XIN/P1.6
P1.5/RST/VPP	4	15	XOUT/P1.4
VSS	5	14	VDD
P5.0	6	13	P5.7
P5.1	7	12	P5.6
P5.2	8	11	P5.5/BZOUT
P5.3	9	10	P5.4/BZ0/PWM0

图 2-2 AiP8P006A -SOP18/DIP18 引脚排列图



## 2.3、引脚说明

表 2-1 引脚说明

引脚	引脚名称	类型	说明
1	P1.2	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻, 电平变换时唤醒。
2	P1.3	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻, 电平变换时唤醒。
3	P0.0/INT0	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻, 电平变换时唤醒。 INT0 触发端 (施密特触发结构) TC0 事件计数信号输入端
4	P1.5/RST/VPP	I,P	单向输入引脚, 施密特触发, 无上拉电阻, 电平变换时唤醒。 RST: 系统复位输入端, 施密特触发器结构, 低电平有效, 通常保持高电平。 VPP: OTP 烧录引脚
5	VSS	P	数字电路电源输入端
6	P5.0	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻和下拉电阻, 可编程15mA/40mA sink电流。
7	P5.1	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻和下拉电阻, 可编程 15mA/40mA sink 电流。
8	P5.2	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻和下拉电阻, 可编程 15mA/40mA sink 电流。
9	P5.3	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻和下拉电阻, 可编程 15mA/40mA sink 电流。
10	P5.4/BZ0/PWM0	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻。 PWM 输出引脚 蜂鸣器 TCO/2 输出端
11	P5.5/BZOUT	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻和下拉电阻, 可编程 15mA/40mA sink 电流。 2K/4K buzzer 输出引脚
12	P5.6	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻
13	P5.7	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻
14	VDD	P	数字电路电源输入端
15	XOUT/P1.4	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻, 电平变换时唤醒。 XOUT: 采用外部振荡器的时晶振输出端
16	XIN/P1.6	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻, 电平变换时唤醒。 XIN: 外部振荡信号输入端
17	P1.0	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻, 电平变换时唤醒, 可编程开漏引脚。
18	P1.1	I/O	双向输入输出引脚, 输入模式时施密特触发, 内置上拉电阻, 电平变换时唤醒。



表 2-2 烧录引脚说明

烧录引脚	说明
VDD	电源
GND	地
P5.0	命令输入/数据输入/输出时钟
P1.0	命令输入/数据输出/高压编程使能
P5.1	命令输入/地址输入/数据输入
RST	编程高压输入
P1.1	频率输出



### 3、电特性

#### 3.1、极限参数

表 3-1 极限参数

参数名称	符号	最小	最大	单位
工作电压	VDD	VSS-0.3	+6.5	V
输入电压	VI	VSS-0.3	VDD+0.3	V
输出电压	VO	VSS-0.3	VDD+0.3	V
工作温度	TOPR	-40	+85	°C
储存温度	TSTG	-60	+150	°C
焊接温度	TL	-	+245	°C

注: 除非另有规定,  $T_{amb}=25^{\circ}\text{C}$ 。

#### 3.2、电气特性

##### 3.2.1、直流参数

表 3-2 直流参数

符号	参数	测试条件	最小值	典型值	最大值	单位
VDD	工作电压	正常模式, $V_{pp}=V_{dd}$ , $F_{cpu}=1\text{MHz}$	2.2	-	5.5	V
$V_{DR}$	RAM 数据滞留电压	-	1.5	-	-	V
* $V_{POR}$	$V_{dd}$ 上升率	$V_{dd}$ 上升率确保内部接通复位	0.05	-	-	V/ms
$V_{IL1}$	输入低电压	所有输入端口	$V_{ss}$	-	$0.3V_{dd}$	V
$V_{IL2}$		复位端口	$V_{ss}$	-	$0.3V_{dd}$	V
$V_{IH1}$	输入高电压	所有输入端口	$0.7V_{dd}$	-	$V_{dd}$	V
$V_{IH2}$		复位端口	$0.9V_{dd}$	-	$V_{dd}$	V
$I_{LEKG}$	复位端口漏电流	$V_{in}=V_{dd}$	-	-	2	$\mu\text{A}$
$I_{LEKG}$	I/O 端口输入漏电流	上拉电阻禁用, $V_{in}=V_{dd}$	-	-	2	$\mu\text{A}$
$R_{UP}$	I/O 端口上拉电阻	$V_{in}=V_{ss}$ , $V_{dd}=3\text{V}$	100	200	300	$\text{K}\Omega$
		$V_{in}=V_{ss}$ , $V_{dd}=5\text{V}$	50	100	150	
$I_{OH}$	I/O 端口灌拉电流	$V_{op}=V_{dd}-0.5\text{V}$	8	15	-	mA
$I_{OL1}$		$V_{op}=V_{ss}+0.5\text{V}$	8	15	-	
$I_{OL2}$		$V_{op}=V_{ss}+0.5\text{V}$ , P5.0~P5.3, P5.5	20	40	-	
$T_{INT0}$	INTn 触发脉冲宽度	INTn 中断请求脉冲宽度	2/fcpu	-	-	cycle
$I_{DD1}$	电源电流	$V_{dd}=3\text{V}$ , $F_{cpu}=16\text{MHz}$	-	2.8	-	$\text{mA}$
		$V_{dd}=5\text{V}$ , $F_{cpu}=16\text{MHz}$	-	5.8	-	$\text{mA}$
		$V_{dd}=3\text{V}$ , $F_{cpu}=4\text{MHz}$	-	1.5	-	$\text{mA}$
		$V_{dd}=5\text{V}$ , $F_{cpu}=4\text{MHz}$	-	3	-	$\text{mA}$
		$V_{dd}=3\text{V}$ , $F_{cpu}=1\text{MHz}$	-	1.1	-	$\text{mA}$



			Vdd=5V, Fcpu=1MHz	-	2.3	-	mA
			Vdd=3V, Fcpu=32MHz	-	20	-	µA
			Vdd=5V, Fcpu=32MHz	-	45	-	µA
I <sub>DD2</sub>		运行模式 (低功率使用)	Vdd=3V, Fcpu=4MHz	-	1.3	-	mA
			Vdd=5V, Fcpu=4MHz	-	2.2	-	mA
			Vdd=5V, Fcpu=1MHz	-	0.7	-	mA
			Vdd=3V, Fcpu=16MHz	-	1	-	mA
I <sub>DD3</sub>		缓慢模式 (内部低抗RC, 停止高时钟)	Vdd=3V, Fcpu=16MHz	-	2.5	-	µA
			Vdd=5V, Fcpu=32MHz	-	7.8	-	µA
I <sub>DD4</sub>		睡眠模式	Vdd=5V/3V	-	1	2	µA
I <sub>DD5</sub>		绿色模式 (下载, 看门狗禁用)	Vdd=3V, IHRC=16MHz	-	-	-	-
			Vdd=5V, IHRC=16MHz	-	-	-	-
			Vdd=3V, Ext.32KHzX'tal	-	-	-	-
			Vdd=5V, Ext.32KHzX'tal	-	-	-	-
			Vdd=3V, ILRC=16MHz	-	-	-	-
			Vdd=3V, ILRC=16MHz	-	-	-	-
F <sub>IHRC</sub>	内部高振荡器频率	内部高频RC (IHRC)	Vdd=2.2V~5.5V Fcpu=Fosc/1~Fosc/128	15.68	16	16.32	MHz

注: 除非另有规定, T<sub>amb</sub>=25°C, Vdd=5.0V, Fcpu=1MHz, Fosc=4MHz。



## 4、CPU 特性

### 4.1、程序存储器



图 4-1 1 word ROM

#### 4.1.1、复位向量 (0000H)

一个字长的系统复位向量。

- 上电复位(NT0=1, NPD=0);
- 看门狗复位(NT0=0, NPD=0);
- 外部复位(NT0=1, NPD=1)。

系统执行完上电复位、外部复位或看门狗定时器溢出复位后，程序将从0000H 处开始重新执行，系统寄存器也都将重置为默认值。根据PFLAG 寄存器中的NT0 和NPD 标志位的内容可以判断系统复位状况。下面一段程序演示了如何定义ROM 中的复位向量。

例：定义复位向量。

```
ORG      0          ; 0000H
JMP      START       ; 跳至用户程序
...
ORG      10
START:   ; 0010H, 用户程序首地址
...
        ; 用户程序
...
ENDP    ; 程序结束
```

#### 4.1.2、中断向量 (00008H)

长度为1-word，用于执行中断请求。当系统响应某个中断请求时，程序计数器（PC）的当前值存入堆栈缓冲器后转至中断向量0008H。用户可以自己定义中断向量，下面的程序说明了如何在程序中定义中断向量。

注：“PUSH”，“POP” 指令用于存储和恢复ACC/PFLAG, NT0、NTD 不受影响。PUSH/POP 缓存器是唯一的，且仅有一层。



例: 定义中断向量, 中断服务程序就在ORG 8 之后。

.CODE

```
ORG      0          ; 0000H
JMP      START      ; 跳至用户程序
...
ORG      8          ; 中断向量
PUSH
...
POP
RETI
...
START:          ; 用户程序开始
...
JMP      START      ; 用户程序结束
...
ENDP          ; 程序结束
```

例: 定义中断向量, 中断程序位于用户程序之后。

.CODE

```
ORG      0          ; 0000H
JMP      START      ; 跳至用户程序
...
ORG      8          ; 中断向量
JMP      MY_IRQ    ; 0008H, 跳至中断程序
ORG      10H
START:          ; 0010H, 用户程序开始
...
JMP      START      ; 用户程序结束.
...
MY_IRQ:         ; 中断程序开始
PUSH
...
POP
RETI
...
ENDP          ; 程序结束
```

注: 从上面的程序中容易得出AiP 的编程规则, 有以下几点:

- 1.地址0000H 的“JMP”指令使程序从头开始执行;
- 2.地址0008H 是中断向量;
- 3.用户的程序应该是一个循环。



#### 4.1.3、查表

对ROM数据进行查找, 寄存器Y 指向查找数据地址的高字节(bit8~bit15), 寄存器Z 指向地址的低字节(bit0~bit7)。执行完MOVC 指令后, 数据低字节内容被存入ACC 中, 而数据高字节内容被存入R 寄存器。

例: 查找ROM 地址为“TABLE1”的值。

```
B0MOV      Y, #TABLE1$M      ; 设置TABLE1 地址高字节
B0MOV      Z, #TABLE1$L      ; 设置TABLE1 地址低字节
MOVC       R, #TABLE1        ; 查表, R = 00H, ACC = 35H
                  ; 查找下一地址
INCMS      Z
JMP       @F                  ; Z 没有溢出
INCMS      Y                  ; Z 溢出(FFH □ 00), □ Y=Y+1
NOP
@@:      MOVC       R, #TABLE1        ; 查表, R = 51H, ACC = 05H.
                  ; ...
TABLE1:DW  0035H      ; 定义数据表 (16 bits) 数据
DW       5105H
DW       2012H
...
```

注: 当寄存器Z 溢出(从0xFF 变为0x00)时, 寄存器Y 并不会自动加1。因此, Z 溢出时, Y 必须由程序加1, 下面的宏指令INC\_YZ 能够对Y 和Z 寄存器自动处理。

例: 宏INC\_YZ

```
INC_YZ  MACRO
INCMS      Z
JMP       @F                  ; 没有溢出
INCMS      Y
NOP
@@:      ENDM
```

例: 通过“INC\_YZ”对上例进行优化。

```
B0MOV      Y, #TABLE1$M      ; 设置TABLE1 地址中间字节
B0MOV      Z, #TABLE1$L      ; 设置TABLE1 地址低字节
MOVC       R, #TABLE1        ; 查表, R = 00H, ACC = 35H
INC_YZ
                  ; 查找下一地址数据
@@:      MOVC       R, #TABLE1        ; 查表, R = 51H, ACC = 05H.
                  ; ...
TABLE1:DW  0035H      ; 定义数据表 (16 bits) 数据
DW       5105H
```



DW 2012H

...

下面的程序通过累加器对Y,Z 寄存器进行处理来实现查表功能，但需要特别注意进位时的处理。

例: 由指令B0ADD/ADD 对Y 和Z 寄存器加1。

```
B0MOV    Y, #TABLE1$M      ; 设置TABLE1 地址中间字节
B0MOV    Z, #TABLE1$L      ; 设置TABLE1 地址低字节

B0MOV    A, BUF            ; Z = Z + BUF.
B0ADD    Z, A
B0BTS1   FC               ; 检查进位标志
JMP     GETDATA            ; FC = 0
INCMS   Y                 ; FC = 1
NOP
GETDATA:
    MOVC
    ...
TABLE1:DW 0035H           ; 定义数据表 (16 bits) 数据
DW 5105H
DW 2012H
...
```

#### 4.1.4、跳转表

跳转表能够实现多地址跳转功能。PCL 和ACC 的值相加即可得到新的PCL。如果PCL +ACC 后发生溢出，PCH 则自动加1。由此得到的新的PC 值指向一系列跳至指令列表。如此可通过修改ACC 的值轻松实现多地址的跳转。

注: PCH 只支持PC 增量运算，而不支持PC 减量运算。当PCL+ACC 后如有进位，PCH 的值会自动加1。PCL-ACC 后若有借位，PCH 的值将保持不变，用户在设计应用时要加以注意。

例: 跳转表

```
ORG    0X0100           ; 跳转表从ROM 前端开始
B0ADD  PCL, A            ; PCL = PCL + ACC, PCL 溢出时PCH 加1
JMP    A0POINT           ; ACC = 0, 跳至A0POINT
JMP    A1POINT           ; ACC = 1, 跳至A1POINT
JMP    A2POINT           ; ACC = 2, 跳至A2POINT
JMP    A3POINT           ; ACC = 3, 跳至A3POINT
```

iCore提供一个宏程序以保证可靠执行跳转表功能，它将检测ROM 边界并自动将跳转表移至适当的位置。但采用该宏程序会占用部分ROM空间。

例: 如果跳转表在ROM 中跨段，则程序可能出错。



```
@JMP_A MACRO VAL
    IF      (((+1) !& 0XFF00) != ((+(VAL)) !& 0XFF00))
    JMP    ($ | 0XFF)
    ORG    ($ | 0XFF)
    ENDIF
    ADD    PCL,A
    ENDM
```

注: “VAL” 为跳转表列表中列表个数。

例: 宏 “MACRO3.H” 中, “@JMP\_A” 的应用。

```
B0MOV A, BUF0 ; “BUF0” 从0 至 4.
@JMP_A 5 ; 列表个数为5
JMP A0POINT ; ACC = 0, 跳至A0POINT
JMP A1POINT ; ACC = 1, 跳至A1POINT
JMP A2POINT ; ACC = 2, 跳至A2POINT
JMP A3POINT ; ACC = 3, 跳至A3POINT
JMP A4POINT ; ACC = 4, 跳至A4POINT
```

如果跳转表恰好位于ROM BANK 边界处 (0x00FF~0x0100) , 宏 “@JMP\_A” 将调整跳转表到适当的位置 (0x0100)。

例: “@JMP\_A” 运用举例

; 编译前

ROM地址

	B0MOV	A, BUF0	; “BUF0” 从0到4.
	@JMP_A	5	; 列表个数为5
0X00FD	JMP	A0POINT	; ACC = 0, 跳至A0POINT
0X00FE	JMP	A1POINT	; ACC = 1, 跳至A1POINT
0X00FF	JMP	A2POINT	; ACC = 2, 跳至A2POINT
0X0100	JMP	A3POINT	; ACC = 3, 跳至A3POINT
0X0101	JMP	A4POINT	; ACC = 4, 跳至A4POINT

; 编译后

ROM地址

	B0MOV	A, BUF0	; “BUF0” 从0到4.
	@JMP_A	5 ; 列表个数为5	
0X0100	JMP	A0POINT	; ACC = 0, 跳至A0POINT
0X0101	JMP	A1POINT	; ACC = 1, 跳至A1POINT
0X0102	JMP	A2POINT	; ACC = 2, 跳至A2POINT
0X0103	JMP	A3POINT	; ACC = 3, 跳至A3POINT
0X0104	JMP	A4POINT	; ACC = 4, 跳至A4POINT



#### 4.1.5、CHECKSUM 计算

ROM末端位置的几个word限制使用, 进行Checksum计算时, 用户应避免对该单元的访问。

例: 示例程序演示了如何对00H到用户程序结束进行Checksum计算。

```
MOV      A,#END_USER_CODE$L
B0MOV   END_ADDR1, A      ; low end address 地址存入end_addr1
MOV      A,#END_USER_CODE$M
B0MOV   END_ADDR2, A ; middle end address 存入 end_addr2
CLR      Y      ; Y 清零
CLR      Z      ; Z 清零

@@:
MOVC
B0BCLR  FC      ; 标志位C 清零
ADD     DATA1, A      ;
MOV     A, R
ADC     DATA2, A ;
JMP     END_CHECK  ; 检验YZ 地址 = 代码结束地址?

AAA:
INCMS  Z      ; Z=Z+1
JMP    @B      ; 如果Z != 00H, 进行下一个计算
JMP    Y_ADD_1  ; 如果Z = 00H, Y 加1

END_CHECK:
MOV     A, END_ADDR1
CMPRS  A, Z      ; 检验Z 地址 = 代码结束地址?
JMP    AAA      ; 否, 则进行checksum 计算
MOV     A, END_ADDR2
CMPRS  A, Y      ; 是, 则检测是否Y = middle end address
JMP    AAA      ; 不等则跳至checksum 计算
JMP    CHECKSUM_END  ; 相等, 则 checksum 计算已结束

Y_ADD_1:
INCMS  Y
NOP
JMP    @B      ; 转至checksum 计算

CHECKSUM_END:
...
...

END_USER_CODE:
```



#### 4.2、数据存储器




图 4-2 48 x 8-bit RAM

#### 4.3、系统寄存器

##### 4.3.1、系统寄存器列表

表 4-2 系统寄存器列表

	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
8	-	-	R	Z	Y	-	PFLAG	-	-	-	-	-	-	-	-	-
9	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
A	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
B	-	-	-	-	-	-	-	-	P0M	-	-	-	-	-	-	PEDGE
C	P1W	P1M	-	-	-	P5M	-	-	INTRQ	INTEN	OSCM	-	WDTR	TC0R	PCL	PCH
D	P0	P1	-	-	-	P5	-	-	T0M	T0C	TC0M	TC0C	BZM	-	-	STKP
E	P0UR	P1UR	-	-	-	P5UR	P5DR	@YZ	-	P1OC	-	-	-	-	-	-
F	-	-	-	-	-	-	-	-	STK3L	STK3H	STK2L	STK2H	STK1L	STK1H	STK0L	STK0H

寄存器说明:

PFLAG = ROM 页及特殊寄存器

P1W = P1 唤醒功能寄存器

PEDGE = P0.0 触发方向寄存器

PnM = Pn 输入/输出模式寄存器

P1OC = P1 漏极开路控制寄存器

INTRQ = 中断请求寄存器

OSCM = 振荡器模式寄存器

T0M = T0 模式寄存器

TC0M = TC0 模式寄存器

TC0R = TC0 自动加载数据缓存器

STKP = 堆栈指针缓存器

R=工作寄存器和ROM查表数据缓存器

Y,Z=工作寄存器, @YZ 和ROM 寻址寄存器

@YZ=RAM YZ 间接寻址指针

Pn = Pn 数据缓存器

PnUR = Pn 上拉电阻控制寄存器

INTEN = 中断使能寄存器

PCH,PCL=程序计数器

T0C=T0计数寄存器

TC0C=TC0计数寄存器

WDTR=看门狗定时器清零寄存器

STK0~STK3=堆栈缓存器



## 4.3.2、寄存器的位定义

表 4-3 寄存器的位定义

地址	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	R/W	备注
082H	RB1T7	RB1T6	RB1T5	RB1T4	RB1T3	RB1T2	RB1T1	RB1T0	R/W	R
083H	ZB1T7	ZB1T6	ZB1T5	ZB1T4	ZB1T3	ZB1T2	ZB1T1	ZB1T0	R/W	Z
084H	YB1T7	YB1T6	YB1T5	YB1T4	YB1T3	YB1T2	YB1T1	YB1T0	R/W	Y
086H	NT0	NPD	LVD36	LVD24	-	C	DC	Z	R/W	PFLAG
0B8H								P00M	R/W	P0M
0BFH				P00G1	P00G0				R/W	PEDGE
0C0H		P16W		P14W	P13W	P12W	P11W	P10W	W	P1W
0C1H		P16M		P14M	P13M	P12M	P11M	P10M	R/W	P1M
0C5H	P57M	P56M	P55M	P54M	P53M	P52M	P51M	P50M	R/W	P5M
0C8H			TC0IRQ	TOIRQ				P00IRQ	R/W	INTRQ
0C9H			TC0IEN	TOIEN				P00IEN	R/W	INTEN
0CAH				CPUM1	CPUM0	CLKMD	STPHX		R/W	OSCM
0CCH	WDTR	WDTR	WDTR5	WDTR4	WDTR	WDTR	WDTR1	WDTR0	W	WDTR
	7	6			3	2				
0CDH	TC0R7	TC0R6	TC0R5	TC0R4	TC0R3	TC0R2	TC0R1	TC0R0	W	TC0R
0CEH	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0	R/W	PCL
0CFH						PC9	PC8	PC7	R/W	PCH
0D0H							P00	P0	R/W	P0
0D1H		P16	P15	P14	P13	P12	P11	P10	R/W	P1
0D5H	P57	P56	P55	P54	P53	P52	P51	P50	R/W	P5
0D8H	TOEN	TOrate	TOrate1	TOrate				TOTB	R/W	TOM
	B	2		0						
0D9H	TOC7	TOC6	TOC5	TOC4	TOC3	TOC2	TOC1	TOC0	R/W	TOC
0DAH	TC0E	TC0ra	TC0rat	TC0rat	TC0CK	ALOAD	TC0OU	PWM00	R/W	TC0M
	NB	te2	e1	e0	S	0	T	UT		
0DBH	TC0C7	TC0C6	TC0C5	TC0C4	TC0C3	TC0C2	TC0C1	TC0C0	R/W	TC0C
0DCH	BZEN	BZrat	BZrate						R/W	BZM
		e1	0							
0DFH	GIE						STKPB	STKPB	R/W	STKP
							1	0		
0E0H								P00R	W	P0UR
0E1H		P16R		P14R	P13R	P12R	P11R	P10R	W	P1UR
0E5H	P57R	P56R	P55R	P54R	P53R	P52R	P51R	P50R	W	P5UR
0E6H					P53DR	P52DR	P51DR	P50DR	W	P5DR
0E7H	@YZ7	@YZ6	@YZ5	@YZ4	@YZ3	@YZ2	@YZ1	@YZ0	R/W	@YZ
0E9H								P10OC	W	P1OC
0F8H	S3PC7	S3PC6	S3PC5	S3PC4	S3PC3	S3PC2	S3PC1	S3PC0	R/W	STK3L
0F9H							S3PC9	S3PC8	R/W	STK3H



0FAH	S2PC7	S2PC6	S2PC5	S2PC4	S2PC3	S2PC2	S2PC1	S2PC0	R/W	STK2L
0FBH							S2PC9	S2PC8	R/W	STK2H
0FCH	S1PC7	S1PC6	S1PC5	S1PC4	S1PC3	S1PC2	S1PC1	S1PC0	R/W	STK1L
0FDH							S1PC9	S1PC8	R/W	STK1H
0FEH	S0PC7	S0PC6	S0PC5	S0PC4	S0PC3	S0PC2	S0PC1	S0PC0	R/W	STK0L
0FFH							S0PC9	S0PC8	R/W	STK0H

注: 1.为了避免系统出错, 请确认系统寄存器各位的值应与上表所示一致;

2.所有系统寄存器的名称都已经在SN8ASM 编译器中宣告过;

3.寄存器各位的名称都已经以“F”为前缀在SN8ASM 宣告过;

4.指令“b0bset”, “b0bclr”, “bset”, “bclr”仅对“R/W”寄存器有效;

5.详细信息请参考“系统寄存器快速参考表”。

#### 4.3.3、累加器

8-bit数据寄存器ACC在ALU和数据存储器之间进行数据的传送和操作。如果操作结果为零 (Z) 或有进位产生 (C或DC) , 标志寄存器PFLAG 中相应位会发生变化。

ACC并不在RAM中, 因此在立即寻址模式中不能用“B0MOV”指令对其进行读写。

例: 读/写ACC

; 读取ACC 中的数据并存入BUF

MOV BUF, A

; 数据写入ACC

MOV A, #0FH

; BUF 中的数据写入ACC

MOV A, BUF

B0MOV A, BUF

系统执行中断操作时, ACC 和PFLAG 中的数据不会自动存储, 必须将中断入口处的ACC 和PFLAG 中的数据送入存储器进行保存。由程序通过“PUSH”和“POP”指令, 对系统寄存器进行存储及恢复。

例: ACC 和工作寄存器中断保护操作。

INT\_SERVICE:

PUSH ; PFLAG 和ACC 数据送入缓冲器.

...

...

POP ; 恢复ACC 和PFLAG

RETI ; 退出中断

#### 4.3.4、程序状态寄存器 PFLAG

寄存器PFLAG 中包含ALU运算状态信息、系统复位状态信息和LVD检测信息, 其中, 位NT0和NPD显示系统复位状态信息, 包括上电复位、LVD复位、外部复位和看门狗复位; 位C、DC和Z显示ALU的运算信息。位LVD24和LVD36显示了芯片供电电源状况。

表 4-4 程序状态寄存器 PFLAG(86H)



Bit	7	6	5	4	3	2	1	0
Name	NT0	NPD	LVD36	LVD24	-	C	DC	Z
R/W	R/W	R/W	R/W	R/W	-	R/W	R/W	R/W
POR	-	-	0	0	-	0	0	0

位	字段	描述
7-6	NT0、NPD	复位状态标志 NT0 NPD 复位状态 0 0 看门狗复位 0 1 保留 1 0 LVD复位 1 1 外部复位
5	LVD36	LVD 3.6V工作标志, LVD编译选项为LVD_H时有效。 0 无效(VDD > 3.6V); 1 有效(VDD≤3.6V)。
4	LVD24	LVD24: LVD 2.4V 工作标志, 仅支持LVD 编译选项为LVD_M。 0 无效(VDD > 2.4V); 1 有效(VDD≤2.4V)。
3	-	-
2	C	C: 进位标志。 1 加法运算后有进位、减法运算没有借位发生或移位后移出逻辑“1”或比较运算的结果≥0; 0 加法运算后没有进位、减法运算有借位发生或移位后移出逻辑“0”或比较运算的结果<0。
1	DC	DC: 辅助进位标志。 1 加法运算时低四位有进位, 或减法运算后没有向高四位借位; 0 加法运算时低四位没有进位, 或减法运算后有向高四位借位。
0	Z	Z: 零标志。 1 算术/逻辑/分支运算的结果为零; 0 算术/逻辑/分支运算的结果非零。

#### 4.3.5、程序计数器

10-bit 程序计数器PC 分为2-bit 高字节和8-bit 低字节, 用于定位程序执行的指令。程序运行过程中, 每执行一条指令, 程序计数器PC将自动加1。

但是, 如果程序执行CALL 或JMP 指令时, PC则指向特定地址。

表 4-5 PC 程序计数器

	Bit15	Bit14	Bit13	Bit12	Bit11	Bit10	Bit9	Bit8	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PC	-	-	-	-	-	-	PC9	PC8	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0
复位后	-	-	-	-	-	-	0	0	0	0	0	0	0	0	0	0
PCH															PCL	

##### (1) 单地址跳转

共有9条单地址跳转指令: CMPRS, INCS, INCMS, DECS, DECMS, BTS0, BTS1, B0BTS0, B0BTS1, 如果这些指令执行的结果为真, PC 值加2 跳过待执行的下一条指令。



B0BTS1	FC	; 如果Carry_flag = 1 则跳过下一条指令
JMP	C0STEP	; 否则跳至C0STEP.
...		
C0STEP: NOP		
B0MOV	A, BUF0	; BUF0 的值送入ACC.
B0BTS0	FZ	; 如果Zero flag = 0, 跳过下一条指令
JMP	C1STEP	; 否则转至 C1STEP.
...		
C1STEP: NOP		
如果ACC的值与立即数或存储器的值相等, 则PC值将加2以跳过下一条指令。		
CMPRS	A, #12H	; 如果ACC = 12H, 跳过下一条指令
JMP	C0STEP	; 否则转至C0STEP.
...		
C0STEP: NOP		
如果PC值加1时从0xFF溢出到0x00,则PC值将加2以跳过下一条指令。		
INCS指令:		
INCS	BUF0	
JMP	C0STEP ;	
...		
C0STEP: NOP		
INCMS指令:		
INCMS	BUF0	
JMP	C0STEP	
...		
C0STEP: NOP		
如果PC值减1时从0x00溢出到0xFF则PC值将加2以跳过下一条指令。		
DECS指令:		
DECS	BUF0	
JMP	C0STEP	
...		
C0STEP: NOP		
DECMS指令:		
DECMS	BUF0	
JMP	C0STEP	
...		
C0STEP: NOP		

## (2) 多地址跳转

执行JMP 或ADD M,A (M=PCL) 指令可实现多地址跳转。PCL 溢出并向PCH 产生进位时, 可采用指令 “ADDM,A” , “ADC M,A” 和 “B0ADD M,A” 。对于跳转表及其它应用, 可采用以上三条指令计算PC 值而不需要担心PCL 溢出的问题。



注: PCH 仅支持PC 的递增运算而不支持递减运算。当PCL+ACC 执行完后有进位时, PCH 会自动加1。若 PCL-ACC 执行完后有借位发生, 此时PCH 的值保持不变。

例: 如果 PC = 0323H (PCH = 03H, PCL = 23H)。

; PC = 0323H

```
MOV      A, #28H
B0MOV   PCL, A      ; 跳转至0328H
...
```

; PC = 0328H

```
MOV      A, #00H
B0MOV   PCL, A      ; 转至0300H
...
```

例: 如果PC=0323H (PCH = 03H, PCL = 23H)。

; PC = 0323H

```
B0ADD   PCL, A      ; PCL = PCL + ACC, PCH 不变
JMP     A0POINT     ; ACC = 0, 跳转至A0POINT
JMP     A1POINT     ; ACC = 1, 跳转至A1POINT
JMP     A2POINT     ; ACC = 2, 跳转至A2POINT
JMP     A3POINT     ; ACC = 3, 跳转至A3POINT
```

#### 4.3.6、Y,Z 寄存器

寄存器Y 和Z 都是8 位缓存器, 主要用途如下:

- 普通工作寄存器;
- RAM 数据寻址指针@YZ;
- 配合指令MOVC 对ROM 数据进行查表。

表 4-6 Y 寄存器(84H)

Bit	7	6	5	4	3	2	1	0
Name	YBIT7	YBIT6	YBIT5	YBIT4	YBIT3	YBIT2	YBIT1	YBIT0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	-	-	-	-	-	-	-	-

表 4-7 Z 寄存器(83H)

Bit	7	6	5	4	3	2	1	0
Name	ZBIT7	ZBIT6	ZBIT5	ZBIT4	ZBIT3	ZBIT2	ZBIT1	ZBIT0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	-	-	-	-	-	-	-	-

例: 用 Y,Z 作为数据指针寻址RAM 中bank0 的025H。

```
B0MOV   Y, #00H      ; Y 指向RAM bank 0
B0MOV   Z, #25H      ; Z 指向 25H
B0MOV   A, @YZ       ; 数据送入ACC
```

例: 利用数据指针@YZ 对RAM 数据清零。

```
B0MOV   Y, #0          ; Y = 0, bank 0
```



---

```
B0MOV    Z, #07FH      ; Z = 7FH, RAM 区的最后单元;
CLR_YZ_BUF:
CLR      @YZ          ; @YZ 清零
DECMS   Z             ;
JMP     CLR_YZ_BUF    ; 不为零
CLR      @YZ
END_CLR: ;
...
...
```

#### 4.3.7、R 寄存器

8位缓冲器R 主要有以下两个功能:

- 作为工作寄存器使用;
- 存储查表函数的高字节数据。

注: 执行MOVC 指令, 指定ROM 单元的高字节数据会被存入R 寄存器而低字节数据则存入ACC。



表 4-8 R 寄存器(82H)

Bit	7	6	5	4	3	2	1	0
Name	RBIT7	RBIT6	RBIT5	RBIT4	RBIT3	RBIT2	RBIT1	RBIT0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	-	-	-	-	-	-	-	-

## 4.4、寻址模式

### 4.4.1、立即寻址

立即寻址就是把一个立即数送入ACC 或指定的RAM 单元。

例: 立即数12H 送入ACC。

MOV A, #12H

例: 立即数12H 送入寄存器R。

B0MOV R, #12H

注: 立即数寻址范围必须介于RAM的0x80~0x87单元。

### 4.4.2、直接寻址

直接寻址即是实现RAM 单元与ACC 之间的数据传输。

例: RAM 0x12 中数据送入ACC。

B0MOV A, 12H

例: 将ACC 中数据送入RAM的0x12单元。

B0MOV 12H, A

### 4.4.3、间接寻址

间接寻址即是通过指针寄存器 (Y/Z) 访问RAM数据。

例: 用@YZ 实现间接寻址。

B0MOV Y, #0 ; Y清零以寻址RAM bank0.

B0MOV Z, #12H ; 立即数12H 送入Z

B0MOV A, @YZ

## 4.5、堆栈

### 4.5.1、特性

堆栈缓存器共4层, 当程序进入中断或执行CALL指令时, 用于存放PC 值。寄存器STKP 指向堆栈的当前层, STKnH和STKnL 具体存放PC值。




图4-3 堆栈说明

### 4.5.2、堆栈寄存器

2-bit堆栈指针STKP 用于存放当前访问的堆栈缓存器的地址, 10-bit 数据存储器STKnH 和STKnL用于临时存放堆栈操作地址。

入栈操作时STKP 的值减1, 相反, 执行出栈操作时, STKP 的值则加1。因此, STKP 总是指向堆栈最顶层的缓存器。程序进入中断或执行CALL指令之前, 程序计数器PC的值被存入堆栈缓存器中。堆栈操作遵循LIFO (后进先出) 的规则, 堆栈指针STKP和堆栈缓存器 (STKnH 和STKnL)位于系统寄存器的Bank0。

表 4-9 堆栈指针 STKP 寄存器(0DFH)

Bit	7	6	5	4	3	2	1	0
Name	GIE	-	-	-	-	-	STKPB1	STKPB0
R/W	R/W	-	-	-	-	-	R/W	R/W
POR	0	-	-	-	-	-	1	1

位	字段	描述
7	GIE	全局中断控制位。 0 禁止 1 允许 (详见中断章节)。
6-2	-	-
1-0	STKPB[1:0]	堆栈指针

例: 系统复位时, 堆栈指针寄存器内容为默认值, 但强烈建议在程序初始部分另行程序设定, 如下面所示:

```
MOV      A, #00000011B
B0MOV    STKP, A
```



表 4-10 STKnH 寄存器(0F0H~0F8H)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	-	-	-	SnPC9	SnPC8
R/W	-	-	-	-	-	-	R/W	R/W
POR	-	-	-	-	-	-	0	0

表 4-11 STKnL 寄存器(0F0H~0F8H)

Bit	7	6	5	4	3	2	1	0
Name	SnPC7	SnPC6	SnPC5	SnPC4	SnPC3	SnPC2	SnPC1	SnPC0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

注: STKn=STKnH,STKnL(n=3~0)

#### 4.5.3、堆栈操作举例

执行程序调用指令CALL和响应中断复位时, 堆栈指针STKP的值减1, 指针指向下一个堆栈缓冲器。同时, 对程序计数器PC的内容进行入栈保存。

表 4-12 入栈操作

堆栈层数	STKP		堆栈缓冲器		备注
	STKPB1	STKPB0	高字节	低字节	
0	1	1	Free	Free	-
1	1	0	STK0H	STK0L	-
2	0	1	STK1H	STK1L	-
3	0	0	STK2H	STK2L	-
4	1	1	STK3H	STK3L	-
> 4	1	0	-	-	溢出出错

对应每个入栈操作, 都有一个出栈操作来恢复程序计数器PC 的值。RETI 指令用于中断服务程序中, RET用于子程序调用。出栈时, STKP 加1 并指向下一个空闲堆栈缓冲器。堆栈恢复操作如下表所示:

表 4-13 出栈操作

堆栈层数	STKP		堆栈缓冲器		备注
	STKPB1	STKPB0	高字节	低字节	
4	1	1	STK3H	STK3L	-
3	0	0	STK2H	STK2L	-
2	0	1	STK1H	STK1L	-
1	1	0	STK0H	STK0L	-
0	1	1	Free	Free	-



#### 4.6、编译选项列表 (CODE OPTION)

编译选项 (CODE OPTION) 是一种系统的硬件配置, 包括系统时钟 rate, 杂讯滤波器选项, 看门狗定时器的操作, LVD 选项, 复位引脚选项以及 OTP ROM 的安全控制。如下表所示:

表 4-14 编译选项说明

编译选项	内容	功能说明
Noise_Filter	Enable	开启杂讯滤波功能, $F_{cpu} = F_{osc}/4 \sim F_{osc}/128$ 。
	Disable	关闭杂讯滤波功能, $F_{cpu} = F_{osc}/1 \sim F_{osc}/128$ 。
Fcpu	Fosc/1	指令周期 = 时钟周期; 注: 若选择 Fosc/1, 则必须关闭杂讯滤波功能。
	Fosc/2	指令周期 = 2 个时钟周期; 注: 若选择 Fosc/2, 则必须关闭杂讯滤波功能。
	Fosc/4	指令周期 = 4 个时钟周期
	Fosc/8	指令周期 = 8 个时钟周期
	Fosc/16	指令周期 = 16 个时钟周期
	Fosc/32	指令周期 = 32 个时钟周期
	Fosc/64	指令周期 = 64 个时钟周期
	Fosc/128	指令周期 = 128 个时钟周期
High_Clk	IHRC_16M	高速内部16MHz RC, XIN/XOUT引脚为GPIO引脚
	IHRC_RTC	高速内部16MHz RC, XIN/XOUT引脚外接32768Hz晶振
	RC	外部高速振荡器采用廉价的RC振荡电路, XIN引脚外接 RC 电路, XOUT引脚为GPIO引脚
	32K X'tal	外部高速振荡器采用低频、低功耗的晶体振荡器 (如32.768KHz)
	12M X'tal	外部高速振荡器采用高速陶瓷/石英振荡器 (如12MHz)
	4M X'tal	外部高速振荡器采用标准陶瓷/石英振荡器 (如4MHz)
Watch_Dog	Always_On	看门狗定时器始终处于有效状态, 即使在睡眠模式和绿色模式下。
	Enable	开启看门狗定时器, 在睡眠模式和绿色模式下关闭。
	Disable	关闭看门狗。
Reset_Pin	Reset	外部复位引脚有效。
	P15	作为P1.5输入引脚, 无上拉电阻。
Low Power	Enable	开启省电功能以减小工作电流。
	Disable	一般情况。
LVD	LVD_L	VDD 低于2.0V时, LVD复位系统。
	LVD_M	VDD 低于2.0V时, LVD复位系统; LVD的24-bit PFLAG寄存器作为2.4V低电压监测器。
	LVD_H	VDD低于2.4V时, LVD复位系统; LVD的36-bit PFLAG寄存器作为3.6V低电压监测器。
	LVD_MAX	VDD低于3.6V时, LVD复位系统。
Security	Enable	允许ROM代码加密。
	Disable	禁止ROM代码加密。
P5_SINK	40mA	P5.0~P5.3, P5.5 sink电流为40 mA
	15mA	P5.0~P5.3, P5.5 sink电流为15 mA



#### 4.6.1、Fcpu 编译选项

Fcpu 指在普通模式下的指令周期。低速模式下，系统时钟源由内部低速 RC 振荡电路提供，Fcpu 不受 Fcpu 编译选项的影响，固定为  $F_{osc}/4$  (16KHz/4@3V, 32KHz/4@5V)。

#### 4.6.2、Reset\_Pin 编译选项

复位引脚与单向输入引脚共用，由编译选项控制。

- Reset: 使能外部复位引脚功能。当下降沿触发时，系统复位。
- P15: 使能 P1.5 为单向输入引脚。此时禁止外部复位引脚功能。

#### 4.6.3、Security 编译选项

Security 编译选项是对 OTP ROM 的一种保护，当使能 Security 编译选项，ROM 代码加密，可以保护 ROM 的内容。

#### 4.6.4、Low\_Power 编译选项

Low\_Power 编译选项可以减少工作电流，系统时钟 rate 小于或等于 2mips。

Fcpu, Noise\_Filter & Low\_Power 特性选项表:

表 4-15 特性选项表

Code Option					
Low_Power	High_Clk	频率 (Hz)	Noise_Filter	Fcpu (Limit)	备注
Enable	High_Clk	频率 (Hz)	Noise_Filter	Fcpu (Limit)	Fcpu 应该 小于或等于 2MIPS
	Clock	16M	-	$F_{osc}/8 \sim F_{osc}/12$ 8	
	外部晶振或者 RC	$F_{osc} \leq 8M$	Enable	$F_{osc}/4 \sim F_{osc}/12$ 8	
		$8M < F_{osc} \leq 16M$		$F_{osc}/8 \sim F_{osc}/12$ 8	
	外部晶振或者 RC	$F_{osc} \leq 2M$	Disable	$F_{osc}/1 \sim F_{osc}/128$	
		$2M < F_{osc} \leq 4M$		$F_{osc}/2 \sim F_{osc}/12$ 8	
		$4M < F_{osc} \leq 8M$		$F_{osc}/4 \sim F_{osc}/12$ 8	
		$8M < F_{osc} \leq 16M$		$F_{osc}/8 \sim F_{osc}/12$ 8	
		-	Enable	$F_{osc}/4 \sim F_{osc}/12$ 8	
Disable	IHRC_16M & IHRC_RTC	-	Enable	$F_{osc}/4 \sim F_{osc}/12$ 8	
	外部晶振或者 RC	-	Disable	$F_{osc}/1 \sim F_{osc}/128$	
	IHRC_16M & IHRC_RTC	-	Disable	$F_{osc}/1 \sim F_{osc}/128$	
	外部晶振或者 RC	-	Disable	$F_{osc}/1 \sim F_{osc}/128$	



## 5、通用功能

### 5.1、复位

#### 5.1.1、特性

在如下4种情况下系统会复位:

- 上电复位
- 看门狗复位
- 掉电复位
- 外部复位(仅在外部复位引脚处于使能状态)

当上述任何一种复位发生时,所有的系统寄存器被初始化,程序停止运行同时计数器PC清零。复位结束后,系统重启,程序从ORG 0处开始执行。标志位NT0和NPD用于指示系统的复位状态,可对这两个寄存器编程控制系统复位方式。

表 5-1 PFLAG 寄存器(086H)

Bit	7	6	5	4	3	2	1	0
Name	NT0	NPD	LVD36	LVD24	-	C	DC	Z
R/W	R/W	R/W	R	R	-	R/W	R/W	R/W
POR	-	-	0	0	-	0	0	0

位	字段	描述			
7-6	NT0、NPD	复位状态标志			
		NT0 NPD	复位状态	说明	
		0 0	看门狗复位	看门狗溢出	
		0 1	保留	-	
		1 0	LVD复位	电源电压低于LVD检测值	
		1 1	外部复位	外部复位引脚检测到低电平	

任何一种复位情况都需要一定的响应时间,系统提供完善的复位流程以保证复位动作的顺利进行。对于不同类型的振荡器,复位完成所需要的时间也不同。因此,VDD的上升速度和不同晶振的起振时间都不固定。RC振荡器的起振时间最短,晶体振荡器的起振时间则较长。在用户终端使用的过程中,应注意考虑主机对上电复位时间的要求。




图 5-1 复位时序图

### 5.1.2、上电复位

上电复位与LVD操作密切相关。系统上电的过程呈逐渐上升的曲线形式，需要一定时间才能达到正常电平值。下面给出上电复位的正常时序：

- 上电：系统检测电压值，等待其稳定；
- 外部复位（仅限于外部复位引脚使能状态）：系统检测外部复位引脚状态。如果不为高电平，系统保持复位状态直到外部复位引脚释放。
- 系统初始化：所有的系统寄存器被置为初始值；
- 振荡器开始工作：振荡器开始提供系统时钟；
- 执行程序：上电结束，程序开始运行。

### 5.1.3、看门狗复位

看门狗复位是系统的一种保护设置。在正常状态下，由程序将看门狗定时器清零。若出错，系统处于未知状态，看门狗定时器溢出，此时系统复位。看门狗复位后，系统重启进入正常状态。看门狗复位的时序如下：

- 看门狗定时器状态：系统检测看门狗定时器是否溢出，若溢出，则系统复位；
- 系统初始化：初始化所有的系统寄存器；
- 振荡器开始工作：振荡器开始提供系统时钟；
- 执行程序：上电结束，程序开始运行。

看门狗定时器应用注意事项：

- 看门狗定时器清零之前，请检查I/O端口状态及RAM数据；
- 不能在中断向量和中断程序中将看门狗定时器清零，否则无法起到侦测程序跑飞的目的；
- 程序中应该只在主程序中有一个清看门狗的动作，这种架构能够最大限度的发挥看门狗的保护功能。

### 5.1.4、掉电复位

#### 5.1.4.1、特性

掉电复位针对外部因素引起的系统电压跌落情形（例如，干扰或外部负载的变化），掉电复位可能会引起系统工作状态不正常或程序执行错误。




图 5-2 掉电复位示意图

电压跌落可能会进入系统死区。系统死区意味着电源不能满足系统的最小工作电压要求。上图是一个典型的掉电复位示意图。图中，VDD受到严重的干扰，电压值降的非常低。虚线以上区域系统正常工作，在虚线以下的区域内，系统进入未知的工作状态，这个区域称作死区。当VDD跌至V1 时，系统仍处于正常状态；当VDD跌至V2 和V3 时，系统进入死区，则容易导致出错。以下情况系统可能进入死区：

DC应用中：

DC应用中一般都采用电池供电，当电池电压过低或MCU驱动负载时，系统电压可能跌落并进入死区。这时，电源不会进一步下降到系统复位电压，因此系统维持在死区。

AC应用中：

系统采用AC供电时，DC电压值受AC 电源中的噪声影响。当外部负载过高，如驱动马达时，负载动作产生的干扰也影响到DC 电源。VDD若由于受到干扰而跌落至最低工作电压以下时，则系统工作电压会失去稳定状态。

在AC应用中，系统上、下电时间都较长。其中，上电时序保护使得系统正常上电，但下电过程却和DC应用中情形类似，AC电源关断后，VDD电压在缓慢下降的过程中易进入死区。

#### 5.1.4.2、系统工作电压

为了改善系统掉电复位的性能，首先必须明确系统具有的最低工作电压值。系统最低工作电压与系统执行速度有关，不同的执行速度下最低工作电压值亦不同。电气特性一章给出了系统工作电压与执行速度之间的关系。




图 5-3 系统工作电压与执行速度关系图

如上图所示，系统正常工作电压区域一般略高于系统复位电压，同时复位电压由LVD检测电平决定。当系统执行速度高于复位电压时，系统最低工作电压值将会升高。复位电压与最低工作电压之间的区域即是系统工作的死区。

#### 5.1.4.3、掉电复位性能改进

如何改善系统掉电复位性能，有以下几点建议：

- LVD 复位；
- 看门狗复位；
- 降低系统工作速度；
- 采用外部复位电路 (稳压二极管复位电路，电压偏移复位电路，外部IC复位)。

注：1. “稳压二极管复位电路”、“电压偏移复位电路”和“外部IC复位”能够完全避免掉电复位出错；

2. 对于AC供电的系统，可提高EFT 性能，系统时钟采用4MHz 和外部复位（齐纳二极管复位电路，电压偏移复位电路，外部IC复位）。电路结构的优化可降低噪声的影响并获得更好的EFT 特性。




图 5-4 LVD 复位

LVD(低电压检测)是AiP 8-bit MCU的内置掉电复位保护装置，当VDD跌落并低于LVD检测电压值时，LVD被触发，系统复位。不同的MCU 有不同的LVD检测电平，LVD检测电平值仅为一个点电压，并不能覆盖所有死区范围。因此采用LVD依赖于系统要求和环境状况。电源变化较大时，LVD能够起到保护作用，如果电源变化触发LVD却使得系统工作出错，



那么LVD就不能起到保护作用,就需要采用其它复位方法。电气特性一章中给出了更多关于LVD的详细内容。

LVD设计为三层结构(2.0V/2.4V/3.6V),由LVD编译选项控制决定。对于上电复位和掉电复位,2.0V LVD始终处于使能状态;2.4V LVD具有LVD复位功能,并能显示VDD状态;3.6V LVD具有标记功能,可显示VDD的工作状态。LVD标志功能只是一个低电压检测装置,标志位LVD24和LVD36给出VDD的电压情况。对于低电压检测应用,只需查看LVD24和LVD36的状态即可检测电池状况。

表 5-2 程序状态寄存器 PFLAG(086H)

Bit	7	6	5	4	3	2	1	0
Name	NT0	NPD	LVD36	LVD24	-	C	DC	Z
R/W	R/W	R/W	R/W	R/W	-	R/W	R/W	R/W
POR	-	-	0	0	-	0	0	0

位	字段	描述
5	LVD36	LVD 3.6V工作标志, LVD编译选项为LVD_H时有效。 0 LVD 3.6V标志位无效(VDD > 3.6V); 1 LVD 3.6V标志位有效(VDD≤3.6V)。
4	LVD24	LVD 2.4V 工作标志, 仅支持LVD 编译选项为LVD_M。 0 LVD 2.4V标志位无效(VDD > 2.4V); 1 LVD 2.4V标志位有效(VDD≤2.4V)。

表 5-3 LVD 编译选项

LVD	LVD编译选项		
	LVD_L	LVD_M	LVD_H
2.0V 复位	有效	有效	有效
2.4V 标志	-	有效	-
2.4V 复位	-	-	有效
3.6V 标志	--	-	有效

### LVD\_L

如果VDD < 2.0V, 系统复位;

LVD24和LVD36标志位无意义。

### LVD\_M

如果VDD < 2.0V, 系统复位;

LVD24, 如果VDD > 2.4V, LVD24 = “0”; 如果VDD <= 2.4V, LVD24 = “1”

LVD36标志位无意义。

### LVD2\_H

如果VDD < 2.4V, 系统复位;

LVD24, 如果VDD > 2.4V, LVD24 = “0”; 如果VDD <= 2.4V, LVD24 = “1”

LVD36, 如果VDD > 3.6V, LVD36 = “0”; 如果VDD <= 3.6V, LVD36 = “1”

注: 1.LVD复位结束后, LVD24和LVD36都将被清零;

2.LVD 2.4V和LVD 3.6V检测电平值仅作为设计参考, 不能用作芯片工作电压值的精确检测。

**看门狗复位:**

看门狗定时器用于保证系统正常工作。通常，会在主程序中将看门狗定时器清零，但不要在多个分支程序中清看门狗。若程序正常运行，看门狗不会复位。当系统进入死区或程序运行出错的时候，看门狗定时器继续计数直至溢出，系统复位并回到正常模式。如果看门狗复位后电源仍处于死区，则系统复位失败，一直处于复位状态直到电源回到正常水平。

如果看门狗复位后电源仍处于死区，则系统复位失败，保持复位状态，直到电源恢复到正常值。

**降低系统工作速度:**

如果系统工作速度过快容易导致芯片最低工作电压值增高，从而加大工作死区的范围，那么降低系统工作速度不失为降低系统进入死区几率的有效措施。因为系统工作速度较低则最小工作电压值相应较低。所以，调节电源电压选择恰当的电压值，在该电压下不会带来死区问题，从而找到合适的系统工作速度。这个方法需要调整整个程序使其满足系统要求。

**附加外部复位电路:**

外部复位也能够完全改善掉电复位性能。共有三种外部复位方式：稳压二极管复位电路，电压偏移复位电路和外部IC复位。它们都采用外部复位信号控制MCU 可靠复位。

**5.1.5、外部复位**

外部复位功能由“Reset\_Pin”编译选项控制。将该编译选项置为“Reset”，从而使能外部复位功能。外部复位引脚为施密特触发器结构，低电平有效。复位引脚处于高电平时，系统正常运行。当复位引脚输入低电平信号时，系统复位。外部复位操作在上电和正常工作模式时有效。需要注意的是，在系统上电的过程中，外部复位引脚必须输入高电平，否则系统将一直保持在复位状态。外部复位的时序如下：

- 外部复位（当且仅当外部复位引脚为使能状态）：系统检测外部复位引脚的状态，如果外部复位引脚不为高电平，则系统保持在复位状态直到外部复位引脚被释放；
- 系统初始化：初始化所有的系统寄存器；
- 振荡器开始工作：振荡器开始提供系统时钟；
- 执行程序：上电结束，程序开始运行。

外部复位可以在上电过程中使系统复位。良好的外部复位电路可以保护系统以免进入未知的工作状态，如AC应用中的掉电复位等。

### 5.1.6、外部复位电路

#### 5.1.6.1、RC 复位电路




图5-5 RC复位电路

上图为一个由电阻R1和电容C1组成的基本RC复位电路，它在系统上电的过程中能够为复位引脚提供一个缓慢上升的复位信号。这个复位信号的上升速度低于VDD的上电速度，为系统提供合理的复位时间，当复位引脚达到高电平时，系统复位结束，进入正常工作状态。  
注：RC复位电路不能解决非正常上电和掉电复位问题。

#### 5.1.6.2、二极管&RC 复位电路




图5-6 二极管&RC复位电路

上图中，R1和C1同样是为了复位引脚提供输入信号。对于电源异常情况，二极管正向导通使C1快速放电并与VDD保持一致，避免复位引脚持续高电平、系统无法正常复位。

注：“基本RC 复位电路”和“二极管&RC 复位电路”中的电阻R2 都是必不可少的限流电阻，以避免复位引脚ESD（ElectrostaticDischarge）或EOS（Electrical Over-stress）)击穿。

### 5.1.6.3、稳压二极管复位电路




图5-7 稳压二极管复位电路

稳压二极管复位电路是一种简单的LVD电路，基本上可以完全解决掉电复位问题。如上图电路中，利用稳压管的击穿电压作为电路复位检测值，当VDD 高于“ $V_z + 0.7V$ ”时，三极管集电极输出高电平，MCU正常工作；当VDD低于“ $V_z + 0.7V$ ”时，三极管集电极输出低电平，MCU复位。稳压管规格不同则电路复位检测值不同，根据电路的要求选择合适的二极管。

### 5.1.6.4、电压偏置复位电路




图5-8 电压偏置复位电路

电压偏置复位电路是一种简单的LVD电路，基本上可以完全解决掉电复位问题。与稳压二极管复位电路相比，这种复位电路的检测电压值的精确度有所降低。电路中，R1和R2构成分压电路，当VDD高于和等于分压值“ $0.7V \times (R1 + R2) / R1$ ”时，三极管集电极C 输出高电平，MCU正常工作；VDD低于“ $0.7V \times (R1 + R2) / R1$ ”时，集电极C输出低电平，MCU复位。

对于不同应用需求，选择适当的分压电阻。MCU 复位引脚上电压的变化与VDD电压变化之间的差值为0.7V。如果VDD跌落并低于复位引脚复位检测值，那么系统将被复位。如果希望提升电路复位电平，可将分压电阻设置为 $R2 > R1$ ，并选择VDD与集电极之间的结电压高于0.7V。分压电阻R1和R2的电流稳定，在功耗电路如直流电源系统中，此处的功耗必

须计入整个系统的功耗中。

注: 在电源不稳定或掉电复位的情况下, “稳压二极管复位电路”和“偏压复位电路”能够保护电路在电压跌落时避免系统出错。当电压跌落至低于复位检测值时, 系统将被复位。从而保证系统正常工作。

### 5.1.6.5、外部 IC 复位电路




图5-9 外部复位电路

外部复位也可以选用IC进行外部复位, 但是这样一来系统成本将会增加。针对不用的应用要求选择适当的复位IC, 如上图所示外部IC复位电路, 能够有效的降低电源变化对系统的影响。

也可以选用IC进行外部复位, 但是这样一来系统成本将会增加。针对不用的应用要求选择适当的复位IC, 如上图所示外部IC复位电路, 能够有效的降低电源变化对系统的影响。

## 5.2、系统时钟

### 5.2.1、特性

双时钟系统包括高速时钟和低速时钟。高速时钟包括内部高速时钟和外部高速时钟，由编译选项High\_CLK选择。低速时钟由内部低速振荡器提供，由OSCM寄存器的CLKMD位控制，高、低速时钟都可以作为系统时钟源。

- 高速振荡器

内部高速振荡器: 高达 16MHz, 称为IHRC;

外部高速振荡器: 包括晶体 (4MHz, 12MHz, 32KHz) 振荡器和 RC振荡器。

- 低速振荡器

内部低速振荡器: 16KHz@3V, 32KHz@5V, 称为ILRC。

### 5.2.2、时钟原理图




图5-10 时钟原理图

- HOSC: High\_Clk编译选项
- Fhosc: 外部高速时钟/内部高速RC时钟
- Fosc: 内部低速RC时钟 (16KHz@3V, 32KHz@5V)
- Fosc: 系统时钟源
- Fcpu: 指令周期

SONIX 提供 “Noise Filter”，由编译选项控制。高干扰环境下， Noise Filter 可以滤除来自外部振荡器的高干扰信号以使系统正常工作。使能 Noise Filter 时，高速时钟下 Fcpu 被限制为 Fhosc/4。

### 5.2.3、指令周期 Fcpu

系统时钟速率, 即指令周期(Fcpu), 从系统时钟源分离出来, 决定系统的工作速率。Fcpu 的速率由 Fcpu 编译选项决定, 正常模式下,  $F_{cpu} = F_{hosc}/1 \sim F_{hosc}/128$ 。若高速时钟源为外部 4MHz 振荡器, 则 Fcpu 编译选项选择 Fhosc/4, 则 Fcpu 频率为  $4MHz/4=1MHz$ 。低速模式下,  $F_{cpu} = F_{osc}/4$ , 即  $16KHz/4=4KHz@3V, 32KHz/4=8KHz@5V$ 。

Fcpu 的范围由 Noise Filter 编译选项限定: 禁止 Noise Filter 时,  $F_{cpu} = F_{hosc}/1 \sim F_{hosc}/128$ ; 使能 Noise Filter 时,  $F_{cpu} = F_{hosc}/4 \sim F_{hosc}/128$ , 以减少杂讯的影响。



### 5.2.4、Noise Filter

杂讯滤波器（由编译选项“Noise\_Filter”控制）是一个低通滤波器，支持外部振荡器，包括 RC 和晶体模式。杂讯滤波器可以滤除来自外部振荡器的高干扰信号。

在高干扰环境下，强烈建议开启杂讯滤波器以减少干扰的影响。

### 5.2.5、系统高速时钟

系统高速时钟包括外部高速时钟和内部高速时钟。外部高速时钟又包括 4MHz、12MHz、32KHz 晶体/陶瓷和 RC 振荡

器，高速时钟振荡器由编译选项 High\_CLK 选择。内部高速时钟支持实时时钟（RTC）功能，在 IHRC\_RTC 模式下，内部高速时钟和外部 32KHz 振荡器有效，内部高速时钟作为系统时钟源，而外部 32KHz 振荡器为 RTC 时钟源，提供一个精确的实时时钟频率。

### 5.2.6、HIGH\_CLK 编译选项

对应不同的时钟功能，SONIX 提供多种高速时钟选项，由 High\_CLK 选项控制。High\_CLK 选项可以选择 IHRC\_16M、IHRC\_RTC、RC、32K X'tal、12M X'tal 和 4M X'tal，以支持不同带宽的振荡器。

- IHRC\_16M: 系统高速时钟源来自内部高速 16MHz RC 振荡器，XIN/XOUT 作为普通的 I/O 引脚，不连接任何外部振荡设备。
- IHRC\_RTC: 系统高速时钟源来自内部高速 16MHz RC 振荡器，RTC 时钟源为外部低速 32768Hz 振荡器。XIN/XOUT 连接外部 32768Hz 晶振，其 I/O 功能被禁止。
- RC: 系统高速时钟源来自廉价的 RC 振荡电路，RC 振荡电路只需要和 XIN 引脚连接，XOUT 作为普通的 I/O 引脚。
- 32K X'tal: 系统高速时钟源来自外部低频 32768Hz 振荡器。该选项仅支持 32768Hz 晶体振荡器，RTC 正常工作。
- 12M X'tal: 系统高速时钟源来自外部高频晶体/陶瓷振荡器，其带宽为 10MHz~16MHz。
- 4M X'tal: 系统高速时钟源来自外部高频晶体/陶瓷振荡器，其带宽为 1MHz~10MHz。

关于功耗，选择 IHRC\_RTC 选项时，绿色模式下内部高速振荡器和内部低速振荡器都停止工作，仅外部 32768Hz 晶振正常工作，此时，看门狗定时器不能选择 Always\_On 选项，否则内部低速振荡器会正常工作。

#### 5.2.6.1、内部高速 RC 振荡器（IHRC）

内部高速 16MHz RC 振荡器，普通环境下精确度为±2%，当选择 IHRC\_16M 或者 IHRC\_RTC 时，使能内部高速振荡器。

- IHRC\_16M: 系统高速时钟为内部 16MHz RC 振荡器，XIN/XOUT 为普通 I/O 引脚。
- IHRC\_RTC: 系统高速时钟为内部 16MHz RC 振荡器，外部 32768Hz 晶振作为实时时钟的时钟源，XIN/XOUT 连接外部 32768Hz 晶振。

### 5.2.6.2、外部高速振荡器

外部高速振荡器包括 4MHz, 12MHz, 32KHz 和 RC。4M、12M 和 32K 可以使用晶体和陶瓷振荡器, XIN/XOUT 和 GND 之间需连接一个 20pF 的电容。廉价的 RC 振荡电路只需要和 XIN 引脚连接, 电容的容值不能低于 100pF, 电阻的阻值决定频率。

### 5.2.6.3、石英/陶瓷振荡器

石英/陶瓷振荡器由XIN、XOUT口驱动, 对于高速、普通和低速三种不同工作模式, 振荡器的驱动电流也不同。编译选项“High\_Clk”亦支持不同的频率条件: 高速模式下的 12MHz 工作频率、普通模式的4MHz工作频率以及低速模式下32KHz工作频率。




图5-11 石英/陶瓷振荡器

注: 上图中, XIN/XOUT/VSS引脚与石英/陶瓷振荡器以及电容C之间的线路越短越好。

### 5.2.6.4、RC 振荡器

通过编译选项High\_Clk的设置可控制RC振荡器的选择, RC振荡器输出频率最高可达 10MHz。改变R可改变输出频率的大小, 电容C 的最佳容量为50P~100P, 引脚XOUT 为通用I/O口, 如下图所示:




图5-12 RC振荡器

注: 电容C 和电阻R 应尽可能的接近芯片的VDD。

### 5.2.7、系统低速时钟

系统低速时钟源即内置的低速振荡器，采用RC振荡电路。低速时钟的输出频率受系统电压和环境温度的影响，通常为5V 时输出32KHZ，3V 时输出16KHZ。输出频率与工作电压之间的关系如下图所示。




图5-13 输出频率与工作电压之间的关系

低速时钟可作为看门狗定时器的时钟源。由CLKMD控制系统低速工作模式

- $F_{osc} = \text{内部低速RC振荡器 (16KHz @3V, 32KHz @5V)}$ .
- 低速模式  $F_{cpu} = F_{osc} / 4$

系统工作在睡眠模式和绿色模式下看门狗处于无效时，可以停止低速RC振荡器。如果系统工作频率为32K且看门狗无效，那么这种情况下只有32K振荡器处于工作状态，系统功耗相应较低。

例：在睡眠模式下，停止内部低速振荡器。

B0BSET FCPUM0

注：不可以单独停止内部低速时钟；由寄存器OSCM的位CPUM0和CPUM1（32K，禁止看门狗）的设置决定内部低速时钟的状态。

### 5.2.8、寄存器 OSCM

寄存器OSCM控制振荡器的状态和系统的工作模式。

表 5-4 OSCM 寄存器(0CAH)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	CPUM1	CPUM0	CLKMD	STPHX	-
R/W	-	-	-	R/W	R/W	R/W	R/W	-
POR	-	-	-	0	0	0	0	-



位	字段	描述
7-5	-	-
4-3	CPUM[1:0]	CPU工作模式控制位 CPUM1 CPUM0 工作模式 0 0 普通模式 0 1 睡眠模式 1 0 绿色模式 1 1 系统保留
2	CLKMD	高速振荡器控制位 0 高速时钟正常运行; 1 高速振荡器停止, 内部低速RC 振荡器运行。
1	STPHX	系统高/低速时钟模式控制位 0 普通模式, 系统采用高速时钟; 1 低速模式, 系统采用内部低速时钟。
0	-	-

STPHX 位为内部高速 RC 振荡器和外部高速振荡器的控制位。当 STPHX=0, 内部高速 RC 振荡器和外部高速振荡器正常运行; 当 STPHX=1, 外部高速振荡器和内部高速 RC 振荡器停止运行。不同的高速时钟选项决定不同的 STPHX 功能。

- IHRC\_16M: STPHX=1, 禁止内部高速 RC 振荡器;
- IHRC\_RTC: STPHX=1, 禁止内部高速 RC 振荡器和外部 32768Hz 振荡器;
- RC, 4M, 12M, 32K: STPHX=1, 禁止外部振荡器。

例: 停止高速振荡器。

    B0BSET      FSTPHX

例: 进入睡眠模式时, 停止高速及低速振荡器。

    B0BSET      FCPUM0

### 5.2.9、系统时钟测试

在设计过程中, 用户可通过软件指令周期对系统时钟速度进行测试。

例: 外部振荡器的Fcpu指令周期测试。

    B0BSET      P0M.0                   ; P0.0置为输出模式以输出Fcpu的触发信号

@@@:

    B0BSET      P0.0

    B0BCLR      P0.0

    JMP           @B

注: 不能直接从XIN引脚测试RC振荡频率, 因为探针的连接会影响测试的准确性。

## 5.2.10、系统时钟时序

表 5-5 系统高速时钟源

参数	符号	说明	典型值
硬件配置时间	Tcfg	$2048*F_{ILRC}$	64ms @ FILRC = 32KHz 128ms @ FILRC = 16KHz
振荡器启动时间	Tost	启动时间取决于振荡器的材料、工艺等。通常情况下，低速振荡器的启动时间要比高速振荡器的启动时间慢， RC 振荡器的启动时间要比晶体/陶瓷振荡器的启动时间快。	-
振荡器起振时间	Tosp	复位情况下的振荡器起振时间为 $2048*F_{Hosc}$ (使能上电复位, LVD 复位, 看门狗复位, 外部复位引脚)  睡眠模式唤醒情况的振荡器起振时间为: $2048*F_{Hosc}$ .....晶体/陶瓷振荡器, 如 32768Hz 晶振, 4MHz 晶振, 16MHz 晶振等; $32*F_{Hosc}$ .....RC 振荡器, 如外部 RC 振荡电路, 内部高速 RC 振荡器。	64ms @ Fhosc = 32KHz 512us @ Fhosc = 4MHz 128us @ Fhosc = 16MHz  X' tal: 64ms @ Fhosc = 32KHz 512us @ Fhosc = 4MHz 128us @ Fhosc = 16MHz RC: 8us @ Fhosc = 4MHz 2us @ Fhosc = 16MHz

## ● 上电复位时序:




图5-14 上电复位时序

## ● 外部复位引脚复位时序:




图5-15 外部复位引脚复位时序

## ● 看门狗复位时序:




图5-16 看门狗复位时序

- 睡眠模式唤醒时序：




图5-17 睡眠模式唤醒时序

- 绿色模式唤醒时序：




图5-18 绿色模式唤醒时序

- 振荡器启动时间

启动时间取决于振荡器的材料、工艺等。通常情况下，低速振荡器的启动时间要比高速振荡器的启动时间慢，RC振荡器的启动时间要比晶体/陶瓷振荡器的启动时间快。




图5-19 振荡器启动时间

## 5.3、系统工作模式

### 5.3.1、特性

芯片可在如下四种工作模式之间进行切换:

- 普通模式 (高速模式)
- 低速模式
- 省电模式
- 绿色模式




图5-20 系统模式切换原理图

表5-6 系统模式列表

	普通模式	低速模式	绿色模式	睡眠模式
EHOSC	运行	STPHX	STPHX	停止
IHRC	运行	STPHX	STPHX	停止
ILRC	运行	运行	运行	停止
EHOSC (RTC)	运行	STPHX	运行	停止
IHRC (RTC)	运行	STPHX	停止	停止
ILRC (RTC)	运行	运行	停止	停止
CPU指令	执行	执行	停止	停止
T0定时器	T0ENB	T0ENB	T0ENB	无效
TC0定时器	TC0ENB	TC0ENB	TC0ENB	无效
BZOUT	BZEN	BZEN	BZEN	无效
看门狗	由Watch_Dog 编译选项控制	由Watch_Dog 编译选项控制	由Watch_Dog 编译选项控制	由Watch_Dog编 译选项控制
内部中断	都有效	都有效	T0	都无效
外部中断	都有效	都有效	都有效	都无效
唤醒功能	-	-	P0,P1,T0,复位	P0,P1,复位



EHOSC: 外部高速振荡器 (XIN/XOUT)。

IHRC: 内部高速RC振荡器。

ILRC: 内部低速RC振荡器。

### 5.3.1、普通模式

普通模式是系统高速时钟正常工作模式，系统时钟源由高速振荡器提供。程序被执行。上电复位或任意一种复位触发后，系统进入普通模式执行程序。当系统从睡眠模式被唤醒后进入普通模式。普通模式下，高速振荡器正常工作，功耗最大。

- 程序被执行，所有的功能都可控制。
- 系统速率为高速。
- 高速振荡器和内部低速 RC 振荡器都正常工作。
- 通过 OSCM 寄存器，系统可以从普通模式切换到其它任何一种工作模式。
- 系统从睡眠模式唤醒后进入普通模式。
- 低速模式可以切换到普通模式。
- 从普通模式切换到绿色模式，唤醒后返回到普通模式。

### 5.3.2、低速模式

低速模式为系统低速时钟正常工作模式。系统时钟源由内部低速 RC 振荡器提供。低速模式由 OSCM 寄存器的 CLKMD 位控制。当 CLKMD=0 时，系统为普通模式；当 CLKMD=1 时，系统进入低速模式。切换进入低速模式后，不能自动禁止高速振荡器，必须通过 SPTHX 位来禁止以减少功耗。低速模式下，系统速率被固定为 Fosc/4 (Fosc 为内部低速 RC 振荡器频率)。

- 程序被执行，所有的功能都可控制。
- 系统速率位低速 (Fosc/4)。
- 内部低速 RC 振荡器正常工作，高速振荡器由 STPHX=1 控制。低速模式下，强烈建议停止高速振荡器。
- 通过 OSCM 寄存器，低速模式可以切换进入其它的工作模式。
- 从低速模式切换到睡眠模式，唤醒后返回到普通模式。
- 普通模式可以切换进入低速模式。
- 从低速模式切换到绿色模式，唤醒后返回到低速模式。

### 5.3.3、睡眠模式

睡眠模式是系统的理想状态，不执行程序，振荡器也停止工作。整个芯片的功耗低于  $1\mu\text{A}$ 。睡眠模式可以由 P0、P1

的电平变换触发唤醒。P1 的唤醒功能由 P1W 寄存器控制。从任何工作模式进入睡眠模式，被唤醒后都返回到普通模式。由 OSCM 寄存器的 CPUM0 位控制是否进入睡眠模式，当 CPUM0=1，系统进入睡眠模式。当系统从睡眠模式被唤醒后，CPUM0 被自动禁止 (0 状态)。

- 程序停止执行，所有的功能被禁止。



- 所有的振荡器, 包括外部高速振荡器、内部高速振荡器和内部低速振荡器都停止工作。
- 功耗低于  $1\mu\text{A}$ 。
- 系统从睡眠模式被唤醒后进入普通模式。
- 睡眠模式的唤醒源为 P0 和 P1 电平变换触发。

注: 普通模式下, 设置 STPHX=1 禁止高速时钟振荡器, 这样, 无系统时钟在执行, 此时系统进入睡眠模式, 可以由 P0、P1 电平变换触发唤醒。

#### 5.3.4、绿色模式

绿色模式是另外的一种理想状态。在睡眠模式下, 所有的功能和硬件设备都被禁止, 但在绿色模式下, 系统时钟保持工作, 绿色模式下的功耗大于睡眠模式下的功耗。绿色模式下, 不执行程序, 但具有唤醒功能的定时器仍正常工作, 定时器的时钟源为仍在工作的系统时钟。绿色模式下, 有 2 种方式可以将系统唤醒: 1、P0 和 P1 电平变换触发; 2、具有唤醒功能的定时器溢出, 这样, 用户可以给定时器设定固定的周期, 系统就在溢出时被唤醒。由 OSCM 寄存器 CPUM1 位决定是否进入绿色模式, 当 CPUM1=1, 系统进入绿色模式。当系统从绿色模式下被唤醒后, 自动禁止 CPUM1 (0 状态)。

- 程序停止执行, 所有的功能被禁止。
- 具有唤醒功能的定时器正常工作。
- 作为系统时钟源的振荡器正常工作, 其它的振荡器工作状态取决于系统工作模式的配置。
- 由普通模式切换到绿色模式, 被唤醒后返回到普通模式。
- 由低速模式切换到绿色模式, 被唤醒后返回到低速模式。
- 绿色模式下的唤醒方式为 P0、P1 电平变换触发唤醒和指定的定时器溢出。
- 绿色模式下 PWM 和 Buzzer 功能仍然有效, 但是定时器溢出时不能唤醒系统。

注: sonix 提供宏 “GreenMode” 来控制绿色模式的工作状态, 必要时使用宏 “GreenMode” 进绿色模式。该宏共有 3 条指令。但在使用 BRANCH 指令 (如 BTS0、BTS1、B0BTS0、B0BTS1、INCS、INCMS、DECS、DECMS、CMPRS、JMP) 时必须注意宏的长度, 否则程序会出错。

#### 5.3.5、系统模式转换举例

例: 系统由普通/低速模式转换到睡眠模式。

B0BSET FCPUM0

注: 系统进入睡眠模式后, 只有具有唤醒功能的引脚和复位信号能够将系统唤醒并回到普通模式中。

例: 系统由普通模式转换到低速模式。

B0BSET FCLKMD ; 置 CLKMD=1

B0BSET FSTPHX ; 外部高速振荡器停振

例: 低速模式转换到普通模式 (外部高速振荡器始终处于工作状态)。

B0BCLR FCLKMD

例: 系统由低速模式转换到普通模式 (外部高速振荡器停止工作)。



在外部高速时钟停振的情况下, 系统回到普通模式时至少需要延迟 20ms以稳定振荡器

B0BCLR	FSTPHX ; 启动外部振荡器
B0MOV	Z, #54 ; 若 VDD = 5V、内部RC=32KHz, 系统延迟 0.125ms × 162 = 20.25ms
@@:	DECMS Z
	JMP @B
	B0BCLK FCLKMD ; 系统回到普通模式

例: 系统由普通模式/低速模式进入绿色模式。

B0BSET FCPUM1

注: 绿色模式下如果禁止T0的唤醒功能, 则只有具有唤醒功能的引脚和复位引脚可以将系统唤醒回到上一个工作模式。

例: 系统由普通/低速模式进入绿色模式, 并开启T0唤醒功能。

; 设置T0定时器的唤醒功能

B0BCLR	FT0IEN ; 禁止 T0 中断
B0BCLR	FT0ENB ; 关闭 T0 定时器
MOV	A,#20H ;
B0MOV	T0M,A ; T0 时钟 = Fcpu / 64
MOV	A,#74H
B0MOV	T0C,A ; T0C 初始值 = 74H (T0 中断间隔 = 10 ms)
B0BCLR	FT0IEN ; 禁止 T0 中断
B0BCLR	FT0IRQ ; T0 中断请求寄存器清零
B0BSET	FT0ENB ; 开启 T0

; 进入绿色模式

B0BCLR FCPUM0  
B0BSET FCPUM1

注: 绿色模式下如果允许T0的唤醒功能, 则具有唤醒功能的引脚、复位引脚和T0都能够将系统唤醒回到上一个工作模式。T0的唤醒周期可编程控制, 请注意对T0ENB的设置。

### 5.3.6、唤醒时间

#### 5.3.6.1、特性

在绿色模式和睡眠模式下, 系统并不执行程序指令, 唤醒触发信号能够将处于睡眠状态的系统唤醒到普通模式或低速模式。这里的唤醒触发信号包括外部触发信号 (P0、P1引脚的电平变化) 和内部触发信号 (T0溢出信号), 具体为:

- 由睡眠模式唤醒到普通模式只能是外部触发;
- 由绿色模式唤醒回到系统前一工作模式 (普通模式或低速模式) 可以用外部触发或者内部触发。

#### 5.3.6.2、唤醒时间

系统进入睡眠模式后, 高速时钟停止运行。把系统从睡眠模式下唤醒时, MCU需要等



待2048个外部高速振荡器时钟周期以使振荡电路进入稳定工作状态,等待的这一段时间就称为唤醒时间。唤醒时间结束后,系统才进入到普通模式。

注: 将系统从绿色模式中唤醒是不需要唤醒时间的,因为在绿色模式下高速时钟仍然正常工作。

唤醒时间的计算如下:

$$\text{唤醒时间} = 1/\text{Fosc} * 2048(\text{sec}) + \text{高速时钟启动时间}$$

注: 高速时钟的启动时间与 VDD和振荡器类型有关。

例: 将系统从睡眠模式中唤醒,并设置系统进入普通模式。唤醒时间计算如下:

$$\text{唤醒时间} = 1/\text{Fosc} * 2048 = 0.512\text{ms} \quad (\text{Fosc}=4\text{MHz})$$

$$\text{总的唤醒时间} = 0.512\text{ms} + \text{振荡器启动时间}$$

### 5.3.6.3、PWM 唤醒控制寄存器

系统处于睡眠模式或绿色模式时,具有唤醒功能的 I/O端口能够将系统唤醒并进入到普通模式。P0和P1都具有上述唤醒功能,其中 P0的唤醒功能始终有效,而 P1则由寄存器 P1W 控制。

表 5-7 P1W 寄存器(0C0H)

Bit	7	6	5	4	3	2	1	0	
Name	-	P16W	-	P15W	P14W	P13W	P12W	P11W	P10W
R/W	-	W	W	W	W	W	W	W	
POR	-	0	0	0	0	0	0	-	

位	字段	描述
7	-	-
6-0	P16W:P10W	P1唤醒功能控制位 0 P1n 唤醒功能无效 1 P1n 唤醒功能有效



## 5.4、中断

### 5.4.1、特性

芯片提供三种中断源: 两个内部中断 (T0/TC0) 和一个外部中断 (INT0)。系统从睡眠模式进入高速普通模式时, 外部中断能够将芯片唤醒。一旦程序进入中断, 寄存器 STKP 的位GIE将被清零以避免再次响应其它中断。系统退出中断后, GIE置“1”, 以响应下一个中断。中断请求存放在寄存器INTRQ中。




图5-21 中断使能寄存器

注: 程序响应中断时, 位GIE必须处于有效状态。

### 5.4.2、中断请求使能寄存器 INTEN

中断请求控制寄存器 INTEN包括2个内部中断和1个外部中断, 当有效位被置为1后, 系统进入该中断服务程序, 程序计数器入栈, 程序转至ORG 8即中断程序。程序运行到指令 RETI时, 中断结束, 系统退出中断服务。

表 5-8 INTEN 寄存器(0C9H)

Bit	7	6	5	4	3	2	1	0
Name	-	-	TC0IEN	T0IEN	-	-	-	P00IEN
R/W	-	-	R/W	R/W	-	-	-	R/W
POR	-	-	0	0	-	-	-	0

位	字段	描述
7-6	-	-
5	TC0IEN	TC0中断控制位 0 禁止 1 允许
4	T0IEN	T0中断控制位 0 禁止 1 允许
3-1	-	-
0	P00IEN	P0.0外部中断(INT0) 控制位 0 禁止 1 允许



### 5.4.3、中断请求寄存器 INTRQ

中断请求寄存器INTRQ中存放各中断请求标志。一旦有中断请求发生，则 INTRQ中对应位将被置“1”，该请求被响应后，程序应将该标志位清零。根据INTRQ的状态，程序判断是否有中断发生，并执行相应的中断服务。

表 5-9 INTRQ 寄存器(0C8H)

Bit	7	6	5	4	3	2	1	0
Name	-	-	TC0IRQ	T0IRQ	-	-	-	P00IRQ
R/W	-	-	R/W	R/W	-	-	-	R/W
POR	-	-	0	0	-	-	-	0

位	字段	描述
7-6	-	-
5	TC0IRQ	TC0 中断请求标志 0 TC0 无中断请求 1 TC0 有中断请求
4	T0IRQ	T0 中断请求标志 0 T0 无中断请求 1 T0 有中断请求
3-1	-	-
0	P00IRQ	P0.0 中断 (INT0) 请求标志 0 INT0 无中断请求 1 INT0 有中断请求

### 5.4.4、GIE 全局中断

只有当全局中断控制寄存器 GIE置1的时候程序才能响应中断请求。

表 5-10 GIE 寄存器(0CFH)

Bit	7	6	5	4	3	2	1	0
Name	GIE	-	-	-	-	-	STKPB1	STKPB0
R/W	R/W	-	-	-	-	-	R/W	R/W
POR	0	-	-	-	-	-	1	1

位	字段	描述
7	GIE	全局中断控制位 0 全局中断无效 1 使能全局中断

例：设置全局中断控制位 (GIE)。

BOBSET FGIE ; 使能 GIE

注：在所有中断中，GIE都必须处于使能状态。



#### 5.4.5、PUSH, POP 处理

有中断请求发生并被响应后, 程序转至ORG 8执行中断子程序。响应中断之前, 必须保存ACC、PFLAG的内容。芯片提供 PUSH和POP指令进行入栈保存和出栈恢复, 从而避免中断结束后可能的程序运行错误。

注: “PUSH”, “POP” 指令仅对ACC和PFLAG作中断保护, 而不包括NT0和NPD。PUSH/POP 缓存器是唯一的且仅有一层。

例: 对 ACC和PAFLG进行入栈保护。

```
ORG      0
JMP      START
ORG      8
JMP      INT_SERVICE
ORG      10H

START:
...
INT_SERVICE:
    PUSH    ;保存ACC和PFLAG
    ...
    ...
    POP     ;恢复ACC和PFLAG
    RETI    ;退出中断
    ...
ENDP
```

#### 5.4.6、INT0(P0.0)中断

INT0被触发, 则无论P00IEN处于何种状态, P00IRQ都会被置“1”。如果P00IRQ=1且P00IEN=1, 系统响应该中断; 如果P00IRQ=1而P00IEN=0, 系统并不会执行中断服务。在处理多中断时尤其需要注意。

注: P0.0的中断触发方式由PEDGE控制。

表 5-11 PEDGE 寄存器(0CFH)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	P00G1	P00G0	-	-	-
R/W	-	-	-	R/W	R/W	-	-	-
POR	-	-	-	0	0	-	-	-

位	字段	描述
7-5	-	-
4-3	P00G[1:0]	P0.0中断触发控制位 0 0 保留 0 1 上升沿触发 1 0 下降沿触发 1 1 上升/下降沿触发 (电平触发)
2-0	-	-



例: INT0中断请求设置, 电平触发。

```
MOV      A, #18H
B0MOV   PEDGE, A      ; INT0置为电平触发
B0BSET  FP00IEN      ; INT0中断开放
B0BCLR  FP00IRQ      ; INT0中断请求标志清零
B0BSET  FGIE        ; 允许GIE
```

例: INT0中断服务程序。

```
ORG     8      ;
JMP     INT_SERVICE
```

INT\_SERVICE:

```
...          ; ACC和PFLAG入栈保护
B0BTS1  FP00IRQ      ; 检测P00IRQ
JMP     EXIT_INT    ; P00IRQ = 0, 退出中断

B0BCLR  FP00IRQ      ; P00IRQ 清零
...          ;
...
```

EXIT\_INT:

```
...          ; ACC和PFLAG出栈恢复
RETI      ; 退出中断
```

#### 5.4.7、T0 中断

计数器T0C溢出时, 不管T0IEN 处于何种状态, T0中断请求寄存器T0IRQ都置“1”。此时, 如果T0IEN=1, 那么系统将响应T0中断进入相应的中断服务子程序。如果这时T0IEN=0, 那么系统并不响应该T0中断请求。对于多中断情形, 尤其需要注意上述条件。

例: 设置T0中断。

```
B0BCLR  FT0IEN      ; 禁止T0中断
B0BCLR  FT0ENB      ; 关闭T0
MOV     A, #20H      ;
B0MOV   T0M, A      ; 设置T0时钟= Fcpu / 64
MOV     A, #74H      ; 初始化T0C = 74H
B0MOV   T0C, A      ; 设置T0间隔时间= 10 ms
B0BSET  FT0IEN      ; 开启T0中断
B0BCLR  FT0IRQ      ; T0IRQ清零
B0BSET  FT0ENB      ; 开启定时器T0
B0BSET  FGIE        ; 开放GIE
```

例: T0中断服务程序。

```
ORG     8
JMP     INT_SERVICE
```

INT\_SERVICE:



表 835-11

#### 5.4.8、TCO 中断

TC0C溢出时，不管TC0IEN是否开启，TC0IRQ都会被置“1”。如果TC0IRQ=1且C0IEN=1，则系统将响应TC0的中断请求；如果TC0IRQ=1而TC0IEN=0，则系统并不会响应TC0的中断请求。对于多中断情形，尤其需要注意上述条件。

例：TC0中断请求设置。

B0BCLR	FTC0IEN	; 禁止TC0中断
B0BCLR	FTC0ENB	;
MOV	A, #20H	;
B0MOV	TC0M, A	; TC0时钟 = Fcpu / 64
MOV	A, #74H	; TC0C初始值 = 74H
B0MOV	TC0C, A	; TC0间隔 = 10 ms
B0BSET	FTC0IEN	; 允许TC0中断
B0BCLR	FTC0IRQ	; 清TC0中断请求标志
B0BSET	FTC0ENB	;
B0BSET	FGIE	; 允许GIE

例：TC0中断服务程序。

ORG 8 ;  
IMP INT SERVICE

INT. SERVICE.

```
... ; ACC和PFLAG入栈保护

B0BTS1    FTC0IRQ    ; 检查是否有TC0中断
JMP        EXIT_INT   ; TC0IRQ = 0, 退出中断
B0BCLR    FTC0IRQ    ; 清TC0IRQ
MOV        A, #74H
B0MOV     TC0C, A     ; 清TC0C
...         ; TC0中断程序
...
```

EXIT INT:



...	; ACC 和 PFLAG 出栈恢复
RETI	; 退出中断

### 5.4.9、多中断操作举例

在同一时刻，系统中可能出现多个中断请求。处理这种多中断情况时，必须预先对各中断请求设置不同的优先级别。中断请求标志IRQ由中断事件触发，当IRQ处于有效值“1”时，系统并不一定会响应该中断。各中断触发事件列表如下：

表 5-12 中断触发事件列表

中断	有效触发
P00IRQ	PEDGE控制
T0IRQ	T0C溢出
TC0IRQ	TC0C溢出

多个中断同时发生时，需要注意的是：首先，必须预先设定好各中断的优先级。其次，利用IEN和 IRQ控制系统是否响应该中断。在程序中，必须对中断控制位和中断请求标志进行检测。

例：多中断条件下检测中断请求。

```

ORG      8      ;
JMP      INT_SERVICE
INT_SERVICE:
...
      ; ACC 和 PFLAG 入栈保护

INTP00CHK:           ; 检查是否有 INT0 中断请求
  B0BTS1  FP00IEN  ; 检查是否允许 P00 中断
  JMP     INTT0CHK  ; 进入下一个中断
  B0BTS0  FP00IRQ  ; 检查是否有 P00 中断请求
  JMP     INTP00    ; 进入 INT0 中断程序
  INTT0CHK:           ; 检查是否有 T0 中断请求
    B0BTS1  FT0IEN  ; 检查是否允许 T0 中断
    JMP     INTTC0CHK ; 进入下一个中断
    B0BTS0  FT0IRQ  ; 检查是否有 T0 中断请求
    JMP     INTT0    ; 进入 T0 中断程序
  INTTC0CHK:           ; 检查是否有 TC0 中断请求
    B0BTS1  FTC0IEN ; 检查是否允许 TC0 中断
    JMP     INT_EXIT  ;
    B0BTS0  FTC0IRQ  ; 检查是否有 TC0 中断请求
    JMP     INTTC0    ; 进入 TC0 中断程序
  INT_EXIT:
...
      ; ACC 和 PFLAG 出栈恢复
  RETI      ; 退出中断

```

**5.5、IO 口****5.5.1、I/O 模式**

对寄存器PnM编程设置可选择各端口的数据传送方向。

表 5-13 P0M 寄存器(0B8H)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	-	-	-	-	P00M
R/W	-	-	-	-	-	-	-	R/W
POR	-	-	-	-	-	-	-	0

表 5-14 P1M 寄存器(0C1H)

Bit	7	6	5	4	3	2	1	0
Name	-	P16M	-	P14M	P13M	P12M	P11M	P10M
R/W	-	R/W	-	R/W	R/W	R/W	R/W	R/W
POR	-	0	-	0	0	0	0	0

表 5-15 P5M 寄存器(0C5H)

Bit	7	6	5	4	3	2	1	0
Name	P57M	P56M	P55M	P54M	P53M	P52M	P51M	P50M
R/W								
POR	0	0	0	0	0	0	0	0

位	字段	描述
7-0	PnM[7:0]	Pn模式控制位(n = 0~5)。 0 Pn设置为输入模式; 1 Pn设置为输出模式。

注:1.用户可通过位操作指令(B0BSET, B0BCLR)对I/O口进行编程控制;

2.P1.5只能作为输入引脚, 寄存器 P1M.5 的值保持为“1”。

例: I/O 模式设置。

CLR	P0M	; 所有端口设为输入模式
CLR	P1M	
CLR	P5M	
MOV	A, #0FFH	; 所有端口设为输出模式
B0MOV	P0M, A	
B0MOV	P1M, A	
B0MOV	P5M, A	
B0BCLR	P1M.2	; P1.2 设为输入模式
B0BSET	P1M.2	; P1.2 设为输出模式



## 5.5.2、I/O 口上拉电阻寄存器

表 5-16 P0UR 寄存器(0E0H)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	-	-	-	-	P00R
R/W	-	-	-	-	-	-	-	W
POR	-	-	-	-	-	-	-	0

表 5-17 P1UR 寄存器(0E1H)

Bit	7	6	5	4	3	2	1	0
Name	-	P16R	-	P14R	P13R	P12R	P11R	P10R
R/W	-	W	-	W	W	W	W	W
POR	-	0	-	0	0	0	0	0

表 5-18 P5UR 寄存器(0E5H)

Bit	7	6	5	4	3	2	1	0
Name	P57R	P56R	P55R	P54R	P53R	P52R	P51R	P50R
R/W	W	W	W	W	W	W	W	W
POR	0	0	0	0	0	0	0	0

注: P1.5 只能作为输入模式, 且无内部上拉电阻功能。因此P1UR.5必须保持“1”。

例: I/O 上拉电阻寄存器设置。

```
MOV      A, #0FFH      ; 使能P0, 1, 5 上拉电阻。
B0MOV    P0UR, A
B0MOV    P1UR, A
B0MOV    P5UR, A
```

## 5.5.3、I/O 漏极开路寄存器

P1.0有内置漏极开路功能, 当使能该功能时, P1.0 必须被置为输出模式。漏极开路的外部电路如下, 图中的上拉电阻必不可少, 漏极开路的输出高电平由上拉电阻驱动, 输出低电平时为灌电流。




图 5-22 I/O 漏极开路寄存器



表 5-19 P1OC 寄存器(0E0H)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	-	-	-	-	P10OC
R/W	-	-	-	-	-	-	-	W
POR	-	-	-	-	-	-	-	0

位	字段	描述
7-1	-	-
0	P10OC	P1.0 漏极开路控制位 0 禁止漏极开路 1 漏极开路

例: P1.0 设置为漏极开路模式, 输出高电平。

```
B0BSET      P1.0          ; P1.0 置1
B0BSET      P10M          ; 设置P1.0 输出模式
MOV         A, #01H        ; P1.0 置为漏极开路模式
B0MOV      P1OC, A
```

注: P1OC 为只写寄存器, 所以P10OC 只能用指令“MOV”进行设置。

例: 禁止P1.0 漏极开路, 输出低电平。

```
MOV         A, #0
B0MOV      P1OC, A
```

注: 禁止P1.0 的漏极开路功能后, P1.0 返回上一个I/O 模式。

#### 5.5.4、I/O 数据寄存器

表 5-20 P0 寄存器(0D0H)

Bit	7	6	5	4	3	2	1	0
Name	-	-	-	-	-	-	-	P00
R/W	-	-	-	-	-	-	-	R/W
POR	-	-	-	-	-	-	-	0

表 5-21 P1 寄存器(0D1H)

Bit	7	6	5	4	3	2	1	0
Name	-	P16	P15	P14	P13	P12	P11	P10
R/W	-	R/W	R	R/W	R/W	R/W	R/W	R/W
POR	-	0	-	0	0	0	0	0

表 5-22 P5 寄存器(0D5H)

Bit	7	6	5	4	3	2	1	0
Name	P57	P56	P55	P54	P53	P52	P51	P50
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

注: 当外部复位有效时, P15 的值保持为“1”。



例: 从输入端口读取数据。

B0MOV	A, P0	; 从P0 读数据
B0MOV	A, P1	; 从P1 读数据
B0MOV	A, P5	; 从P5 读数据

例: 数据写到输出端口。

MOV	A, #0FFH
B0MOV	P0, A
B0MOV	P1, A
B0MOV	P5, A

例: 数据写到输出端口。

B0BSET	P1.3	; P1.3 和P5.5 置为 “1” .
B0BSET	P5.5	
B0BCLR	P1.3	; P1.3 和P5.5 置为 “0” .
B0BCLR	P5.5	



## 6、外设模块

### 6.1、定时器

#### 6.1.1、看门狗定时器

看门狗定时器 WDT 用于控制程序的正常执行。如果由于干扰程序进入了未知状态, WDT 溢出, MCU 复位。看门狗的工作模式由编译选项控制, 其时钟源来自内部低速振荡器 (16KHz @3V,32KHz@5V)。

看门狗溢出时间 = 8192/内部低速振荡器周期(sec).

表 6-1 看门狗溢出时间

VDD	内部低速 RC Freq.	看门狗溢出时间
3V	16KHz	512ms
5V	32KHz	256ms

注: 如果看门狗被置为“Always\_On”模式, 那么看门狗在睡眠模式和绿色模式下仍然运行。

寄存器 WDTR 控制对看门狗的清零: WDTR 置为 5AH 即可将看门狗清零。

表 6-2 WDTR 寄存器(0CCH)

Bit	7	6	5	4	3	2	1	0
Name	WDTR7	WDTR6	WDTR5	WDTR4	WDTR3	WDTR2	WDTR1	WDTR0
R/W	W	W	W	W	W	W	W	W
POR	0	0	0	0	0	0	0	0

例: 如下是对看门狗定时器的操作, 在主程序开头对看门狗清零。

```

MOV      A,#5AH      ; 看门狗定时器清零
B0MOV    WDTR,A
...
CALL    SUB1
CALL    SUB2
...
...
JMP    MAIN

```

看门狗应用注意事项如下:

- 对看门狗清零之前, 检查 I/O 口的状态和 RAM 的内容可增强程序的可靠性;
- 不能在中断中对看门狗清零, 否则无法侦测到主程序跑飞的状况;
- 程序中应该只在主程序中有一次清看门狗的动作, 这种架构能够最大限度的发挥看门狗的保护作用。

例: 如下是对看门狗定时器的操作, 在主程序开头对看门狗清零。

main:

```

...
;检测 I/O 口状态
...
;检测 RAM 内存
Err:  JMP $      ;I/O 或 RAM 出错, 不对看门狗清零, 并等待看门狗计时溢出
      ;I/O 和 RAM 正常, 看门狗清零
      ;
      @RST_WDT      ;
      ...

```



CALL SUB1

CALL SUB2

...

...

JMP MAIN

### 6.1.2、定时器 T0

#### 6.1.2.1、特性

8-bit 二进制计数器 T0 可作为定时器使用。T0 溢出时（由 FFH 计到 00H），T0 在继续计数的同时给出一个超时信号，该信号即是 T0 中断触发信号。计数器 T0 主要有以下功能：




图 6-1 计数器 T0 功能

#### 6.1.2.2、模式寄存器 T0M

表 6-3 T0M 寄存器(0D8H)

Bit	7	6	5	4	3	2	1	0
Name	T0ENB	T0rate2	T0rate1	T0rate0	-	-	-	T0TB
R/W	R/W	R/W	R/W	R/W	-	-	-	R/W
POR	0	0	0	0	-	-	-	0

位	字段	描述
7	T0ENB	T0 计数控制位 0 = 关闭T0 计数器 1 = 开启T0 计数器
6-4	T0rate[2:0]	T0时钟频率控制位 0 0 0 fcpu/256. 0 0 1 fcpu/128. ... 1 1 0 fcpu/4. 1 1 1 fcpu/2.
3-1	-	-
0	T0TB	RTC时钟源选择控制位 0 = 关闭RTC (T0时钟源为Fcpu) 1 = 开启RTC

注：RTC 模式下，T0RATE 处于无效状态。T0 的间隔时间固定为 0.5S。



### 6.1.2.3、计数寄存器 T0C

T0C 用于控制 T0 的间隔时间。

表 6-4 T0C 寄存器(0D9H)

Bit	7	6	5	4	3	2	1	0
Name	T0C7	T0C6	T0C5	T0C4	T0C3	T0C2	T0C1	T0C0
R/W								
POR	0	0	0	0	0	0	0	0

0C 初始值计算公式如下: T0C 初始值 = 256 - (T0 中断间隔时间 \* 输入时钟)

例: 断间隔时间设置为 10ms, 高速时钟选择外部 4MHz, Fcpu=Fosc/4, T0RATE=010 (Fcpu/64)。

$$\begin{aligned}
 \text{T0C 初始值} &= 256 - (\text{T0 中断间隔时间} * \text{输入时钟}) \\
 &= 256 - (10\text{ms} * 4\text{MHz} / 4 / 64) \\
 &= 256 - (10 \cdot 2 * 4 * 106 / 4 / 64) \\
 &= 100 \\
 &= 64\text{H}
 \end{aligned}$$

表 6-5 T0 定时间隔列表

T0RATE	T0CLOCK	高速模式 (Fcpu = 4MHz / 4)		低速模式 (Fcpu = 32768Hz / 4)	
		最大溢出间隔 Max	One step = max/256	最大溢出间隔 Max	One step = max/256
000	Fcpu/256	65.536 ms	256 us	8000 ms	31250 us
001	Fcpu/128	32.768 ms	128 us	4000 ms	15625 us
010	Fcpu/64	16.384 ms	64 us	2000 ms	7812.5 us
011	Fcpu/32	8.192 ms	32 us	1000 ms	3906.25 us
100	Fcpu/16	4.096 ms	16 us	500 ms	1953.125 us
101	Fcpu/8	2.048 ms	8 us	250 ms	976.563 us
110	Fcpu/4	1.024 ms	4 us	125 ms	488.281 us
111	Fcpu/2	0.512 ms	2 us	62.5 ms	244.141 us

### 6.1.2.4、T0 操作时序

T0 停止计数, 禁止 T0 中断并将 T0 中断请求标志清零。

B0BCLR	FT0ENB
B0BCLR	FT0IEN
B0BCLR	FT0IRQ

设置 T0 计时速率。

MOV	A,#0xxx00b	;通过设置寄存器 TOM 的 bit4~bit6 可控制 T0 的计数速率, 设置范围 x000xxxxb~x111xxxxb
-----	------------	---

B0MOV	TOM,A
-------	-------

设置 T0 中断间隔时间。

MOV	A,#7FH
B0MOV	T0C,A

设置 T0 工作模式。

B0BSET	FT0IEN
--------	--------

开启 T0。

## BOBSET FT0ENB

## 6.1.3、定时/计数器 TC0

## 6.1.3.1、特性

8-bit 二进制增量计数器 TC0 可根据实际需要，分别采用内部时钟和外部时钟两种时钟源作为计数时基。其中，内部时钟来自 Fcpu，外部时钟 INT0 由 P0.0 引脚（下降沿触发）输入。寄存器 TCOM 控制具体时钟源的选择。通常，TC0 计数到 0xFF 变为 0X00 时，系统给出溢出信号触发 TC0 中断，同时开始重新计数。在 PWM 模式下，TC0 的溢出由 ALOAD0 和 TC0OUT 控制的 PWM 周期决定。

TC0 的主要作用如下：

- 8-bit 可编程定时器：根据选定的时钟频率在特定时间产生中断信号；
- 外部事件计数：通过对 INT0 口输入信号下降沿的检测，统计系统“事件”数；
- 蜂鸣器输出
- PWM 输出




图 6-2 定时/计数器 TC0

## 6.1.3.2、模式寄存器 TCOM

表 6-6 TCOM 寄存器(0DAH)

Bit	7	6	5	4	3	2	1	0
Name	TC0ENB	TC0rate2	TC0rate1	TC0rate0	TC0CKS	ALOAD0	TC0OUT	PWM0OUT
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

位	字段	描述
7	TC0ENB	TC0 计数控制位。 0 禁止TC0 定时器； 1 开放TC0 定时器。
6-4	TC0rate[2:0]	TC0 内部时钟选择控制



		0 0 0 fcpu/256; 0 0 1 fcpu/128; ... 1 1 0 fcpu/4; 1 1 1 fcpu/2。
3	TC0CKS	TC0 时钟源控制位 0 内部时钟(Fcpu or Fosc); 1 外部时钟, 由P0.0/INT0 输入。
2	ALOAD0	自动重载控制。仅当PWM0OUT = 0 时有效。 0 禁止TC0 自动重载; 1 允许TC0 自动重载。
1	TC0OUT	TC0 超时输出信号控制。仅当PWM0OUT = 0 时有效。 0 禁止, P5.4 作为输入/输出口; 1 允许, P5.4 输出TC0OUT 信号。
0	PWM0OUT	PWM 输出控制 0 禁止PWM 输出; 1 开放PWM 输出, PWM 输出占空比由TC0OUT 和 ALLOAD0 控制。

注: 若 TC0CKS=1, 则 TC0 用作外部事件计数器, 此时不需要考虑 TC0RATE 的设置, P0.0 口无中断信号 (P0.0IRQ=0)。

### 6.1.3.3、计数寄存器 TC0C

TC0C 控制 TC0 的时间间隔。

表 6-7 TC0C 寄存器(0DBH)

Bit	7	6	5	4	3	2	1	0
Name	TC0C7	TC0C6	TC0C5	TC0C4	TC0C3	TC0C2	TC0C1	TC0C0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

TC0C 初始值的计算公式如下: TC0C 初始值 = N - (TC0 中断间隔时间 \* 输入时钟)

N 为 TC0 二进制计数范围, TC0 共有六种工作模式: TC0 定时器、TC0 事件计数器、TC0 Fcpu 时钟源、TC0 Fosc 时钟源、PWM 模式和无 PWM 模式。各模式下参数的设定如下表所示:

表 6-8 参数设定表

TC0CKS	PWM0	ALOAD0	TC0OUT	N	TC0C范围	TC0C二进制计数范	注释
0	0	x	x	256	0x00~0xFF	00000000b~11111111b	每计数256次溢出
	1	0	0	256	0x00~0xFF	00000000b~11111111b	每计数256次溢出
	1	0	1	64	0x00~0x3F	xx000000b~xx111111b	每计数64次溢出
	1	1	0	32	0x00~0x1F	xxx00000b~xxx11111b	每计数32次溢出
	1	1	1	16	0x00~0x0F	xxxx0000b~xxxx1111b	每计数16次溢出



1	-	-	-	256	0x00~0xFF	0000000b~1111111b	每计数256 次溢出
---	---	---	---	-----	-----------	-------------------	---------------

例: TC0 中断时间设为 10ms, 时钟源选择 Fcpu(TC0KS = 0) , 无 PWM 输出(PWM0=0),  
高速时钟 = 4MHz. Fcpu= Fosc/4, TC0RATE = 010 (Fcpu/64)。

$$\begin{aligned}
 \text{TC0C 初始值} &= N - (\text{TC0 中断时间} * \text{输入时钟}) \\
 &= 256 - (10\text{ms} * 4\text{MHz} / 4 / 64) \\
 &= 256 - (10-2 * 4 * 106 / 4 / 64) \\
 &= 100 \\
 &= 64H
 \end{aligned}$$

表 6-9 T0 定时间隔列表

TC0RATE	TC0CLOCK	高速模式 (Fcpu = 4MHz / 4)		低速模式 (Fcpu = 32768Hz / 4)	
		最大溢出间隔 Max	单步间隔时间 = max/256	最大溢出间隔 Max	单步间隔时间 = max/256
000	Fcpu/256	65.536 ms	256 us	8000 ms	31250 us
001	Fcpu/128	32.768 ms	128 us	4000 ms	15625 us
010	Fcpu/64	16.384 ms	64 us	2000 ms	7812.5 us
011	Fcpu/32	8.192 ms	32 us	1000 ms	3906.25 us
100	Fcpu/16	4.096 ms	16 us	500 ms	1953.125 us
101	Fcpu/8	2.048 ms	8 us	250 ms	976.563 us
110	Fcpu/4	1.024 ms	4 us	125 ms	488.281 us
111	Fcpu/2	0.512 ms	2 us	62.5 ms	244.141 us

#### 6.1.3.4、自动重载寄存器 TC0R

TC0 的自动重载功能由 TC0M 的 ALOAD0 位控制。当 TC0C 溢出时, TC0R 的值自动装入 TC0C 中。这样, 用户在使用的过程中就不需要在中断中重新赋值。

TC0 为双重缓存器结构。若程序对 TC0R 进行了修改, 那么修改后的 TC0R 值首先被暂存在 TC0R 的第一个缓存器中, 直到 TC0 溢出后, 才被真正存入 TC0R 缓存器中, 从而避免 TC0 中断时间出错以及 PWM 和蜂鸣器误动作。

注: 在 PWM 模式下, 系统自动开启自动重装功能。位寄存器 ALOAD0 用于控制溢出范围。

表 6-10 TC0R 寄存器(0CDH)

Bit	7	6	5	4	3	2	1	0
Name	TC0R7	TC0R6	TC0R5	TC0R4	TC0R3	TC0R2	TC0R1	TC0R0
R/W	W	W	W	W	W	W	W	W
POR	0	0	0	0	0	0	0	0

TC0R 初始值计算公式如下: TC0R 初始值 = N - (TC0 中断间隔时间 \* 输入时钟)

上式中, N 为 TC0 的最大计数范围。TC0 的溢出时间有如下六种可能情况:

表 6-11 TC0 的溢出时间情况

TC0CKS	PWM0	ALOAD0	TC0OUT	N	TC0C 范围	TC0C 二进制计数范
0	0	x	x	256	0x00~0xFF	0000000b~1111111b
	1	0	0	256	0x00~0xFF	0000000b~1111111b
	1	0	1	64	0x00~0x3F	xx00000b~xx11111b
	1	1	0	32	0x00~0x1F	xxx0000b~xxx11111b
	1	1	1	16	0x00~0x0F	xxxx0000b~xxxx1111b



1	-	-	-	256	0x00~0xFF	0000000b~1111111b
---	---	---	---	-----	-----------	-------------------

例: TC0 中断间隔时间设置为 10ms, 时钟源选 Fcpu (TC0KS = 0) , 无 PWM 输出, (PWM0 = 0), 高速时钟为外部 4MHz, Fcpu = Fosc/4, TC0RATE = 010 (Fcpu/64)。

$$\begin{aligned} \text{TC0R 初始值} &= N - (\text{TC0 中断间隔时间} * \text{输入时钟源}) \\ &= 256 - (10\text{ms} * 4\text{MHz} / 4 / 64) \\ &= 256 - (10 \cdot 2 * 4 * 106 / 4 / 64) \\ &= 100 \\ &= 64H \end{aligned}$$

### 6.1.3.5、TC0 时钟频率输出(蜂鸣器输出)

蜂鸣器输出即 TC0 计数/定时器的频率输出功能。对 TC0 时钟频率进行适当设置, TC0 经过 2 分频后作为 TC0OUT 并输出到 P5.4 引脚, 同时, P5.4 的普通 I/O 功能自动被屏蔽。TC0OUT 输出波形如下:




图 6-3 TC0 时钟频率输出

例: 设置 TC0OUT (P5.4)。其中, 外部高速时钟 = 4MHz, TC0OUT 频率 = 0.5KHz, TC0 频率 = 1KHz, TC0 时钟源采用内部时钟 Fcpu/4, TC0RATE2~TC0RATE1 = 110, TC0C = TC0R = 131。

```
MOV      A,#01100000B
B0MOV   TC0M,A          ; TC0 速率 Fcpu/4
MOV      A,#131          ; 自动加载参考值设置
B0MOV   TC0C,A
B0MOV   TC0R,A
B0BSET  FTC0OUT         ; TC0 的输出信号由 P5.4 输出, 禁止 P5.4 的普通 I/O 功能
B0BSET  FALOAD1         ; 允许 TC0 自动重载功能
```



---

B0BSET      FTC0ENB      ; 开启 TC0 定时器

注: 蜂鸣器的输出有效时, “PWM0OUT”必须被置为 0。

### 6.1.3.6、TC0 操作举例

TC0 定时器可用于定时器中断、事件计数、TC0OUT 和 PWM。下面分别举例说明。

例: 停止 TC0 计数器, 禁止 TC0 中断并将 TC0 中断请求标志清零。

B0BCLR      FTC0ENB

B0BCLR      FTC0IEN

B0BCLR      FTC0IRQ

例: 设置 TC0 的速率 (不包含事件计数模式)。

MOV      A, #0xxx0000b      ; TC0M 的 bit4~bit6 控制 TC0 速率, 设置范围为 x000xxxxb~x111xxxxb

B0MOV      TC0M,A      ; 禁止 TC0 中断

例: 设置 TC0 的时钟源。

B0BCLR      FTC0CKS      ; 选择内部时钟

or

B0BSET      FTC0CKS      ; 选择外部时钟

例: TC0 自动重载模式设置。

B0BCLR      FALOAD0      ; 开放自动重载功能

or

B0BSET      FALOAD0      ; 禁止 TC0 自动重载

例: TC0 中断间隔时间设置。

MOV      A, #7FH      ; TC0 模式决定 TC0C 和 TC0R 的值

B0MOV      TC0C,A      ; 设置 TC0C

B0MOV      TC0R,A      ; 设置 TC0R

B0BCLR      FALOAD0      ; ALOAD0, TC0OUT=00, PWM 周期=0~255

B0BCLR      FTC0OUT

or

B0BCLR      FALOAD0      ; ALOAD0, TC0OUT = 01, PWM 周期 = 0~63

B0BSET      FTC0OUT

or

B0BSET      FALOAD0      ; ALOAD0, TC0OUT = 10, PWM 周期 = 0~31

B0BCLR      FTC0OUT

or

B0BSET      FALOAD0      ; ALOAD0, TC0OUT = 11, PWM 周期 = 0~15

B0BSET      FTC0OUT

例: 设置 TC0 模式。

B0BSET      FTC0IEN      ; 开放 TC0 中断功能

or

B0BSET      FTC0OUT      ; 开放 TC0OUT (蜂鸣器) 功能

or



---

B0BSET FPWM0OUT ; 开放 PWM 功能

例: 开启 TC0。

B0BSET FTC0ENB ; 开放 TC0

#### 6.1.4、PWM0

##### 6.1.4.1、特性

PWM 信号输出到 PWM0OUT (P5.4 引脚), TC0OUT 和 ALOAD0 控制 PWM 输出的量程 (256、64、32 和 16)。8-bit 计数器 TC0C 计数过程中不断与 TC0R 相比较, 当 TC0C 计数到两者相等时, PWM 输出低电平, 当 TC0C 再次从零开始计数时, PWM 被强制输出高电平。PWM0 输出占空比 = TC0R/计数量程 (计数量程 = 256、64、32 或 16)。

参考寄存器保持输入 00H 可使 PWM 的输出长时间维持在低电平, 通过修改 TC0R 可改变 PWM 输出占空比。

注: TC0 为双重缓存器结构, 调整 TC0R 的值可以改变 PWM 的输出占空比。用户可随时改变 TC0R 的值, 但是只有在 TC0 溢出后, 这一修改值才真正被写入 TC0R 中。

表 6-12 PWM0 输出

ALO AD0	TC0O UT	PWM占空比 范围	TC0C有效 值	TC0R有效 值	TC0C 范围	MAX.PWM输出频 率(Fcpu = 4MHz)	注释
0	0	0/256~255/25 6	0x00~0xFF	0x00~0xFF	0x00~0 xFF	7.8125K	每计数256 次溢出
0		0/64~63/64	0x00~0x3F	0x00~0x3F	0x00~0 xFF	31.25K	每计数64 次溢出
1	0	0/32~31/32	0x00~0x1F	0x00~0x1F	0x00~0 x3F	62.5K	每计数32 次溢出
1	1	0/16~15/16	0x00~0x0F	0x00~0x0F	0x00~0 x1F	125K	每计数16 次溢出

PWM 输出占空比随 TC0R 的变化而变化: 0/256~255/256。




图 6-4 PWM 输出占空比

#### 6.1.4.2、TC0IRQ 和 PWM 输出占空比

在 PWM 模式下, TC0IRQ 的频率与 PWM 的占空比有关, 具体情况如下图所示:




图 6-5 TC0IRQ 的频率与 PWM 的占空比

### 6.1.4.3、PWM 输出占空比与 TC0R 的变化

在 PWM 模式下, 系统随时比较 TC0C 和 TC0R 的异同。若  $TC0C < TC0R$ , PWM 输出高电平, 反之则输出低电平。当 TC0C 发生改变的时候, PWM 将在下一周期改变输出占空比。如果 TC0R 保持恒定, 那么 PWM 输出波形也保持稳定。




图 6-6 PWM 输出占空比与 TC0R 的变化

上图所示是 TC0R 恒定时的波形。每当 TC0C 溢出时, PWM 都输出高电平,  $TC0C \geq TC0R$  时, PWM 即输出低电平。下面所示是 TC0R 发生变化时对应的波形图:




图 6-7 TC0R 发生变化时对应的波形图

在 period 2 和 period 4 中, 显示新的占空比 (TC0R), 但 PWM 在 period 2 和 period 4 的占空比要在下一个 period 才会改变。这样, 可以避免 PWM 不随设定改变或在同一个周期内改变两次, 从而避免系统发生不可预知的误动作。

### 6.1.4.4、PWM 编程举例

例: PWM 输出设置。外部高速振荡器输出频率 = 4MHZ,  $F_{cpu} = F_{osc}/4$ , PWM 输出占空比 = 30/256, 输出频率 1KHZ, PWM 时钟源来自外部时钟, TC0 速率 =  $F_{cpu}/4$ ,  $TC0RATE2 \sim TC0RATE1 = 110$ ,  $TC0C = TC0R = 30$ 。

```
MOV      A,#01100000B
B0MOV    TC0M,A ; TC0 速率 = Fcpu/4
```



MOV	A,#30 ; PWM 输出占空比=30/256
B0MOV	TC0C,A
B0MOV	TC0R,A
B0BCLR	FTC0OUT ; 占空比变化范围: 0/256~255/256.
B0BCLR	FALOAD0
B0BSET	FPWM0OUT ; PWM0 输出至 P5.4, 禁止 P5.4 I/O 功能
B0BSET	FTC0ENB

注: TC0R 为只写寄存器, 不能用 INCMS 和 DECMS 指令对其进行操作。

例: 改变 TC0R 的内容。

MOV	A, #30H
B0MOV	TC0R, A
INCMS	BUFO
NOP	
B0MOV	A, BUFO
B0MOV	TC0R, A



## 6.2、2K/4K 蜂鸣器 (Buzzer) 输出

### 6.2.1、概述

AIP8P006A 内置蜂鸣器产生模块，输出频率为 2KHz 或 4KHz。通过 BZM 寄存器可以调整蜂鸣器的输出频率。蜂鸣器输出引脚与普通 I/O 引脚共用。当 BZEN=1 时，引脚输出蜂鸣器信号。当 BZEN=0 时，引脚返回上一个 I/O 状态（输入模式，输出高或输出低）。




图 6-8 蜂鸣器

蜂鸣器输出频率可由  $F_{cpu}$  (指令周期) 分频获得, 用户可通过蜂鸣器分频选择位 (BZrate) 设定。  $F_{cpu}$  决定蜂鸣器的频率, 频率选择列表如下:

表 6-13 频率选择列表

BZrate[1:0]	蜂鸣器除频数	蜂鸣器分频		
		$F_{cpu}=1MHz$	$F_{cpu}=2MHz$	$F_{cpu}=4MHz$
00	$F_{cpu}/256$	4KHz	8KHz	16KHz
01	$F_{cpu}/512$	2KHz	4KHz	8KHz
10	$F_{cpu}/1024$	1KHz	2KHz	4KHz
11	$F_{cpu}/2048$	0.5KHz	1KHz	2KHz

为了获得蜂鸣器输出 2KHz 和 4KHz 的频率, 需要选择合适的  $F_{cpu}$  分频数, 可参考上表中所列 2KHz/4KHz 蜂鸣器输出。

### 6.2.2、BZM 模式寄存器

表 6-14 BZM 寄存器 (0DCH)

Bit	7	6	5	4	3	2	1	0
Name	BZEN	BZrate1	BZrate0	-	-	-	-	-
R/W	R/W	R/W	R/W	-	-	-	-	-
POR	0	0	0	-	-	-	-	-

位	字段	描述
7	BZEN	蜂鸣器输出控制位。 0 = 禁止蜂鸣器的输出功能, 并将该引脚设置为普通的 I/O 引脚; 1 = 使能蜂鸣器的输出功能, 并禁止该引脚的普通 I/O 功能。
6:5	BZrate[1:0]	蜂鸣器分频选择位。 00 = $F_{cpu}/256$ ; 01 = $F_{cpu}/512$ ; 10 = $F_{cpu}/1024$ ;



无锡中微爱芯电子有限公司

Wuxi I-CORE Electronics Co., Ltd.

表 835-11

版次:B3

编号: AiP8P006A-AX-A008

	11 = Fcpu/2048。
--	-----------------


注: 1.若 BZEN=1, P0.4 作为蜂鸣器输出引脚并关闭普通 I/O 功能。

2.若 BZEN=0, P0.4 为普通 I/O 引脚, 并在禁止 Buzzer 输出功能后将该引脚转换回上一个 I/O 模式。

i-core

## 7、封装尺寸与外形图


## 7.1、DIP18 外形图与封装尺寸



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	3.60	3.80	4.00
A1	0.51	—	—
A2	3.20	3.30	3.40
A3	1.47	1.52	1.57
b	0.44	—	0.52
b1	0.43	0.46	0.49
B1	1.52REF		
c	0.25	—	0.29
c1	0.24	0.25	0.26
D	22.80	22.90	23.00
E1	6.45	6.55	6.65
e	2.54BSC		
eA	7.62REF		
eB	7.62	—	9.30
eC	0	—	0.84
L	3.00	—	—



## 7.2、SOP18 外形图与封装尺寸





## 8、声明及注意事项

### 8.1、产品中有毒有害物质或元素的名称及含量

部件 名称	有毒有害物质或元素									
	铅 (Pb)	汞 (Hg)	镉 (Cd)	六价 铬 (Cr (VI) )	多溴 联苯 (PB Bs)	多溴 联苯 醚 (PB DEs)	邻苯二 甲酸二 丁酯 (DBP)	邻苯二 甲酸丁 苄酯 (BBP)	邻苯二甲 酸二(2- 乙基己 基)酯 (DEHP)	邻苯二甲 酸二异丁 酯(DIBP)
引线框	○	○	○	○	○	○	○	○	○	○
塑封树脂	○	○	○	○	○	○	○	○	○	○
芯片	○	○	○	○	○	○	○	○	○	○
内引线	○	○	○	○	○	○	○	○	○	○
装片胶	○	○	○	○	○	○	○	○	○	○
说明	○: 表示该有毒有害物质或元素的含量在 SJ/T11363-2006 标准的检出限以下。 ×: 表示该有毒有害物质或元素的含量超出 SJ/T11363-2006 标准的限量要求。									

### 8.2、注意

在使用本产品之前建议仔细阅读本资料；

本资料中的信息如有变化，恕不另行通知；

本资料仅供参考，本公司不承担任何由此而引起的任何损失；

本公司也不承担任何在使用过程中引起的侵犯第三方专利或其它权利的责任。