


## 1 产品概述

IXDI504S是功率开关驱动器。在对功率开关的栅极进行充电和放电时，它具有匹配的上升和下降时间。

IXDI504S在其额定功率和电压范围内的任何条件下都具有高度的锁存抵抗能力。当接地引脚上出现高达5V的噪声尖峰（任一极性）时，IXDI504S不会受到损坏。IXDI504S可以接受高达500mA的反向电流强制返回其输出，而不会造成损坏或逻辑混乱。所有端子均受到高达2.0kV静电放电(ESD)的全面保护。

IXDI504S采用SOP-8封装，可以在-40°C至125°C温度范围内工作。




## 2 产品特性

- 锁存保护：可承受 0.5A 反向电流
  - 低至-10V 的输入逻辑保护
  - 输出阻抗低
  - 单芯片集成两路驱动
  - 两路都有独立的使能端口控制
  - 输出峰值电流：4A
  - 工作范围：4.5V~25V
  - 高电容负载驱动能力：
    - 在 1nF 负载时，开关时间 < 25ns
  - 上升/下降时间匹配
  - 传播延时：40ns
  - 宽温度范围：-40°C~125°C
  - 芯片开通/关断延时特性
    - Ton/Toff = 70ns/70ns
  - 符合 RoSH 标准
- SOP-8

## 3 应用范围

- 交换式电源、开关变换器
- 线路驱动器
- 脉冲变压器驱动
- 驱动 MOSFETs 和 IGBTs
- 电机控制
- 脉冲发生器
- 电源开关
- DC-DC 转换器
- D 类开关放大器

简化示意图



4 引脚功能描述




图 4-1 8-脚 SOIC8 顶视图

表 4-1 芯片引脚描述

编号	名称	功能
1	NC	空引脚
2	INA	通道 A 输入端
3	GND	引脚地
4	INB	通道 B 输入端
5	OUTB	通道 B 输出
6	V <sub>CC</sub>	电源
7	OUTA	通道 A 输出
8	NC	空引脚

## 5 产品规格

### 5.1 极限工作范围

超过极限最大额定值可能造成器件永久性损坏。所有电压参数的额定值是以 GND 为参考的，电流参数以流入端口为正，环境温度为 25°C。

符号	定义	最小值	最大值	单位
V <sub>CC</sub>	电源电压	—	25	V
V <sub>IN</sub>	逻辑输入电压(INA/INB)	GND-10	V <sub>CC</sub> +0.3	

### 5.2 ESD 额定值

符号	定义	最小值	最大值	单位
ESD	人体放电模式	—	2000	V
	机器放电模式	—	500	V

### 5.3 额定功率

符号	定义	最小值	最大值	单位
PD	SOIC 封装功率 (TA ≤70°C)	—	470	mW

### 5.4 热量信息

符号	定义	最小值	最大值	单位
T <sub>J</sub>	结温	—	+150	°C
T <sub>S</sub>	存储温度	-45	+150	

### 5.5 推荐工作范围

为了正确地操作，器件应当在以下推荐条件下使用。所有电压参数的额定值是以 GND 为参考的，电流参数以流入端口为正，环境温度为 25°C。

符号	定义	最小	最大	单位
V <sub>CC</sub>	电源电压	4.5	20	V
T <sub>C</sub>	环境温度	-40	125	°C

## 5.6 电气特性

 无特殊说明的情况下  $T_A = 25^\circ\text{C}$ ,  $4.5\text{V} \leq V_{CC} \leq 18\text{V}$ 。

符号	定义	最小值	典型值	最大值	单位
$V_{IH}$	逻辑高电平“1”输入电压	2.4	—	—	V
$V_{IL}$	逻辑低电平“0”输入电压	—	—	0.8	V
$I_{IN}$	输入电流( $0\text{V} \leq V_{IN} \leq V_{CC}$ )	-1	—	1	$\mu\text{A}$
$V_{OH}$	高电平输出电压降	$V_{CC} - 0.025$	—	—	V
$V_{OL}$	低电平输出电压降	—	—	0.025	V
$R_{OH}$	高电平状态, 输出电阻( $V_{CC} = 18\text{V}, I_O = 100\text{mA}$ )	—	1.3	2.6	$\Omega$
$R_{OL}$	低电平状态, 输出电阻( $V_{CC} = 18\text{V}, I_O = 100\text{mA}$ )	—	0.8	1.6	$\Omega$
$I_{PK}$	峰值输出电流	—	4	—	A
$I_{REV}$	锁存保护可承受反向电流(工作周期 $\leq 2\%$ , $t \leq 300\mu\text{s}$ , $V_{CC} = 18\text{V}$ )	—	>0.5	—	A
$t_R$	上升时间( $V_{CC} = 18\text{V}, C_{LOAD} = 100\text{pF}$ )	—	—	30	ns
$t_F$	下降时间( $V_{CC} = 18\text{V}, C_{LOAD} = 100\text{pF}$ )	—	—	30	ns
$t_{ON}$	开通传输延时( $V_{CC} = 18\text{V}, C_{LOAD} = 100\text{pF}$ )	—	—	70	ns
$t_{OFF}$	关断传输延时( $V_{CC} = 18\text{V}, C_{LOAD} = 100\text{pF}$ )	—	—	70	ns
$I_{Q1}$	电源电流( $V_{INA} = V_{INB} = \text{逻辑高}$ )	—	—	1.5	mA
$I_{Q0}$	电源电流( $V_{INA} = V_{INB} = \text{逻辑低}$ )	—	—	1.5	mA

6 功能描述




图 6-1 输入输出(同相)波形图

## 7 IXDI504SIA说明

### 7.1 概览

IXDI504S是超高速、大电流功率芯片驱动器，在对功率开关的栅极进行充放电时，它具有匹配的上升和下降时间。IXDI504S在其额定功率和电压范围内的任何条件下都具有高度的锁存抵抗能力。当接地引脚上出现高达5V的噪声尖峰（任一极性）时，IXDI504S不会受到损坏。IXDI504S可以接受高达500mA的反向电流强制返回其输出，而不会造成损坏或逻辑混乱。

### 7.2 功能框图




图 7-1 IXDI504S功能框图

### 7.3 芯片工作逻辑

IXDI504S信号输入端口（INA、INB）采用电平触发模式，即电压值符合逻辑要求，芯片即可正常工作，如表7-1所示。

表 7-1 输入输出逻辑表

INPUT		OUTPUT	
INA	INB	OUTA	OUTB
L	L	L	L
H	H	H	H
L	H	L	H
H	L	H	L

注：H代表高电平；L代表低电平

### 7.4 信号输入端口

IXDI504S包含有两路独立的信号输入端口用于接收来自主控的控制信号，不会发生互相干扰。这两个端口设计有高度的可靠性，即使发生 500mA 的反向电流强制返回其输出，也不会造成损坏或逻辑混乱。信号输入端口同时具备了直接处理-10V 电压的能力，在较大的噪声波形影响下仍然能保证芯片的安全工作，增加了芯片的稳定性。不建议在设计时通过调整输入端口波形斜率或延迟等方式以实现调整输出波形的目的。如果需要调整功率端的上升下降时间，则建议在输出端到功率端之间增加额外的电阻。

IXDI504S的信号输入端口有对 GND 的上拉电阻，建议在不使用时将该端口与 GND 短接。

### 7.5 输出端口

IXDI504S输出与输入同相，可以用于驱动 P 型或者 N 型 MOSFET。每个输出端口都能提供峰值为 4A 的上拉或者下拉电流，其高速大电流的特点可以用于驱动高频应用设计中的 MOSFET。

## 8 应用信息

IXDI504S的高速大电流特性可以用于高频电源等应用场景。其典型应用有，主控 IC 的 PWM 输出级功率往往不足以驱动功率端的 MOSFET，因此与 MOSFET 之间需要一个大功率的驱动级芯片用于驱动 MOSFET 的栅极电压，这样才能保证 MOSFET 工作在一个稳定状态。

### 8.1 应用建议

在高频大功率的应用环境中，保证芯片的稳定运行显得尤为重要。因此在 IXDI504S 应用时提出以下建议：

- 1) IXDI504S 在开关过程中，会输出峰值为 4A 的开关电流，并且随着频率的增加，对 VCC 的稳定性要求更为苛刻。因此在设计时，可以选用一个较大容值的电解电容用于稳定 VCC 电压，并且为了应对高频特性，可以再选用一个低 ESR/ESL 的电容（陶瓷电容或者贴片电容）并联使用。在物理层面上，电容应该尽可能地靠近 VCC 与 GND 两端。
- 2) 输出端口也是组成电源回路的一部分，为了保证输出波形的平整性，输出端口在设计时应该与功率端 MOSFET 的栅极尽可能地靠近。另外，可以在 OUT 外设计额外的电阻，可以使工作波形更加平稳。

### 8.2 典型应用电路




图 8-1 IXDI504S 典型应用电路图

### 8.3 PCB 布局指南


为了实现高速低侧门驱动器的最佳性能。建议使用时关注以下几点：

- 1) 低 ESR/ESL 电容必须紧密连接到 VCC 和 GND 引脚之间的 IC，以支持在 mosfet 开启期间从 VDD 引出的高峰值电流。
- 2) 接地方面的考虑：
  - 设计接地连接的首要目标是将 MOSFET 栅极充放电回路限制在尽量小的环路面积内。这种方式降低了环路电感，能够有效避免 MOSFET 栅极上的噪声问题。同时，栅极驱动芯片应尽量靠近 MOSFET。
  - 星点接地是减少一个电流回路到另一个电流回路的噪声耦合的好方法。驱动器的地单点与功率 MOSFET 的源、PWM 控制器的地等其他电路节点连接。连接的路径必须尽可能短以减少电感，尽可能宽以减少电阻。
  - 使用接地面屏蔽噪音。由于 OUT 的快速上升和下降时间可能会破坏过渡期间的输入信号，通过接地面屏蔽噪声，可以保证输入信号不收到干扰。接地面不能是任何电流回路的传导通路，同时地平面必须连接到星点建立地电位。除了屏蔽噪音外，接地平面还可以帮助散热。
- 3) 在有噪声的环境中，为了防止噪声导致输出故障，可以将未使用的 PIN 连接到 VDD 或 GND。
- 4) 电源回路和信号回路分开，如输出和输入信号。



9.封装信息

SOIC-8 Package Outlines



SOIC-8 Package Dimensions

Size Symbol	MIN(mm)	TYP(mm)	MAX(mm)	Size Symbol	MIN(mm)	TYP(mm)	MAX(mm)
A	-	-	1.75	D	4.70	4.90	5.10
A1	0.10	-	0.225	F	5.80	6.00	6.20
A2	1.30	1.40	1.50	E1	3.70	3.90	4.10
A3	0.60	0.65	0.70	e	1.27BSC		
b	0.39	-	0.48	h	0.25	-	0.50
b1	0.38	0.41	0.43	L	0.50		
c	0.21	-	0.26	L1	1.05BSC		
c1	0.19	0.20	0.21	theta	0	-	8°