


VT1101R

产品描述

本芯片为低功耗无线通信芯片，工作频段为 170-950MHz，支持 168 / 230 / 315/433 / 470 / 510/868/915MHz 等 ISM 应用。通信速率最低为 0.6Kbps，最高为 250Kbps，调制模式为 GFSK。最高灵敏度为-112dBm@433MHz。数据收发缓冲 FIFO 为 64 字节，用户数据包最大为 256 字节。用户接口为四线模式 SPI 总线。支持无线唤醒功能。

特性

供电电压	2.4 – 3.6 V
工作频段	170 - 950 MHz
调制方式	GFSK
数据率范围	0.6 - 250 kbps
灵敏度	-112dBm (0.6 kbps) , 0.1% BER
发射功率	+18dBm
低功耗	24mA @ 433.92 MHz RX 110mA @ 433.92 MHz TX 18dBm 3uA@睡眠模式
频道切换时间	110us
FIFO 容量	64 字节 RX\TX 独立
数字 RSSI	
自动频率补偿(AFC)功能	
SPI 接口	
自动 CRC 数据处理	
支持载波监听，空闲信道评估	
链路质量指示	



应用领域

- 遥控门禁系统
- 胎压监测设备
- 遥控风扇、照明开关
- 无线传感数据传输
- 高级抄表、无线计量系统
- 物联网应用
- 家庭和楼宇自动化

目录

产品描述	1
特性	1
应用领域	1
1、脚位定义及说明	1
1.1 脚位示意图	1
1.2 脚位说明	1
2、绝对最大额定值	2
3、工作条件	2
4、电特性参数	3
5、功能框图	6
6、典型应用电路	7
6.1 典型应用电路	7
6.2 典型电路 BOM	7
7、SPI 接口	8
7.1 SPI 接口说明	8
7.2 SPI 接口时序	8
7.3 SPI 接口时序	9
8、特殊功能寄存器	10
8.1 芯片配置寄存器	10
8.2 芯片指令选通脉冲寄存器	10
8.3 芯片状态寄存器	11
8.4 芯片收发缓存访问	11
8.5 PATABLE 存取	12
9、数字接口	12
9.1 GDO 引脚	12
9.2 可编程无线控制特性	12
10、调制解调器	13
10.1 帧格式	13
10.2 数据速率模式	14
10.3 信道滤波器带宽	15
10.4 载波频偏同步	15
10.5 位同步	16
10.6 字节同步	16
10.7 发送数据包处理	16
10.8 接收数据包处理	17
10.9 固件中的数据包处理	18
10.10 同步字限定符	19
10.11 前导质量阈值	19
10.12 RSSI	19

10.13 载波侦听	20
10.14 空闲信道评估	21
10.15 链路质量指示器	21
10.16 调制格式	21
11、芯片控制流程	22
11.1 主控状态机	22
11.2 上电复位顺序	23
11.3 晶振控制	24
11.4 数字部分稳压器(LDO)控制	25
11.5 有源模式(收发模式)	25
11.6 无线唤醒	26
11.7 RX 终止定时器	27
11.8 数据 FIFO	28
12、RF 配置	31
12.1 载波频率设置	31
12.2 输出功率设置	31
13、封装外形	32

1、脚位定义及说明

1.1 脚位示意图




图 1 VT1101R 管脚示意图

1.2 脚位说明

表 1 VT1101R 管脚描述

管脚号	管脚名称	管脚功能描述
1	SCK	SPI 串行接口, 输入时钟
2	GDO1	SPI 串行接口, 输出数据
3	GDO2	数字测试引脚
4	DV33	数字电源, 3.3V
5	VOUT18	数字 LDO 输出, 1.8V
6	GDO0	模拟测试引脚
7	CSN	SPI 串行接口, 片选信号
8	AV33	模拟电源, 3.3V
9	XI	晶振驱动脚
10	XO	晶振驱动脚
11	AV33	模拟电源, 3.3V
12	PA_OUT	PA 输出
13	RF_INP	RX 差分输入
14	RF_INN	RX 差分输入
15	AV33	模拟电源, 3.3V

16	GND	模拟地
17	RFE	基准电阻
18	DV33	模拟电源, 3.3V
19	GND	模拟地
20	MOSI	SPI 串行接口, 输入数据

2、绝对最大额定值

表 2 绝对最大额定值

参数	符号	条件	最小	最大	单位
电源电压	V _{DD}		-0.3	3.9	V
接口电压	V _{IN}		-0.3	V _{DD} + 0.3	V
结温	T _J		-40	125	°C
储藏温度	T _{STG}		-50	150	°C
焊接温度	T _{SDR}	持续时间不超过 30 秒		255	°C
ESD 等级		人体模型(HBM)	-2	2	kV
栓锁电流		@ 85 °C	-100	100	mA

3、工作条件

表 3 推荐工作条件

参数	符号	条件	最小	典型	最大	单位
运行电源电压	V _{DD}	-40°C 到 +85°C	2.4		3.6	V
运行温度	T _{OP}		-40		85	°C
电源电压斜率	V _{SL}		1			mV/us

4、电特性参数

如无特殊说明，则 $T_A=25^\circ\text{C}$ ， $\text{VDD}=3.3\text{V}$ 。所有测量结果均使用本芯片测得。

表 4 基础规格

参数	符号	条件	最小	典型	最大	单位
频率范围	FRF	通过选用不同频率的晶体	170		950	MHz
数据率	DR		0.6		250	kbps
灵敏度	S	0.6kbps, 14.28KHz 调制深度, 58KHz 带宽, 0.1%BER, 433MHz		-112		dBm
	S	4.8kbps, 31.7KHz 调制深度, 81KHz 带宽, 0.1%BER, 433MHz		-106		dBm
	S	10kbps, 41.2Hz 调制深度, 116KHz 带宽, 0.1%BER, 433MHz		-92		dBm
	S	100kbps, 177.7KHz 调制深度, 650KHz 带 宽, 0.1%BER, 433MHz		-87		dBm
输出功率	Power		-22		18	dBm
工作电流	IDD	接收模式	22		25	mA
	IDD	发射模式 0dBm		19		mA
	IDD	发射模式 10dBm		38		mA
	IDD	发射模式 18dBm		110		mA
	Iss	IDLE 状态, MCSM1[7]为 0		6		mA
	Iss	IDLE 状态, MCSM1[7]为 1		3.5		mA
	Iss	SLEEP 状态。所有 GDO 引脚编程为 0x2F。		3		uA
	Iss	载波监听模式, 每秒钟自动轮询一次		50		uA
接收器带宽	BW		58		812	kHz
晶体频率	Fxi	ST 管脚电平从高变低到接收数据输出		26		MHz
晶体负载电容	CL		8		20	PF
启动时间	T			150		Us
差动输入阻抗 433MHZ	Zin	天线 RF 端口处 (RF_P 和 RF_N) 的差动阻 抗		180-j110		Ω
输出阻抗 @433MHZ	Zout	天线 RF 端口处 PA_out 输出阻抗		35-j3.4		Ω

表 5 低功耗 RC 振荡器

参数	条件	最小	典型	最大	单位
校准频率	通过选用不同频率的晶体	34	34.67	36	MHz
精度			±1		%
温度系数	校准后温度改变出现的频率漂移		+0.5		%/°C
电源电压系数	校准后因电源电压改变出现的频率漂移		+3		%/V
初次校准时间	开启 RC 振荡器后，只要晶体振荡器正在运行校准工作就会在后台不断进行		2		ms

表 6 频率合成器

参数	条件	最小	典型	最大	单位
输出频率		170	433	950	MHz
最小分辨率	26MHz 晶振，所有频带的精度（单位 Hz） 均相等		412		Hz
参考杂散			<-60		dBc
(环路)建立时间			88		Us
RF 载波相位噪声	50kHz 载波偏移处		-92		dBc/Hz
RF 载波相位噪声	100kHz 载波偏移处		-92		dBc/Hz
RF 载波相位噪声	200kHz 载波偏移处		-92		dBc/Hz
RF 载波相位噪声	500kHz 载波偏移处		-98		dBc/Hz
RF 载波相位噪声	1MHz 载波偏移处		-107		dBc/Hz
RF 载波相位噪声	2MHz 载波偏移处		-113		dBc/Hz
RF 载波相位噪声	5MHz 载波偏移处		-119		dBc/Hz
RF 载波相位噪声	10MHz 载波偏移处		-129		dBc/Hz

表 7 状态机转换时间

参数	条件	最小	典型	最大	单位
PLL 校准时间		110			Us
IDLE 到 RX, 无校准		72			Us
IDLE 到 RX, 有校准		126			Us
IDLE 到 TX/FSTXON, 无校准		72			Us
IDLE 到 TX/FSTXON, 有校准		126			Us
Sleep 到 RX, 无校准		223			Us
Sleep 到 RX, 有校准		277			Us
Sleep 到 TX/FSTXON, 无校准		223			Us
Sleep 到 TX/FSTXON, 有校准		277			Us
TX 向 RX 转换		31.1			Us
RX 向 TX 转换		30.1			Us
TX 到 IDLE, 无校准		1			Us
TX 到 IDLE, 有校准		126			Us
RX 到 IDLE, 无校准		1			Us
RX 到 IDLE, 有校准		126			Us

5、功能框图




图 2 VT1101R 内部电路框架图

VT1101R 是一款数模混合设计的一体化收发机。该芯片采用低中频接收架构。仅需要外接少量器件即可实现稳定数据通讯功能。

6、典型应用电路

6.1 典型应用电路




图 3 VT1101R 典型应用电路

6.2 典型电路 BOM

表 7 典型电路参考 BOM

标号	说明	器件值		单位
		433MHz	868MHz	
X1	晶振, ±20PPM	26		MHz
L1	叠层电感, ±5%	33	12	nH
L2	叠层电感, ±5%	47	12	nH
L3	叠层电感, ±5%	220	220	nH
L4	叠层电感, ±5%	6.8	3.3	nH
L5	叠层电感, ±5%	22	8.2	nH
L6	叠层电感, ±5%	39	12	nH
C1	叠层电容, ±10%, 16V	100	100	NF
C2	叠层电容, ±10%, 16V	100	100	NF
C3	叠层电容, ±5%, 50V	9	6	PF
C4	叠层电容, ±0.25PF, 50V	4	3	PF
C5	叠层电容, ±5%, 50V	36	15	PF

C6	预留位置	NC	NC	
C7		5	3.3	
C8	叠层电容, ±10%, 16V	100	100	NF
C9	叠层电容, ±10%, 16V	100	100	NF
C10	叠层电容, ±10%, 16V	100	100	NF
C11	叠层电容, ±10%, 16V	100	100	NF
C12	叠层电容, ±10%, 16V	100	100	NF
C13	叠层电容, ±5%, 50V	10	10	PF
C14	叠层电容, ±5%, 50V	10	10	PF
R1	贴片电阻, ±5%	10	10	Ω
R2	贴片电阻, ±5%	6.8	6.8	Ω

7、SPI 接口

7.1 SPI 接口说明

4 线 SPI 接口（SI、SO、SCLK 和 CSN）便可对芯片进行配置，此时芯片为从属器件。该接口还可以用于读取和写入缓冲数据。SPI 接口上的所有数据传输均以最高位开始。SPI 接口上的所有事务均以一个报头字节作为开始，该字节包含一个 R/Wbit，一个突发存取位(B)，以及一个 6 位地址(A5-A0)。

在 SPI 总线上传输数据期间，CSN 引脚必须保持低电平。在传输报头字节或读/写寄存器期间，如果 CSN 电平升高，那么传输就会被取消。以下附图附表显示了 SPI 接口上地址和数据传输的时间。

芯片处在 SLEEP 或 XOFF 状态时，拉低 CSN 电平时，在开始传输该报头字节以前，MCU 必须等待，直到芯片 SO 引脚变为低电平为止，这表明，晶振正在运行。当芯片处在非 SLEEP 或 XOFF 状态，SO 引脚总会在 CSN 变为低电平以后立即变为低电平。

7.2 SPI 接口时序




图 4 SPI 接口时序图

表 8 SPI 参数表

参数	符号	条件	最小	最大	单位
时钟频率	Fsclk			6.5	MHz
启动时间 1	tsp, pd	断电模式下, CSN 电平低至 SCLK 正边缘	150		Us
启动时间 2	tsp	工作模式下, CSN 电平低至 SCLK 正边缘	20		ns
时钟高电平	tch		77		ns
时钟低电平	tcl		77		ns
时钟上升时间	trise		—	5	ns
时钟下降时间	tfall		—	5	ns
单字节存取建立时间	tsd	适用于地址和数据字节之间以及数据字节之间	55		ns
突发存取建立时间	tsd	适用于地址和数据字节之间以及数据字节之间	76		ns
数据保持时间	thd	在 SCLK 正边缘之后保持数据	20		ns
结束时间	tns	SCLK 负边缘到 CSN 高电平	120		ns

请注意：用户不读取 CHIP_RDYn 信号的情况下可使用本表中的最小 tsp, pd 数值。当芯片从断电模式被唤醒时，SCLK 正边缘 CSN 低电平取决于所用晶振的启动时间。

7.3 SPI 接口时序

当通过 SPI 接口发送报头、数据或者指令选通脉冲时，芯片状态字节由 SO 引脚发出。

其中 S7 位为 CHIP_RDYn 信号，该信号表明振荡器正在启动，该信号在 SCLK 首个上升沿以前必须变为低电平。

其中 S6,S5,S4 由 STATE 组成。IDLE 状态下，数字内核的振荡器与电源均为开启状态，但是其他模块均处于断电模块，需要对频率和信道配置进行更新。

其中 S3, S2, S1, SO 为 FIFO_BYTES_AVAILABLE。当接收时，表示为 RXFIFO 中可读取的字节数；当接收时，表示为 TXFIFO 中可读取的字节数。当 FIFO_BYTES_AVAILABLE=15 时，表示 TX/RXFIFO 中的字节数大于等于 15。

表 9 芯片状态字节表

位	名称	描述		
7	CHIP_RDYn	在电源和晶体稳定以前一直保持高电平。使用 SPI 接口时应始终为低电平。		
6:4	STATE [2:0]	显示当前主状态机模式		
		值	状态	描述
		000	IDLE	IDLE 状态（也报告一些过渡状态，SETTLING 或 CALIBRATE 除外）
		001	RX	接收模式

		010	TX	发送模式
		011	FSTXON	快速 TX 就绪
		100	CAUBRATE	频率合成器校准正在运行
		101	SETTING	PLL 正在建立
		110	RXFIFO_OVERFLOW	RXFIFO 溢出，读出所有有用数据，然后使用 SFRX 刷新 FIFO
		111	TXFIFO_UNDERFLOW	TXFIFO 下溢，使用 SFTX 进行确认
3:0	FIFO_BYTES_AV	RXFIFO 中可用字节数或 TXFIFO 中的自由字节		
	AILABLE [3:0]			

8、特殊功能寄存器

本芯片的特殊功能寄存器是 8 位寄存器，可以通过 SPI 接口进行芯片控制与状态监视。包括的功能：

8.1 芯片配置寄存器

注：支持突发存取与单独存取，地址范围 0x00-0x2E，在 SLEEP 状态中能保持。

单独写指令命令：0x00-0x2E

单独读指令命令：0x80-0xAE

突发写指令命令：0x40-0x6E

突发读指令命令：0xC0-0xEE

所有配置寄存器均能进行写入和读取操作。应该写入还是读取寄存器，均由 R/W 位控制。写入寄存器时，每当一个报头字节或数据字节通过 SI 引脚发送时状态字节便会通过 SO 引脚完成发送。通过在报头字节中设置突发位(B)，我们便可高效地存取带连续地址的寄存器。地址位(A5-A0)在内部地址计数器内设置起始地址。

8.2 芯片指令选通脉冲寄存器

注：只支持单独写，地址范围 0x30-0x3D。

单独写指令命令：0x30-0x3D

指令选脉冲是芯片的单字节指令。通过寻址一条指令选通脉冲寄存器启动内部指令。这些指令用于关闭晶振振荡器，开启接收模式，开启无线唤醒模式等等。共 13 条指令选通脉冲。

通过传输一个报头字节(无数据传输)即可实现指令选通脉冲寄存器的存取。也就是说，只有 R/W 位、突发存取位(设置为 0)和 6 个地址位(0x30 到 0x3D 之间)被写入。R/W 位可以是 1 也可以是 0，其决定了应如何解释状态字节中的 FIFO_BYTES_AVAILABLE 域。写指令

选通脉冲时，该状态字节通过 SO 引脚发送。一条指令选通脉冲之后可能会有未拉高 CSN 电平的其它 SPI 存取。但是，如果发送 SRES 选通脉冲期间，不得不等待 SO 电平再变低，然后再发送下一个报头字节，如图 4 所示：




图 5 SRE 指令选通脉冲

8.3 芯片状态寄存器

注：只支持单独读，地址范围 0x30-0x3D。

单独读指令命令：0xF0-0xFD

就 0x30-0x3D 范围的寄存器地址而言，当突发位为 1 时，突发位用来在状态寄存器之间选择；而当突发位率为 0 时，突发位则用来在指令选通脉冲之间选择。当读取寄存器时，每当一个报头字节通过 SI 引脚发送时状态字节便会通过 SO 引脚完成发送。

8.4 芯片收发缓存访问

注：Tx FIFO 支持单字节与突发写。

Rx FIFO 支持单字节与突发读。

单字节写发送缓存指令命令：0x3F

突发写发送缓存指令命令：0x7F

单字节读接收缓存指令命令：0xBF

突发读接收缓存指令命令：0xFF

收发缓存均为 64 字节，当 R/W 位为 0 时，Tx FIFO 被存取，而 R/W 位为 1 时则 Rx FIFO 被存取。Tx FIFO 为只写存取，而 Rx FIFO 为只读存取。

突发位用于确定 FIFO 存取是单字节存取还是突发存取。单字节存取方法希望报头字节突发位设置为 0 并具有一个数据字节。数据字节之后，等待一个新的报头字节；因此，CSN 可保持低电平。突发存取方法希望有一个报头字节以及连续数据字节，直到通过设置 CSN 为高电平来终止该存取。

当对 Tx FIFO 进行写入操作时，每个新数据字节的状态字节均为 SO 上的输出。该状态字节可用于检测对 Tx FIFO 写数据时的 Tx FIFO 下溢。

注：状态字节包含将其写入 Tx FIFO 过程以前自由的字节数。当可写入 Tx FIFO 的最后一个字节在 SI 上发送时，与此同时在 SO 上接收到的状态字节将表明 Tx FIFO 中存在一个自由字节。Tx FIFO 可能会由于发布了一条 SFTX 指令选通脉冲而被刷新。同样，一条 SFRX 指令选通脉冲也会刷新 Rx FIFO。SFTX 或 SFRX 指令选通脉冲仅在 IDLE、Tx FIFO_UNDERFLOW 或 Rx FIFO_OVERFLOW 状态下才能发出。当进入 SLEEP 状态时，两种 FIFO 都将被刷新。

8.5 PATABLE 存取

指令命令 0x3E.

9、数字接口

9.1 GDO 引脚

芯片具有两个专用的可配置引脚（GDO0 和 GDO2）和一个共用引脚(GDO1)，该共用引脚能输出对控制软件有用的内部状态信息。这些引脚可用来对 MCU 产生中断。

GDO1 与 SPI 接口的 SO 引脚共用一个引脚，因此 GDO1/SO 的默认设置为 3 状态输出。通过选择任意其他的编程选项，GDO1/SO 引脚将变为一般引脚。当 CSN 为低电平时，此引脚的功能强制为 SO 引脚。

GO00 的默认值为 125kHz-146kHz 时钟输出（XOSC 频率除以 192）。由于 XOSC 在上电复位时被开启，因此，只使用一个晶振其就能使系统中的 MCU 工作。当 MCU 上电工作时，通过对 IOCFG0.GDO0_CFG 进行写入操作，便能改变时钟频率。

表 10 复位下 GDOx 默认值

管脚	GDO0	GDO1	GDO2
默认值	XOSC/192	三态	CHIP_RDYn

表 11 SLEEP 状态下 GDOx 默认值

管脚	条件	值
GDO0	GDO0_CFG<0x20, GDO0_INV=0(1)	0 (1)
GDO0	GDO0_CFG>=0x20, GDO0_INV=0(1)	由 VT1101R 寄存器说明表 3 决定
GDO1	GDO1_CFG<0x20, GDO1_INV=0(1)	1 (0)
GDO1	GDO1_CFG>=0x20, GDO1_INV=0(1)	由 VT1101R 寄存器说明表 2 决定
GDO2	GDO2_CFG<0x20, GDO2_INV=0(1)	0 (1)
GDO2	GDO2_CFG>=0x20, GDO2_INV=0(1)	由 VT1101R 寄存器说明表 1 决定

9.2 可编程无线控制特性

通过重复使用 SPI 接口的 SI、SCLK 和 CSN，本芯片实现了一种可选的无线控制方式。这个特性允许对无线电设备主要状态进行简单的 3 引脚控制：SLEEP、IDLE、RX 和 TX.。利用 MCSM0.PIN_CTRL_EN 配置位即可激活这种可选功能。

状态变化控制如下：

- A.如果 CSN 为低电平时，SI 和 SCLK 为一般的 SPI 功能。
- B.如果 CSN 为高电平，则根据下表将 SI 和 SCLK 设置为目标状态。

C.如果 CSN 产生下降沿时, SI 和 SCLK 的状态被锁存, 并根据引脚配置内部产生一条指令选通脉冲。

只能用后者功能来改变状态机状态。这就是说, 如果 SI 和 SCLK 设置为 RX 且 CSN 电平固定, 则 RX 不会被重新启动。

所有引脚控制指令选通脉冲均被立即执行, 但 SPWD 选通脉冲除外。SPWD 选通脉冲一直延迟到 CSN 变为高电平为止。

表 12 可选的 PIN 控制编码

CSN	SCLK	SI	功能
1	X	X	不受 SCLK/SI 影响的芯片
↓	0	0	产生 SPWD 选通脉冲
↓	0	1	产生 STX 选通脉冲
↓	1	0	产生 SIDLE 选通脉冲
↓	1	1	产生 SRX 选通脉冲
0	SPI 模式	SPI 模式	SPI 模式 (若处于 SLEEP/XOFF 下, 则唤醒进入 IDLE 状态)

10、调制解调器

10.1 帧格式

作为收发链路的物理层实现, 每次通信的数据包称做帧, 帧的结构如下:

- 可编程字节数量的前导
- 可编程内容的 2 个字节的同步字
- 可变长度数据域的字节的控制
- 可选的地址字节判断
- 有效负载
- 可选的 2 字节 CRC 校验

前导的形式是一个交互的 0、1 序列 (01010.....)。前导的最小长度是可以通过 MDMCFG1.NUM_PREAMBLE 的值进行编程的。当开启 TX 模式时, 调制器将开始发送前导。当编程的前导字节数被发送完毕后, 调制器就开始发送同步字, 然后发送来自 TXFIFO 的数据 (如果是有效数据的话)。

表 13 数据包结构定义

Preamble	Syncwords	Lengthfield	Addrfield	Datafield	CRC16
4 字节	4 字节	1 字节	1 字节	254 字节	2 字节
固定为 AAAAAAAAA 高 比特优先	固定为 D391D391 高比特优先	高比特优先 最大 255, 为 Addrfield 与 Datafield 两个区的字节数	高比特优先	高比特优先, 用户信息	高比特优先, CRC 校验结果

10.2 数据速率模式

本芯片共支持 18 种不同的数据速率模式：

表 14 数据速率模式

模式	速率 (kbps)	调制深度 (KHz)	带宽 (KHz)	字节数	备注
0	0.6	14.3	58	0-255	灵敏度优先
1	0.6	14.3	58	0-255	功耗优先
2	1.2	5.2	58	0-255	灵敏度优先
3	1.2	5.2	58	0-255	功耗优先
4	2.4	5.2	58	0-255	灵敏度优先
5	2.4	5.2	58	0-255	功耗优先
6	4.8	25.4	100	0-255	灵敏度优先
7	4.8	25.4	100	0-255	功耗优先
8	10	19	100	0-255	灵敏度优先
9	10	19	100	0-255	功耗优先
10	38.4	20	100	0-255	灵敏度优先
11	38.4	20	100	0-255	功耗优先
12	76.8	32	232	0-255	灵敏度优先
13	76.8	32	232	0-255	功耗优先
14	100	47	325	0-255	灵敏度优先
15	100	47	325	0-255	功耗优先
16	250	127	540	0-255	灵敏度优先
17	250	127	540	0-255	功耗优先

发送时所使用的数据速率，或接收时所需要的数据速率均由 MDMCFG3.DRATE_M 和 MDMCFG4.DRATE_E 配置寄存器编程控制。该数据速率可由下列公式计算得出。如下式所示，编程的数据速率取决于晶振频率。

$$R_{DATA} = \frac{(256 + DRATE_M) \cdot 2^{DRATE_E}}{2^{28}} \cdot f_{XOSC}$$

下面的方法可用来找到对应于给定数据速率的匹配值：

$$DRATE_E = \left\lceil \log_2 \left(\frac{R_{DATA} \cdot 2^{20}}{f_{XOSC}} \right) \right\rceil$$

$$DRAET_M = \frac{R_{DATA} \cdot 2^{28}}{f_{XOSC} \cdot 2^{DRATE_E}} - 256$$

10.3 信道滤波器带宽

接收机信道滤波器为可编程的，以满足不同信道宽度的要求。MDMCFG4.CHANBW_E 和 MDMCFG4.CHANBW_M 配置寄存器控制接收机信道滤波器带宽，随同晶振振荡器频率而进行调节。下列公式表明了寄存器设置与信道滤波器带宽之间的关系：

$$BW_{channel} = \frac{f_{XOSC}}{8 \cdot (4 + CHANBW_M) \cdot 2^{CHANBW_E}}$$

为了获得最佳性能，应该对信道滤波器带宽加以选择，以使信号带宽最多占 80% 的信道滤波器带宽。晶振误差引起的信道中心容差也应该从该信道滤波器带宽中减去。

表 15 信道带宽设置

MDMCFG4.CHANBW_M	MDMCFG4.CHANBW_E			
	00	01	10	11
00	812KHz	406KHz	203KHz	102KHz
01	650KHz	325KHz	162KHz	81KHz
10	541KHz	270KHz	135KHz	68KHz
11	464KHz	232KHz	116KHz	58KHz

10.4 载波频偏同步

本芯片拥有非常高的频率精度。这一特性可用于补偿频率偏移和漂移。通过估算接收数据的中心点，该解调器将在某些极限值范围内对发送器和接收机之间出现的偏移进行补偿。FOCCFG 寄存器控制频率偏移补偿配置。通过补偿发送器与接收机之间的大频率偏移，可提高灵敏度。

作为信道带宽的一部分，利用 FOCCFG.FOC_LIMIT 配置寄存器，可选择该算法的跟踪范围。如果设置了 FOCCFG.FOC_BS_CS_GATE 位，则偏移补偿器将冻结，直到载波监听置位为止。当无线电设备长期处于没有数据流量的 RX 状态下时，这可能会有所帮助，因为在跟踪噪声时该算法可能会漂移至边界。

跟踪环路有两个增益系数，其会影响建立时间和算法的噪声灵敏度。FOCCFG.FOC_PRE_K 在检测到同步字以前设置该增益，而 FOCCFG.FOC_POST_K 在找到同步字以后才选择增益。

估计出的频率偏移值在 FREQEST 状态寄存器中非常有用，它可用于永久频率偏移补偿。通过将来自 FREQEST 的值写入 FSCTRL0.FREQOFF，频率合成器将根据该估计频率偏移自动调节。

10.5 位同步

位同步算法从输入符号中提取时钟。为了校准输入符号速率的错误，需不断执行重新同步。

在发送模式下，可对数据包处理器进行配置，以添加如下要素到存储于 TXFIFO 内的数据包中：

- 一个可编程前导（最低 2 字节）数量
- 一个可编程的四字节同步字
- 可将其复制一个字节生成一个 4 字节同步字（推荐）。
- 通过数据字段计算的 CRC 校验和

接收模式下，数据包处理支持功能将通过执行如下操作（如果已开启）解析数据包：

- 前导检测
- 同步字检测
- CRC 计算与 CRC 校验
- 一字节地址检查
- 数据包长度检查（对可编程最大长度进行长度字节检查）

10.6 字节同步

字节同步是通过一个连续的同步字搜索完成的。同步字是一个 32 位可配置字段，其在数据包起始时在发送模式下由调制器自动插入。首先发送同步字的 MSB。解调器使用该字段在位流中搜寻字节边界。同步字还可起到系统标识符的作用，因为如果 RX 中的该同步字检测在寄存器 MDMCFG2 中被激活，那么就只有带有正确预定义同步字的数据包才能被接收。同步字检测器与用户配置的 32 位同步字相关联。该相关阈值可设置为 15/16 位匹配、16/16 位匹配或 30/32 位匹配。使用下述前导质量指示器机制和/或载波监听条件，可进一步限定同步字。同步字由 SYNC1 和 SYNC0 寄存器配置。

为了减少错误检测同步字的可能性，可以使用前导质量指示(PQI)的机制用来限定同步字。

10.7 发送数据包处理

在发送模式下，可对数据包处理器进行配置，以添加帧格式到存储于 TXFIFO 内的数据包中；

必须要将即将要被发送的有效负载写入 TXFIFO 中。开启可变数据包长度以后，长度字节必须先被写入。长度字节具有一个与数据包有效负载相当的值（包括可选地址字节）。如果接收机端开启了地址识别，则写入 TXFIFO 的第二个字节必须为地址字节。

调制器会首先发送编程的前导字节数。如果 TXFIFO 中的数据可用，则调制器会发送 4 字节同步字，之后是 TXFIFO 中的有效负载。如果开启了 CRC，则在所有取自 TXFIFO 的数据上计算校验和，并在有效负载之后以 2 个额外字节发送该结果。如果 TXFIFO 在发送完全部数据包以前变为空，那么该无线电设备将进入 TXFIFO_UNDERFLOW 状态。退出该状态的唯一方法是发出一个 SFTX 选通脉冲。

10.8 接收数据包处理

在接收模式下，解调器和数据包处理器将会搜索一个有效的前导和同步字。如果找到，解调器就获得了位和字节同步机制，并将接收第一个有效负载字节。

当可变数据包长度模式开启时，则第一个字节为长度字节。数据包处理器把这个值作为数据包长度存储，并接收该长度字节显示数目的字节。接下来，数据包处理器随意地校验地址，并在地址匹配时才继续进行接收。若自动 CRC 校验开启，则数据包处理器会计算 CRC，并将其与附加 CRC 校验和相匹配。

在有效负载末端，数据包处理器将随意写入 2 个包含 CRC 状态、链路质量指示和 RSSI 值的额外数据包状态字节可以选择将两个带有 RSSI 值、链路质量指示以及 CRC 状态的状态字节都加入 RXFIFO 中。

表 16 链路质量指示以及 CRC 状态的状态字节定义

位	字段名称	描述
7	CRC_OK	1:接收数据 OK (或 CRC 关闭) 的 CRC 0:接收数据中的 CRC 错误
6:0	LQI	表示链路质量

接收模式下的数据包滤波支持三种不同类型的数据包滤波：地址滤波，最大长度滤波，CRC 滤波。

10.8.1 地址滤波设置

PKTCTRL1.ADR_CHK 为 0 以外的任何值便可开启数据包地址滤波器。该包处理器引擎会将数据包中的目标地址字节与 ADDR 寄存器中的编程节点地址，以及 PKTCTRL1.ADR_CHK=10 时的 0x00 广播地址或者 PKTCTRL1.ADR_CHK=11 时的 0x00 和 0xff 广播地址进行比较。如果接收到的地址匹配一个有效地址，则接收该数据包，并将其写入 RXFIFO。如果地址匹配失败，则丢弃该数据包，并重新启动接收模式（与 MCSM1.RXOFF_MODE 设置无关）。

10.8.2 最大长度滤波设置

在可变数据包长度模式下，即 PKTCTRL0.LENGTH_CONFIG=1，PKTLEN.PACKET_LENGTH 寄存器值用于设置最大允许的数据包长度。如果接收到的长度字节具有一个比该允许值的长度更大值，则丢弃该数据包，并且重新启动接收模式（与 MCSM1.RXOFF_MODE 设置无关）。

在可变数据包长度模式下，即 PKTCTRL0.LENGTH_CONFIG=1，通过同步字后面的第一个字节来配置数据包长度。数据包长度被定义为有效负载数据，但不包括长度字节和可选 CRC。PKTLEN 寄存器用于设置 RX 模式中允许的最大数据包长度。任何长度字节值大于 PKTLEN 的接收数据包将被丢弃。

10.8.3 CRC 滤波设置

如果 CRC 校验失败，则设置 PKTCTRL1.CRC_AUTOFLUSH=1 来开启数据包滤波。如果 CRC 校验失败，CRC 自动刷新功能将会刷新整个 RXFIFO。自动刷新 RXFIFO 以后，后面的状态则取决于 MCSM1.RXOFF_MODE 的设置。

当使用自动刷新功能时，可变数据包长度模式下的最大数据包长度为 63 字节，而固定数据包长度模式下则为 64 字节。请注意，开启 PKTCTRL1.APPEND_STATUS 之后，最大允许的数据包长度减小 2 字节，目的是在 RXFIFO 中为数据包末尾添加的 2 个状态字节留出空间。由于 CRC 校验失败时整个 RXFIFO 被刷新，之前接收到的数据包必须在接收当前数据包以前从 FIFO 读取出来。在 CRC 校验为 OK 以前，MCU 不能读取当前数据包。

10.9 固件中的数据包处理

在固件中执行数据包导向无线协议时，MCU 需要知道一个数据包何时被接收到/发送出去。另外，数据包长度大于 64 字节时，需要在 RX 模式下读取 RXFIFO，需要在 TX 模式下重填 TXFIFO。这就是说，MCU 需要知道能够写入 RXFIFO 和 TXFIFO 或从 RXFIFO 和 TXFIFO 读取的字节数。获得该必要状态信息的解决方案有如下两种：

10.9.1 中断驱动法

当通过设置 IOCFGx.GDOx_CFG=0x06 接收到/发出一个同步字或接收到/发出一个完整数据包时，在 RX 和 TX 模式下均可使用 GDO 引脚来实现中断。另外，IOCFGx.GDOx_CFG 寄存器具有两种配置，可用作中断源，从而提供 RXFIFO 和 TXFIFO 中分别有多少个字节的相关信息。IOCFGx.GDOx_CFG=0x00 和 IOCFGx.GDOx_CFG=0x01 两种配置与 RXFIFO 相关，而 IOCFGx.GDOx_CFG=0x02 和 IOCFGx.GDOx_CFG=0x03 则与 TXFIFO 相关。

10.9.2 SPI 轮询法

可以某个给定速率对 PKTSTATUS 寄存器轮询，以获取 GDO2 和 GDO0 当前值的相关信息。可以某个给定速率对 RXBYTES 和 TXBYTES 寄存器轮询，以获取 RXFIFO 和 TXFIFO 中所含字节数的相关信息。另外，在 SPI 总线上每发送一个报头字节、数据字节或指令选通脉冲时，可从 MISO 线路上返回的芯片状态字节读取到 RXFIFO 和 TXFIFO 中所含的字节数。

注意：推荐使用中断驱动方法，因为高速 SPI 轮询可降低 RX 敏感度。当使用 SPI 轮询时，存在一定的概率。

10.10 同步字限定符

可通过 MDMCFG2.SYNC_MODE 来对同步字限定符模式进行设置，下表对其进行了总结。

表 17 同步字模式设置

MDMCFG2. SYNC_MODE	同步字限定符模式
000	无前导/同步
001	检测到 15/16 同步位
010	检测到 16/16 同步位
011	检测到 30/32 同步位
100	无阈值以上前导/同步+载波监听
101	15/16+载波监听
110	16/16+载波监听
111	30/32+载波监听

10.11 前导质量阈值

前导质量阈值(PQT)同步字限定符增加了这样一个要求：接收的同步字必须以一个高于编程阈值质量的前导开始。前导质量阈值的另一种用途是作为可选 RX 终止定时器的限定符。每接收到一个与前一位不同的位时，前导质量评估器便会将内部计数器加 1，同时每接收到一个与最近的位相同的位时，该计数器便减 8。

利用寄存器域 PKTCTRL1.PQT 可配置该阈值。该计数器的计数器阈值 $4 \cdot PQT$ 用来控制同步字检测。将该阈值设置为 0，则会禁用该同步字的前导质量限定符。

将 IOCFGx.GDOx_CFG 设置为 8，便可在其中的一个 GDO 引脚上观测到一个“前导质量达到”信号，也可以校验 PKTSTATUS 寄存器中 PQT_REACHED 位来确定前导质量是否达到。该信号位为 1 时表明前导信号质量超过了设置的 PQT 阈值。

10.12 RSSI

RSSI 值是对当前信道中信号功率电平的评估值。该值基于 RX 信号链中当前的增益设置和信道中测得的信号电平。

在 RX 模式下，RSSI 值能从 RSSI 状态寄存器中读取，直到解调器检测到一个同步字为止（同步字检测有效）。此时，RSSI 读取值被冻结，直到下一次芯片进入 RX 状态为止。

请注意：从无线电设备进入 RX 模式到 RSSI 寄存器中出现一个有效的 RSSI 值需要一些时间。

RSSI 值以 dBm 为单位，精度为 0.5dB。RSSI 更新速率取决于接收机滤波器带宽（和 AGCCTRL0.FILTER_LENGTH）。

$$f_{RSSI} = \frac{2 \cdot BW_{channel}}{8 \cdot 2^{FILTER_LENGTH}}$$

如果开启了 PKTCTRL1.APPEND_STATUS，则数据包的最后一个 RSSI 值便自动地被添加到有效负载之后附加的第一个字节。

从 RSSI 状态寄存器中读取的 RSSI 值为 2 的补码。可使用下列步骤将 RSSI 读数转换为一个绝对功率电平(RSSI_dBm)：

- 1) 读取 RSSI 状态寄存器
- 2) 将读数从一个十六进制数转换为一个十进数(RSSI_dec)
- 3) RSSI_dec ≥ 128 , 则 RSSI_dBm = (RSSI_dec - 256) / 2 - RSSI_offset
RSSI_dec < 128, 则 RSSI_dBm = (RSSI_dec) / 2 - RSSI_offset)。

下表列举了 RSSI_offset 的一些典型值。

表 18 不同速率下的 RSSI_offset 值

数据速率 (kbps)	RSSI_offset [dB], 490MHz
1. 2	75
38. 4	75
76. 8	N/A

10.13 载波监听

载波监听(CS)可用作一个同步字限定符，也可用于空闲信道评估。CS 调整分为绝对和相对两种调整方式：

绝对调整方式：当 RSSI 大于可编程绝对阈值时 CS 有效，而 RSSI 小于该可编程绝对阈值(有滞后)时则 CS 无效。

相对调整方式：在 RSSI 采样值从一个到下一个采样值过程中 RSSI 增加了特定的可编程 dB 数时置位 CS；在 RSSI 降低至相同的 dB 数时则取消 CS。该设置不依赖于绝对信号电平，因此，在具有时变噪声底限的环境中对检测信号十分有用。

载波监听可用作一个同步字限定符，该限定符要求信号电平要高于能允许同步字搜索进行的阈值，并且通过设置 MDMCFG2 来设定该阈值。将 IOCFGx.GDOx_CFG 设置为 14，便可在其中的一个 GDO 引脚上和状态寄存器位 PKTSTATUS.CS 中观测到该载波监听信号。

载波监听的其它用途包括 TX-if-CCA 功能和可选快速 RX 终止。CS 可用于避免 ISM 频带中其它 RF 源的干扰。

10.13.1 CS 绝对阈值方法

与 RSSI 值相关的该绝对阈值取决于下列寄存器域：

- 1) AGCCTRL2.MAX_LNA_GAIN
- 2) AGCCTRL2.MAX_DVGA_GAIN
- 3) AGCCTRL1.CARRIER_SENSE_ABS_THR
- 4) AGCCTRL2.MAGN_TARGET

对于给定的 AGCCTRL2.MAX_LNA_GAIN 和 AGCCTRL2.MAX_DVGA_GAIN 设置而言，利用 CARRIER_SENSE_ABS_THR 可对该绝对阈值以 1dB 步长进行±7dB 调节。

MAGN_TARGET 设置是阻断容差/选择性和灵敏度之间的一个折衷。该值对进入解调器的信道中的理想信号电平进行设置。增加该值可降低阻断空间，从而提高灵敏度。

如果该阈值设置较高，即只需要强信号，那么就应该首先降低 **MAX_LNA_GAIN** 值然后再降低 **MAX_DVGA_GAIN** 值来调高阈值。由于避免了最大增益设置，所以这样可降低接收机前端功耗。

10.13.2 CS 相对阈值方法

CS 相对阈值检测测量信号电平出现的突变。这一设置与绝对信号电平无关，因此有助于检测具有时变噪声底限的环境中的信号。寄存器域 **AGCCTRL1.CARRIER_SENSE_REL_THR** 用于启用/禁用相对 CS 阈值，以及选择 6dB、10dB 或 14dBRSSI 变化的阈值。

10.14 空闲信道评估

空闲信道评估 (CCA) 用于表明当前信道是空闲还是忙碌。通过设置 **IOCFGx.GDOx_CFG=0x09**，可在所有 GDO 引脚上看到当前 CCA 状态。当芯片处于 RX 状态下，当发出 STX 或 SFSTXON 指令选通脉冲时，只有满足空闲信道要求的情况下才会进入 TX 或 FSTXON 状态。否则，芯片就会保持 RX 状态不变。如果随后信道可用，那么在通过 SPI 发送一条新的指令选通脉冲以前该无线电设备都不会进入 TX 或 FSTXON 状态。这种特性被称为“TX-if-CCA”。

四种空闲信道的条件是：

- 1、始终进入 TX 模式，相当于禁止 CCA 功能
- 2、如果当前 RSSI 值低于阈值
- 3、当前正在接收数据包
- 4、当前正在接收数据包且 RSSI 值低于阈值

10.15 链路质量指示器

链路质量指示器是接收信号当前质量的一种度量标准。若启用 **PKTCTRL1.APPEND_STATUS**，该值便自动加至有效负载之后添加的末字节。还可以从 LQI 状态寄存器中读取到该值。在紧跟同步字后面的 64 个符号上，通过累加理想群组与接收信号之间的误差值，LQI 可提供对接收信号解调容易程度的评估。最好是将 LQI 用作链路质量的相对测量（值越大表明链路质量越高），因为该值有赖于调制格式。

10.16 调制格式

支持频移调制格式，可在 **MDMCFG2.MOD_FORMAT** 寄存器中设置您想要的调试格式，GFSK 使用了高斯型 2-FSK 的特性，利用 BT=1 的高斯滤波器便可以对 2-FSK 信号进行波形整形，从而产生一个 GFSK 调制信号。这种频谱整形特性可改善相邻信道功率 ACP 和占用带宽。

在一些带突发频移的 2-FSK 系统中，从本质上说，频谱较宽。通过让频移“更软化”，可是频谱大大变窄。因此，使用 GFSK 可在相同的带宽中传输更高的数据速率。当使用 2-FSK/GFSK 调制时，**DEVIATN** 寄存器规定了 RX 模式中输入信号的预计调制频偏，然后完成

可靠，稳健的解调，DEVIATN 规定了频偏频偏，通过设置 DEVIATION_M 和 DEVIATION_E 值对频偏进行编程，调频编码方式如下：

表 19 调频编码方式

格式	符号	编码
2-FSK/G	‘0’	-偏差
FSK	‘1’	+偏差

11、芯片控制流程

11.1 主控状态机

拥有内置状态机，其可用于在不同工作状态（模式）之间切换，通过试用指令选通脉冲或内部事件（例如：TXFIFO 下溢等）来改变状态。




图 6 控制状态机

11.2 上电复位顺序

当电源开启时，必须复位系统。通过下列两种方法均可以完成这项工作：自动上电复位(POR)或手动复位。自动上电复位或手动复位之后，同时推荐改变输出在 GDO0 引脚上的信号。默认设置是输出一个 CLK_XOSC/192 频率的时钟信号。然而，为了优化 TX 和 RX 模式中的性能，应该从这些设置中另外选择一种 GDO 设置。

11.2.1 CS 自动 POR 模式

芯片集成了一个上电复位电路。CHIP_RDY_n 变低时，完成内部上电序列。CSN 电平被拉低时，可在 SO 引脚上观测到 CHIP_RDY_n。

复位完成后，芯片将处于 IDLE 状态，同时晶振振荡器开始工作。如果芯片拥有足够的时间让该晶振振荡器在上电复位以后稳定，那么 SO 引脚将会在 CSN 电平变低后立即变低。如果 CSN 电平在复位完成以前变低，则 SO 引脚会在变低之前先变高，其表明晶振振荡器还没有稳定，如图 6 所示。




图 7 上电复位

11.2.2 MCU 复位模式

另一种全局复位方法使用 SRES 指令选通脉冲。通过发出这种选通脉冲，所有内部寄存器和状态均被设置为默认值，即 IDLE 状态。手动上电序列如下所示：

- 设置 SCLK=1 和 SI=0，以避免引脚控制模式下潜在的问题
- 选通脉冲 CSN 低电平
- CSN 先为低电平，随后为高电平；从 CS 拉低起至保持 CSN 为高电平至少 40 μ s
- 拉低 CSN，等待 SO 变低(CHIP_RDYn)
- 通过 SI 线发送 SRES 选通脉冲
- 当 SO 再次变低时，复位完成，芯片处于 IDLE 状态




图 8 使用 SRES 完成上电复位

请注意，仅在电源首次开启时才要求上述复位过程。如果用户想随后再复位芯片，只需发送一条 SRES 指令选通脉冲便可。

11.3 晶振控制

晶振(XOSC)可以为自动控制，也可以是始终开启（如果已对 MCSM0.XOSC_FORCE_ON 完成了设置）。

11.3.1 晶振自动控制模式

在自动模式下，发送 SXOFF 或 SPWD 指令选通脉冲可关闭 XOSC；随后，状态机进入 XOFF 或者 SLEEP 状态。该方法仅在 IDLE 状态下有效。当 CSN 变高时，XOSC 关闭。当 CSN 变低时，XOSC 会再次自动开启。然后，状态机转入 IDLE 状态。SPI 接口的 SO 引脚必须在准备使用 SPI 接口以前被拉低。

11.3.2 晶振常开模式

如果强制开启 XOSC，则晶振将始终保持开启，即使是在 SLEEP 状态下也是如此。晶振振荡器开启时间取决于晶振 ESR 和负载电容。

11.4 数字部分稳压器(LDO)控制

LDO 受 CS 与无线唤醒模块控制。

11.4.1 CS 管脚控制 LDO 模式

通过将 CSN 引脚设置为低电平，数字内核的 LDO 开启，同时晶振振荡器启动。SPI 接口上的 SO 引脚必须在 SCLK 的第一个正边缘以前变为低电平。若将芯片编程至断电模式（发送 SPW 选通脉冲），则 CSN 变为高电平后电源便会关闭。待 CSN 变为低电平时，电源和晶振振荡器将会再次开启。

11.4.2 WOR 控制 LDO 模式

稳压器控制数字内核的稳压器受无线控制器控制。当芯片进入 SLEEP 状态，即最低电流消耗状态时，LDO 就被关闭。通过 SPI 接口发送一条 SPWD 指令选通脉冲，并且在释放 CSN 之后，出现这种情况。之后，芯片处于 SLEEP 状态。再次将 CSN 设置为低可开启该调节器和晶振振荡器，并使芯片进入 IDLE 状态。

11.5 有源模式(收发模式)

芯片有两种有源模式：接收模式和发送模式。这两种模式可通过使用 SRX 和 STX 指令选通脉冲直接由 MCU 激活，也可以通过无线唤醒自动激活。

11.5.1 频率合成器校准模式

必须定期对频率合成器进行校准。芯片具有一个手动校准选项（使用 SCAL 选通脉冲），以及三个由 MCSM0.FS_AUTOCAL 设置控制的自动校准选项：

- 由 IDLE 模式进入 RX 或 TX 模式（或者 FSTXON）时进行校准
- 由 RX 或 TX 模式进入 IDLE 模式时自动校准
- 由 RX 或 TX 模式进入 IDLE 模式时每 4 次自动校准一次

11.5.2 RX 模式

当 RX 被激活时，芯片保持在接收模式下，直到成功接收到数据包或者 RX 终止定时器超时。成功接收到数据包后，无线控制器进入 MCSM1.RXOFF_MODE 设置的状态。可能的结果为：

- IDLE
- FSTXON：频率合成器开启，TX 频率下准备就绪。利用 STX 激活 TX
- TX：开始发送前导
- RX：开始搜索新的数据包

请注意：在 MCSM1.RXOFF_MODE=11 且已接收到数据包的情况下，即使从未退出 RX 模式，在有效 RSSI 值再次出现在 RSSI 寄存器中以前也会需要一定的时间。

11.5.3 TX 模式

同样，当 TX 模式被激活时，芯片将保持在 TX 状态下，直到当前数据包已被成功发送。之后，状态会随 MCSM1.TXOFF_MODE 设置而改变。可能的结果与 RX 模式时一样。

11.5.4 MCU 直接控制芯片状态

通过使用指令选通脉冲，MCU 可手动地将状态从 RX 模式进入 TX 模式，反之亦然。若芯片当前处在发送状态且使用 SRX 选通脉冲，则当前发送将被终止，并会进入 RX。若使用 STX 或 SFSTXON 指令选通脉冲时，芯片处于 RX 模式，就会用到“TX-if-CCA”功能。若信道没处于空闲状态，则芯片将保持在 RX 模式下。MCSM1.CCA_MODE 设置控制了空闲信道评估的条件。

注意：可始终使用 SIDLE 指令选通脉冲来强制无线控制器进入 IDLE 状态。

11.6 无线唤醒

无线唤醒(WOR)功能使芯片能够定期地从 SLEEP 唤醒，并在没有 MCU 交互作用的情况下监听输入数据。

11.6.1 无线唤醒工作流程

当通过 SPI 接口发送 SWOR 选通脉冲指令，CSN 获得释放时，芯片将会进入 SLEEP 状态。RC 振荡器必须在 SWOR 选通脉冲可用以前启用，因为它是 WOR 定时器的时钟源。片上定时器会将芯片设置到 IDLE 状态，然后再设置到 RX 状态。RX 状态下一段可编程时间之后，芯片就会回到 SLEEP 状态，除非接收到数据包。

可将芯片设定为：通过 GDO 引脚，在接收到数据包之后发信号给 MCU。如果接收到数据包，则 MCSM1.RXOFF_MODE 会决定该接收数据包末端的行为。若 MCU 读取了数据包，则可通过 SWOR 选通脉冲把芯片从 IDLE 状态转回到 SLEEP 状态。

注：1 将芯片设置到 IDLE 状态，以退出 WOR 模式。

注：2 在 SLEEP 状态下 FIFO 会丢失其存储的内容。

11.6.2 WOR 计数器设置

WOR 定时器有两个事件，即事件 0 和事件 1。在启用了 WOR 的 SLEEP 状态下，达到事件 0 将会开启数字电路的 LDO，并启动晶振振荡器。事件 1 在事件 0 之后等待一个编程时间后发生。利用 WOREVT1.EVENT0 和 WOREVT0.EVENT0 给定的一个尾数值和一个 WORCTRL.WOR_RES 设置的指数值，设定两个连续事件 0 之间的时间。方程式如下：

$$t_{Event0} = \frac{750}{f_{XOSC}} \cdot EVENT0 \cdot 2^{5 \cdot WOR_RES}$$

通过 WORCTRL.EVENT1 编程事件 1 的超时时间。图 8 显示了事件 0 时间超时和事件 1 时间超时之间的时间关系。




图 9 事件 0 和事件 1 的关系

可对芯片进入 SLEEP 状态到下一个事件 0 的时间进行编程，即图 23 中的 t_{SLEEP} 。

11.6.3 RC 振荡器与定时

用于 WOR 功能的低功耗 RC 振荡器频率随温度和电源电压变化而变化。为了尽可能地维持频率精度，只要可能就对 RC 振荡器进行校准，也即 XOSC 正在运行且芯片未处于 SLEEP 状态的时候。当开启电源和 XOSC 时，WOR 定时器所用时钟为 XOSC 的分频时钟。当芯片进入睡眠状态时，RC 振荡器将使用最后一个有效校准结果。RC 振荡器的频率被锁为主时钟的 750 分频时钟。

在一些无线电设备较为经常唤醒的应用中（一般为每秒钟数次），可能会在进行一次 RC 振荡器校准后便关闭校准，以降低电流消耗。通过设置 WORCTRL.RC_CAL=0 可达到上述效果，同时它还要求从寄存器 RCCTRL0_STATUS 和 RCCTRL1_STATUS 中读取 RC 振荡器校准值，并将其分别写回 RCCTRL0 和 RCCTRL1。若关闭 RC 振荡器校准，则在温度和/或电源电压改变的情况下不得不再次将其手动开启。

11.7 RX 终止定时器

芯片拥有一段可编程时间之后 RX 自动终止的可选功能。这种功能的主要用途是无线唤醒，但也可用于其它一些应用。RX 状态下终止定时器开始起作用。利用 MCSM2.RX_TIME 设

置可对超时编程。当超出时限时，芯片控制器便会检查保持 RX 状态的条件；若条件不满足，则 RX 终止。

注：超时编程在 WOR 禁用的情况下芯片通常会返回 IDLE，而在 WOR 开启的情况下返回 SLEEP。RX 终止时，则由 MCSM1.RXOFF_MODE 设置来决定进入哪种状态。

详细如下：

如果使用 MCSM2.RX_TIME_RSSI 功能时由于无载波监听导致 RX 终止，或者使用 MCSM2.RX_TIME 超时功能时没有发现同步字，那么在 WOR 禁用的情况下芯片通常会返回 IDLE，而在 WOR 开启的情况下返回 SLEEP。然而，RX 终止时，则由 MCSM1.RXOFF_MODE 设置来决定进入哪种状态。因此，使用 WOR 模式时，推荐不断地唤醒同步字检测微控制器。通过选择其中一个可编程 GDO 输出引脚上的输出信号 6 连接到微控制器的中断上，可达到这种效果。

11.7.1 基于 RX_TIME_QUAL 信号进行超时编程

可编程条件如下：

- MCSM2.RX_TIME_QUAL=0：若发现同步字则继续接收
- MCSM2.RX_TIME_QUAL=1：若发现同步字，或者前导质量超出阈值(PQT)，则继续接收

11.7.2 RC 振荡器与定时

如果希望在发送开始时接收机进行超时计时，则可使用 MCSM2.RX_TIME_RSSI 功能。然后，若首个有效载波监听采样表明无载波（RSSI 在阈值以下），芯片控制器便会终止 RX。

11.8 数据 FIFO

芯片包含两个 64 字节的 FIFO，一个用于接收数据，另一个用于将要发送的数据。SPI 接口用于从 RXFIFO 读取，以及向 TXFIFO 写入。

11.8.1 FIFO 空满标注控制权限

FIFO 控制器将会检测 RXFIFO 中的溢出，以及 TXFIFO 中的下溢。向 TXFIFO 写入操作时，由 MCU 负责防止 TXFIFO 溢出。TXFIFO 溢出会导致 TXFIFO 内容出现误差。同样，当从 RXFIFO 读取时，MCU 必须避免读取 RXFIFO 越过其空值，因为 RXFIFO 下溢会导致 RXFIFO 数据读取误差。

11.8.2 FIFO 字节数读取方式

当传送 SPI 报头时，SO 引脚可用的芯片状态字节包含读取存取的 RXFIFO 填充等级，以及写入存取的 TXFIFO 填充等级。RXFIFO 和 TXFIFO 中的字节数也可分别从状态寄存器 RXBYTES.NUM_RXBYTES 和 TXBYTES.NUM_TXBYTES 中读取出来。若刚好在通过 SPI 接口读取 RXFIFO 最后一个字节的同时，一个接收到的数据字节被写入 RXFIFO 中，那么 RXFIFO 指示器

便不会得到适当的更新，同时最后一个读取字节将会被复制。为了避免出现这一问题，在收到数据包最后一个字节以前不得刷新 RXFIFO。

11.8.3 FIFO 数据读取方式

数据包长度小于 64 字节时，建议等到接收到全部数据包以后，再从 RXFIFO 读取。

若数据包长度大于 64 字节，则 MCU 必须确定能够从 RXFIFO(RXBYTES.NUM_RXBYTES-1) 中读取的字节数量。可使用下列软件程序：

- 以至少 2 倍于接收 RF 字节速率的速率反复读取 RXBYTES.NUM_RXBYTES，直到相同的值返回两次为止；将该值存储于 n 中
- 若 n<数据包剩余字节数，则从 RXFIFO 中读取 n-1 个字节
- 重复执行步骤 1 和 2，直到 n=数据包剩余字节数
- 从 RXFIFO 中读取剩余字节

11.8.4 FIFO 阈值及 GDO 设置

下表为 FIFO_THR 设置和相应的 RX 和 TXFIFO 阈值。该阈值在 RXFIFO 和 TXFIFO 相反的方向上被编码。在阈值达到时，这给溢出和下溢条件以相等的裕度。

FIFO 中的字节数等于或高于编程阈值时，信号便会拉高。在 GDO 引脚上可看到该信号。

表 20 FIFO 阈值设置

FIFO_THR	Bytes in TX FIFO	Bytes in RX FIFO
0(0000)	61	4
1(0001)	57	8
2(0010)	53	12
3(0011)	49	16
4(0100)	45	20
5(0101)	41	24
6(0110)	37	28
7(0111)	33	32
8(1000)	29	36
9(1001)	25	40
10(1010)	21	44

11(1011)	17	48
12(1100)	13	52
13(1101)	9	56
14(1110)	5	60
15(1111)	1	64

图 15 显示了 FIFO_THR=13 情况下阈值信号触发时 RXFIFO 和 TXFIFO 的字节数。图 16 显示了 GDO 引脚上的信号，此时各个 FIFO 在阈值以上被填充，随后在 FIFO_THR=13 时下降至阈值以下。




图 10 阈值 FIFO 示例




图 11 FIFO 的字节数与 GDO 信号的对比关系
(RX 下 GDOx_CFG=0x00, TX 下 GDOx_CFG=0x02, FIFO_THR=13)

12、RF 配置

12.1 载波频率设置




图 12 频率合成器框图

$$\text{RF 发射频率: } f_{\text{RF}} = 8N/M * f_{\text{osc}} \text{ (unit: Hz)}$$

公式中 f_{RF} 是 RF 频率, N 为 VCO 分频比, M 为 VCO 除法器值

$$N=IP[4:0]+FP[15:0]/2^{16}$$

通过设置寄存器中的 DIVSEL 来设置 M 值, 如下表所示:

表格 21 DIVSEL 设置方法

DIVSEL[2:0] 设置	
101	VCO 除法器 M 为 2, RF 设定在 850MHz-1050MHz;
111	VCO 除法器 M 为 4, RF 设定在 425MHz-525MHz
110	VCO 除法器 M 为 6, RF 设定在 283MHz-350MHz;
011	VCO 除法器 M 为 8, RF 设定在 212.5MHz-262.5MHz;
010	VCO 除法器 M 为 12, RF 设定在 141.6MHz-175MHz;
其他	无效

举例说明, 当 Xtal 使用 26MHz 时钟, 要设定到发射频率 433.2MHz。

- 1、设定 DIVSEL[2:0]=3'b111,433MHzband 的设定, 对应 VCO 分频值 M 为 4;
- 2、设定整数部分 IP[5:0] 为 8, 16 进制为 0x08, 小数部分 FP[15:0] 为 21677, 16 进制为 0x54AD;
- 3、计算出: $N=IP[4:0]+FP[15:0]/2^{16}=8+21677/2^{16}=8.33076$
- 4、 $f_{\text{RF}}=8N/M*f_{\text{osc}}=(8*8.33076/4*26)\text{ MHz}=433.19952\text{ MHz}$

12.2 输出功率设置

RF 输出功率电平具有不同的输出编程等级。其功率见控制寄存器地址 0x24, 为 8bit 的控制寄存器。输出功率为 -22~18dBm@433MHz。

13、封装外形




图 13 QFN20 4*4 封装图

表 22 尺寸表

Description		Symbol	MIN	NOM	MAX
Total Thickness		A	0.7	0.75	0.8
Stand off		A1	0	0.02	0.05
Mold Thickness		A2	---	0.55	---
L/F Thickness		A3		0.203REF	
Lead Width		B	0.2	0.25	0.3
Body Size	X	D	4BSC		
	Y	E	4BSC		
Lead Pitch		E	0.5BSC		
EP Size	X	D2	1.9	2	2.1
	Y	E2	1.9	2	2.1
Lead Length		L	0.3	0.4	0.5

Lead Tip To Exposed Pad Edge	K	0. 6REF
Package Edge Tolerance	aaa	0. 1
Mold Flatness	ccc	0. 1
Coplanarity	eee	0. 08
Lead Offset	bbb	0. 1
Exposed Pad Offset	fff	0. 1