CD4071

■ 产品简介

CD4071 是一款采用先进 CMOS 技术设计的集成 4 组 2 输入或门逻辑集成电路。

■ 产品特点

- 低输入电流: I_{IN}≤1uA, @ V_{IN}=VDD=18V, Ta=25℃
- 宽工作电压范围: 3V to 18 V
- 低静态功耗: 典型值 I_{DD}=0.01uA, @VDD=18V, Ta=25℃ 4组2输入或门

封装形式: DIP14 、SOP14

■ 产品用途


- 逻辑电路
- 工控应用

其它应用领域

■ 封装形式和管脚功能定义

管脚 序号	管脚 定义	管脚说明	管脚 序号	管脚 定义	管脚说明
1	A	输入 A	14	VDD	电源正
2	В	输入 B	13	Н	输入H
3	Ј	输出J	12	G	输入 G
4	K	输出 K	11	M	输出 M
5	С	输入C	10	L	输出 L
6	D	输入 D	9	F	输入F
7	VSS	电源地	8	Е	输入E

注: CDxxxxD 表示 DIP14 封装, CDxxxxS 表示 SOP14 封装。




■ 极限参数

参数	符号	极限值	单位
工作电压	V_{CC}	-0.5-20	V
输入/输出电压	V_{IN} , $V_{I/O}$	-0. 5+VSS-VDD+0. 5V	V
输入电流	$I_{\rm I}$	±10	mA
耗散功率	P_{D}	500	mW
工作温度	$T_{\mathbf{A}}$	0-70	$^{\circ}$
存储温度	Ts	-65-150	$^{\circ}$
引脚焊接温度	T_{W}	260, 10s	$^{\circ}$

注:极限参数是指无论在任何条件下都不能超过的极限值。如果超过此极限值,将有可能造成产品劣化等物理性损伤; 同时在接近极限参数下,不能保证芯片可以正常工作。

■ 原理逻辑图



■ 真值表

IN	OUTPUTS		
A, C, E, H	J、K、L、M		
0	0	0	
0	1	1	
1	0	1	
1	1	1	

注: 0 代表低电平; 1 代表高电平。

■ 推荐工作条件

项目	符号	最小值	典型值	最大值	单位
工作电压	V_{DD}	3		18	V
输入输出电压	V_{IN} , $V_{I/O}$	0		VDD	V
工作温度	T_{A}	0		60	$^{\circ}$



■ 电学特性

直流电学特性: (Ta =25℃)


符号	项目	测试条件		VDD (V)	最小值	典型值	最大值	单位
V _{IH}	<u> </u>		Vo= 0.5V	5	3. 5			V
	高电平有效	Io ≪1uA	$V_O = 1V$	10	7. 0			V
	输入电压		Vo= 1.5V	15	11.0			V
	化由亚去盐	I _O ≤1uA	Vo= 4.5V	5			1.5	V
V_{IL}	低电平有效 输入电压		Vo= 9V	10			3. 0	V
	柳八电压		Vo=13.5V	15			4. 0	V
		I _{OUT} <1uA		5	4. 95			V
V_{OH}	高电平输出电压			10	9. 95			V
				15	14. 95			V
		I _{OUT} <1uA		5			0.05	V
V_{OL}	低电平输出电压			10			0.05	V
				15			0.05	V
${ m I}_{ extsf{IN}}$	输入电流	V _{IN} =VDD or VSS		18		0.01	1.0	uA
		Vo= 4.6V		5		-1.0		mA
I _{OH}	高电平输出电流	Vo= 2.5V		5		-4.3		mA
- OH		Vo= 9.5V		10		-2.2		mA
		Vo= 13.5V		15		-8. 1		mA
		Vo= 0.4V		5		2. 2		mA
I_{OL}	低电平输出电流	Vo= 0.5V		10		5. 3		mA
		Vo= 1.5V		15		20		mA
	工作电流	V _{IN} =VDD or VSS		5		0.01	1	uA
I_{DD}				10		0.01	2	uA
1 DD				15		0.01	4	uA
				18		0.01	5	uA


交流电学特性: Ta=25℃, R_L=200k, C_L=47pF 见测试方法。

项目	符号	测试条件	最小值	典型值	最大值	单位
	t _{PHL} t _{PLH}	VDD=5V		70		ns
INPUTS to OUTPUTS		VDD=10V		40		ns
		VDD=15V		30		ns
	t _{THL}	VDD=5V		35		ns
Transition time		VDD=10V		20		ns
		VDD=15V		15		ns

■ 测试方法

1、测量接线和波形示意图





注: 1、CL电容为外接贴片电容(0805),靠近输出管脚接入,电容地靠近芯片VSS接入;

2、Input: 端口输入电平, f=1MHz, D=50%; tr=tf≤20ns;

3、Output: 输出测试端;


4、S1 断开, S2闭合;

5、以上为交流电学特性表中相应测试项目。

■ 封装信息

单位:毫米 / 英寸

DIP14



S0P14

