

LKP62311DF 系列 DDR 终端稳压器 产品说明书

瓴科微电子

LKP62311DF 系列 DDR 终端稳压器

1 特点

- 输入电压：2.5V、3.3V
- VLDOIN 电压：1.1V~3.5V
- 最小输出电容：20 μ F
- 用于监视输出状态的 PGOOD 信号
- 具有遥感功能（VOSNS）
- 具有欠压保护和热保护功能
- 内置软启动
- 支持 DDR、DDR2、DDR3、DDR3L、低功耗 DDR3、DDR4 VVT
- 封装形式：DFN10(3.00mm \times 3.00mm \times 0.75mm)，塑封

2 应用

- 用于 DDR、DDR2、DDR3、DDR3L、低功耗 DDR3 和 DDR4 的存储器终端稳压器

- 笔记本、台式机和服务
- 电信和数据通信
- 基站
- 液晶电视和等离子电视
- 复印件和打印机
- 机顶盒

3 概述

LKP62311DF 是一款 DDR 终端稳压器，能快速动态响应，且仅需 20 μ F 输出电容就能满足 DDR、DDR2、DDR3、DDR3L、低功耗 DDR3 和 DDR4 VTT 总线终端的电源要求。此外，LKP62311DF 还提供了漏极开路的 PGOOD 信号，用于监控输出状态；提供 EN 信号，用于 DDR 在 S3（挂起至 RAM）期间为 VTT 放电。

器件信息

型号	封装	封装尺寸
LKP62311DF	DFN10	3.00mm \times 3.00mm \times 0.75mm




图 1 LKP62311DF 典型应用电路图

目 录

1 特点	2
2 应用	2
3 概述	2
4 管脚排布与功能描述	5
4.1 引脚排列	5
5 电特性	5
5.1 绝对最大额定值	5
5.2 推荐工作条件	6
5.3 热性能信息	6
5.4 电特性	6
6 特性曲线	7
7 应用信息	10
7.1 功能描述	10
7.2 原理框图	11
7.3 典型应用	11
7.4 输出负载注意事项	12
7.5 REF _{IN} 基准输入	12
7.6 REF _{OUT} 基准输出	12
7.7 PG _{OOD} 输出正常	12
7.8 输出电容和瞬态响应	12
8 封装形式（DFN10）	13
9 机械、包装和可订购的信息	14
9.1 载带和卷盘信息	14
9.2 订货信息	15
10 版本修订	15

4 管脚排布与功能描述

4.1 引脚排列




图 2 引脚排列图（顶视图）

表 1 引脚说明

序号	符号	功能描述
1	REFIN	基准电压输入，建议接 100nF 陶瓷电容到 GND
2	VLDOIN	LDO 电源输入，建议接最小 10 μ F 陶瓷电容到 PGND
3	VO	LDO 功率输出，建议接最小 20 μ F 陶瓷电容到 PGND（尽可能靠近输出端）
4	PGND	LDO 功率地
5	VOSNS	LDO 电压采样，应连接到输出电容的正极或负载的正端
6	REFOUT	基准电压输出，建议接 100nF 陶瓷电容到 GND
7	EN	使能控制端，高电平有效。若要实现自启动，可将 EN 连接到 VIN，切勿悬空。 在 DDR VTT 应用中，应连接至 SLP_P3
8	GND	信号地
9	PGOOD	开漏输出 Power Good 信号，当输出在 $\pm 20\%$ REFOUT 范围内时拉高
10	VIN	电源输入，建议接最小 1 μ F 陶瓷电容到 GND
散热焊盘		增强散热性能，为确保正常工作，应将该焊盘连接至电路板的接地层

5 电特性

5.1 绝对最大额定值

参数	符号	最小值	最大值	单位
VIN 引脚电压	V_{IN}	-0.3	3.6	V
VO 引脚电压	V_{OUT}	-0.3	3.6	V
REFIN 引脚电压	V_{REFIN}	-0.3	3.6	V
REFOUT 引脚电压	V_{REFOUT}	-0.3	3.6	V
VOSNS 引脚电压	V_{VOSNS}	-0.3	3.6	V
VLDOIN 引脚电压	V_{VLDOIN}	-0.3	3.6	V
EN 引脚电压	V_{EN}	-0.3	6.5	V
PGOOD 引脚电压	V_{PGOOD}	-0.3	6.5	V
功耗	P_D	-	2	W

参数	符号	最小值	最大值	单位
引脚焊接温度 (5s)	T_h	240	250	°C
贮存温度	T_{STG}	-55	150	°C
结温范围	T_J	150		°C

注：超过绝对最大额定值的压力可能会对设备造成永久性损坏。暴露于任何绝对最大额定值设置时间过长，可能会影响设备的可靠性和使用寿命。

5.2 推荐工作条件

参数	符号	最小值	最大值	单位
VIN 引脚电压	V_{IN}	2.375	3.5	V
VO 引脚电压	V_{OUT}	0	3.5	V
REFIN 引脚电压	V_{REFIN}	0.5	1.8	V
REFOUT 引脚电压	V_{REFOUT}	0	1.8	V
VOSNS 引脚电压	V_{VOSNS}	0	3.5	V
VLDOIN 引脚电压	V_{VLDOIN}	0	3.5	V
EN 引脚电压	V_{EN}	0	3.5	V
PGOOD 引脚电压	V_{PGOOD}	0	3.5	V
工作温度	T_A	-40	+85	°C

5.3 热性能信息

热指标	LKP62311DF	单位
	10 个引脚	
R _{θJc} 结至外壳热阻 _(top)	86	°C/W
R _{θJc} 结至外壳热阻 _(bot)	12	°C/W

5.4 电特性

若无特殊说明，测试条件为 $T_A = 25^\circ\text{C}$

参数	符号	测试条件	最小值	典型值	最大值	单位
输入电流	I_{IN}	$V_{EN}=3.3\text{V}$, 无负载	-	0.7	2	mA
关断电流	I_{SHDN}	$V_{EN}=0\text{V}$, $V_{REFIN}=0\text{V}$, 无负载	-	65	100	μA
		$V_{EN}=0\text{V}$, $V_{REFIN}>0.4\text{V}$, 无负载	-	200	500	μA
VLDOIN 输入电流	I_{LDON}	$V_{EN}=3.3\text{V}$, 无负载	-	1	50	μA
VLDOIN 关断电流	$I_{LDON(SDN)}$	$V_{EN}=0\text{V}$, 无负载	-	0.1	50	μA
REFIN 输入电流	I_{REFIN}	$V_{EN}=3.3\text{V}$	-	-	1	μA
VO 输出直流电压	V_{VOSNS}	$V_{REFOUT}=1.25\text{V(DDR1)}$, $I_O=0\text{A}$	1.235	1.25	1.265	V
		$V_{REFOUT}=0.9\text{V(DDR2)}$, $I_O=0\text{A}$	0.885	0.9	0.915	V
		$V_{REFOUT}=0.75\text{V(DDR3)}$, $I_O=0\text{A}$	0.735	0.75	0.765	V
		$V_{REFOUT}=0.675\text{V(DDR3L)}$, $I_O=0\text{A}$	0.660	0.675	0.690	V
		$V_{REFOUT}=0.6\text{V(DDR4)}$, $I_O=0\text{A}$	0.585	0.6	0.615	V
VO 输出电压误差	V_{VOTOL}	$-2\text{A}<I_{VO}<2\text{A}$, $T_A=25^\circ\text{C}$	-25	-	25	mV
VO 拉电流	I_{VOSRCL}	参考 REFOUT, $V_{VOSNS}=0.9V_{REFOUT}$, $T_A=25^\circ\text{C}$	3	-	4.5	A

参数	符号	测试条件	最小值	典型值	最大值	单位
VO 灌电流	I _{VOSNCL}	参考 REFOUT, V _{VOSNS} =1.1V _{REFOUT} , T _A =25°C	3.5	-	5.5	A
输出关断放电电阻	R _{DSCRHG}	V _{REFIN} =0V, V _{OUT} =0.3V, V _{EN} =0V, T _A =25°C	-	18	25	Ω
PGOOD 阈值电压	V _{TH(PG)}	上拉(V _{VOSNS} 相对 R _{REFOUT}), T _A =25°C	-23.5	-20	-17.5	%
		下拉, T _A =25°C	17.5	20	23.5	
		迟滞, T _A =25°C	-	5	-	
PGOOD 上升延时	T _{PGDLY}	上升沿	-	2	-	ms
PGOOD 输出低电压	V _{PGLOW}	I _{SINK} =4mA	-	-	0.4	V
PGOOD 输出低延时	T _{PBADDLY}	V _{VOSNS} 超出±20%PGOOD 阈值	-	10	-	μs
PGOOD 漏电流	I _{PGLK}	V _{VOSNS} =V _{REFIN} (PGOOD 高阻抗), V _{PGOOD} =V _{VIN} +0.2V	-		1	μA
REFIN 电压范围	V _{REFIN}	-	0.5	-	1.8	V
REFIN 开启电压	V _{REFIN_UVLO}	REFIN 上升	360	390	420	mV
REFIN 开启电压迟滞	V _{REFIN-UVHYS}	-	-	20	-	mV
REFOUT 电压	V _{REFOUT}	-	-	REFIN	-	V
REFOUT 电压误差	V _{REFOUTTOL}	-1mA<I _{REFOUT} <1mA, V _{REFIN} =1.25V	-12	-	12	mV
		-1mA<I _{REFOUT} <1mA, V _{REFIN} =0.9V	-12	-	12	mV
		-1mA<I _{REFOUT} <1mA, V _{REFIN} =0.75V	-12	-	12	mV
		-1mA<I _{REFOUT} <1mA, V _{REFIN} =0.675V	-12	-	12	mV
		-1mA<I _{REFOUT} <1mA, V _{REFIN} =0.6V	-12	-	12	mV
REFOUT 拉电流	V _{REFOUTSRCL}	V _{REFOUT} =0V	10	40	-	mA
REFOUT 灌电流	V _{REFOUTSNCL}	V _{REFOUT} =0V	10	40	-	mA
VIN 开启电压	V _{VIN_UVLO}	-	2.2	2.3	2.4	V
VIN 开启电压迟滞	V _{VIN-UVHYS}	-	-	50	-	mV
使能端输入高电平电压	V _{ENIH}	-	1.7	-	-	V
使能端输入低电平电压	V _{ENIL}	-	-	-	0.3	V
使能输入漏电流	I _{ENLK}	V _{EN} =3.3V	-1	0.1	1	μA
过温保护点	T _{SD}	-	-	150	-	°C
过温保护滞环宽度	T _{HYS}	-	-	20	-	°C

6 特性曲线

若没有其他说明, 输出电容为 3x10uF 陶瓷电容。




图 3 输出电压和负载电流关系曲线图（DDR）




图 4 输出电压和负载电流关系曲线图（DDR2）




图 5 输出电压和负载电流关系曲线图（DDR3）




图 6 输出电压和负载电流关系曲线图（DDR3L）




图7 输出电压和负载电流关系曲线图（DDR3 or DDR4）





图8 压差和负载电流关系曲线图

7 应用信息

7.1 功能描述

LKP62311DF 器件是一款 DDR 终端稳压器，专为低输入电压、低成本、低噪声系统而设计，其中空间是关键考虑因素。该器件保持了快速的瞬态响应，并且只需要 20 μ F 的最小输出电容。设备支持遥感功能，支持 DDR、DDR2、DDR3、DDR3L、低功率 DDR3、DDR4 VTT 总线终端的电源要求。

7.2 原理框图



7.3 典型应用




图9 典型应用

注 1: C_{IN} 建议选用至少 10 μ F、X7R 或更高等级的陶瓷电容。为减小干扰，应将 C_{IN} 放置于 VIN 和 PGND 之间，

且应尽量减小电容和 VIN、PGND 构成的回路。对于 VIN 的欠压锁定(UVLO)保护，当 VIN 低于 UVLO 阈值电压时，VO 和 REFOUT 关断(该关断是非锁存保护)。

注 2: CLDOIN 建议选用 10 μ F+100nF 陶瓷电容。若 COUT 选用较大的陶瓷电容，CLDOIN 容值建议为 COUT 容值的一半。

注 3: COUT 建议选用 3 \times 10 μ F、X7R 陶瓷电容，以最小化 ESR 和 ESL。尽可能靠近 VO 引脚。为保证准确的输出调整率，降低线路电阻的影响，应将 VOSNS 通过不走电流的路径连接到负载的正端或 COUT 的正极。

7.4 输出负载注意事项

PCB 布线时建议走线长度要短，输入输出电容应尽可能的靠近芯片管脚处，保证芯片底部的散热焊盘与 PCB 板的接地层连接。

7.5 REFIN 基准输入

REFIN 为参考基准输入，REFOUT 输出电压在 V_{REFOUTTOL} 范围内与 REFIN 完全一致。

当 REFIN 设置为标准 DDR 终端应用时，REFIN 可由连接到存储器电源总线(VDDQ)的外部等效分压器设置。LKP62311DF 支持从 0.5 V~1.8 V 的 REFIN 输入电压范围。

7.6 REFOUT 基准输出

REFOUT 为参考基准输出，当配置为 DDR 终端应用时，REFOUT 会为存储器应用电路提供 DDR VTT 参考电压，可支持 10mA 的灌/拉电流。当 REFIN 电压上升至 0.39V 且 VIN 高于 UVLO 阈值时，REFOUT 变为有效。当 REFOUT 小于 0.375V 时，将被禁用，然后通过内部 10k Ω MOSFET 放电至 GND。REFOUT 与 EN 状态无关。

7.7 PGOOD 输出正常

当 VO 输出在 $\pm 20\%$ REFOUT 范围内时，PGOOD 输出高电平信号；当 VO 输出超过该范围后，PGOOD 在 10 μ s 内被拉低。在初始 VO 启动期间，PGOOD 在 VO 进入电源正常范围后 2ms 被拉高。由于 PGOOD 是开漏输出，建议使用 100k Ω 的电阻上拉。

7.8 输出电容和瞬态响应

输出电容的 ESR 影响稳定性，尤其是小电容。较大的输出电容值可以减小峰值偏差，并为较大的负载电流变化提供更好的瞬态响应。

必须特别考虑陶瓷电容器的使用。陶瓷电容器是用各种介质制造的，每种介质在温度和施加电压下都有不同的性能。最常用的 Z5U、Y5V、X5R 和 X7R。Z5U 和 Y5V 适用于小封装的应用环境中，但它们往往具有强电压和温度系数，如图 10 和 11 所示。当与 5V 稳压器一起使用时，在工作温度范围内施加的直流偏置电压的有效电容值可低至 1 μ F 至 2 μ F。X5R 和 X7R 具有更稳定的特性，更适合用作输出电容。X7R 类型在温度范围内具有更好的稳定性，而 X5R 更便宜，可提供更高的值。X5R 和 X7R 指定工作温度范围和最大电容值随温度变化比 Y5V 和 Z5U 电容器好。随着元件外壳尺寸的增大，电容器的直流偏置特性趋于改善，但应验证工作电压下的预期电容。

电压和温度系数并不是问题的唯一来源。有些陶瓷电容器具有压电响应。由于机械应力，压电装置在其两端产生电压，类似于压电加速度计或麦克风的工作方式。对于陶瓷电容器，应力可以由系统中的振动或热瞬态引起。




图 10 陶瓷电容器直流偏置特性






图 11 陶瓷电容器温度特性

8 封装形式 (DFN10)






尺寸符号	单 位: mm		
	最 小	公 称	最 大
A	0.65	0.75	0.85
A1	-	-	0.05
b	0.20	-	0.30
C	0.15	0.20	0.25
D	2.80	3.00	3.20
E	2.80	3.00	3.20
E2	1.55	1.70	1.85
e	0.50BSC		
L	0.30	0.40	0.50
Nd	2.25	2.40	2.55

9 机械、包装和可订购的信息

以下页面包括机械、包装和可订购的信息。


9.1 载带和卷盘信息



*所有尺寸均为标称尺寸

器件	封装	引脚数	卷盘直径 (mm)	卷盘宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	引脚 1 象限
LKP62311DF	DFN10	10	330	12.4	3.3	3.3	1.1	8.0	12.0	Q2

胶带和卷轴盒的尺寸



*所有尺寸均为标称尺寸

器件	封装	引脚数	长度 (mm)	宽度 (mm)	高度 (mm)
LKP62311DF	DFN10	10	346.0	346.0	33.0

LK
①

P
②

62311
③

DF
④

9.2 订货信息

- ① 产品系列代号
- ② 分类标识
- ③ 产品代号
- ④ 封装形式

表 2 订货信息表

型号	封装	质量等级	工作温度
LKP62311DF	DFN10, 塑料封装	工业级	-40℃~+85℃

10 版本修订

版本号	日期	版本说明	更改说明
REV 1.00	2024-11-04	更新版本	—