


1 产品概述

JSM2103S是一款高压、高速功率 MOSFET 高低侧驱动芯片。具有独立的高侧和低侧参考输出通。

JSM2103S采用高低压兼容工艺使得高、低侧栅驱动电路可以单芯片集成，逻辑输入电平兼容低至 3.3V 的 CMOS 或LSTTL 逻辑输出电平，输出具有大电流脉冲能力和防直通的死区逻辑。JSM2103S其浮动通道可用于驱动高压侧 N 沟道功率 MOSFET，浮地通道最高工作电压可达250V。JSM2103S采用 SOP-8封装，可以在-40℃至 125℃温度范围内工作。




2 产品特性

- 自举工作的浮地通道
 - 最高工作电压为+250 V
 - 兼容 3.3V, 5V 和 15V 输入逻辑
 - dV_s/dt 耐受能力可达 ± 50 V/ns
 - V_s 负偏压能力达-9V
 - 栅极驱动电压从 5 V 到 20V
 - 集成欠压锁定电路
 - 欠压锁定正向阈值 4.4V
 - 欠压锁定负向阈值 4.2V
 - 防直通死区逻辑
 - 死区时间设定 200ns
 - 芯片传输延时特性
 - 开通/关断传输延时 $T_{on}/T_{off} = 150ns/140ns$
 - 延迟匹配时间 50ns
 - 宽温度范围-40℃ ~125℃
 - 输出级拉电流/灌电流能力 1.2A/1.5A
 - 符合 RoSH 标准
- SOP-8


3 应用范围

- 电机控制
- 电动工具
- 通用逆变器
- 水泵/热泵控制器
- 电动车/平衡车

简化示意图



4 引脚功能描述



芯片引脚描述

编号	名称	功能
1	V _{CC}	供电电源
2	HIN	高侧信号输入
3	LIN	低侧信号输入
4	V _{SS}	地
5	LO	低侧输出
6	V _S	高侧浮动地
7	HO	高侧输出
8	V _B	高侧浮动电源

5 产品规格

极限工作范围

超过极限最大额定值可能造成器件永久性损坏。所有电压参数的额定值是以 VSS 为参考的，环境温度为 25℃。

符号	定义	最小值	最大值	单位
V_B	高侧浮动电源电压	-0.3	275	V
V_S	高侧浮动地电压	$V_B - 25$	$V_B + 0.3$	
V_{HO}	高侧输出电压	$V_S - 0.3$	$V_B + 0.3$	
V_{CC}	低侧供电电压	-0.3	25	
V_{LO}	低侧输出电压	-0.3	$V_{CC} + 0.3$	
V_{IN}	逻辑输入电压	-0.3	$V_{CC} + 0.3$	
dV_S/dt	允许瞬态 VS 电压转换速率	—	50	V/ns

ESD额定值

符号	定义	最小值	最大值	单位
ESD	人体放电模式	1.5	—	kV
	机器放电模式	500	—	V

额定功率

符号	定义	最小值	最大值	单位
P_D	封装功率 ($T_A \leq 25^\circ\text{C}$)	—	0.625	W

热量信息

符号	定义	最小值	最大值	单位
R_{thJA}	结到环境的热阻	—	200	$^\circ\text{C}/\text{W}$
T_J	结温	—	150	$^\circ\text{C}$
T_S	存储温度	-55	150	
T_L	引脚温度	—	300	

推荐工作范围

为了正确地操作，器件应当在以下推荐条件下使用。 V_S 和 VSS 的偏置额定值是在电源电压为 15V 时进行测量的，无特殊说明的情况下，所有电压参数的额定值是以 VSS 为参考的，环境温度为 25℃。

符号	定义	最小	最大	单位
V_B	高侧浮动电源电压	$V_S + 5$	$V_S + 20$	V
V_S	高侧浮动地电压	-9	250	
V_{HO}	高侧输出电压	V_S	V_B	
V_{CC}	低侧供电电压	6	20	
V_{LO}	低侧输出电压	0	V_{CC}	
V_{IN}	逻辑输入电压	0	V_{CC}	
T_A	环境温度	-40	125	$^\circ\text{C}$

注 1：可用于 VSS-50V 的瞬态负 VS，脉冲宽度为 50ns，由设计保证。

注 2：当输入脉冲宽度低于 1us 时，输入脉冲不能正常传输。

电气特性

无特殊说明的情况下 $T_A = 25^\circ\text{C}$, $V_{CC} = V_{BS} = 15\text{V}$, $CL = 1\text{nF}$ 。

动态参数特性

符号	定义	最小值	典型值	最大值	单位	测试条件
t_{ON}	开通传输延时	—	150	250	ns	$V_S = 0\text{V}$
t_{OFF}	关断传输延时	—	140	250	ns	$V_S = 250\text{V}$
t_R	开启上升时间	—	50	100	ns	
t_F	关闭下降时间	—	40	100	ns	
DT	死区时间	—	200	—	ns	
MT	延迟匹配时间(t_{ON} , t_{OFF})	—	—	50	ns	

静态参数特性

无特殊说明的情况下 $V_{CC} = V_{BS} = 15\text{V}$, $T_A = 25^\circ\text{C}$ 。 V_{IH} 、 V_{IL} 和 I_{IN} 参数参考 V_{SS} ，相应的适用于输入引脚 HIN 和 LIN。
 V_O 和 I_O 参数参考 V_{SS} ，并且相应的适用于输出引脚 HO 和 LO。

符号	定义	最小值	典型值	最大值	单位	测试条件
V_{CCUV+}	V_{CC} 欠压正向阈值	—	4.4	—	V	
V_{CCUV-}	V_{CC} 欠压负向阈值	—	4.2	—	V	
I_{LK}	高侧浮动电源泄露电流	—	—	50	μA	$V_B = V_S = 250\text{V}$
I_{QBS}	V_{BS} 静态电流	—	10	20	μA	$V_{IN} = 0\text{V}$ or 5V
I_{QCC}	V_{CC} 静态电流	—	190	600	μA	$V_{IN} = 0\text{V}$ or 5V
V_{IH}	输入逻辑高电平阈值电压	2.5	—	—	V	$V_{CC} = 10\text{V}$ to 20V
V_{IL}	输入逻辑低电平阈值电压	—	—	0.8	V	$V_{CC} = 10\text{V}$ to 20V
V_{OH}	输出高电平电压降 $V_{BIAS} - V_O$	—	—	0.2	V	$I_O = 0\text{A}$
V_{OL}	输出低电平电压降 V_O	—	—	0.1	V	$I_O = 0\text{A}$
I_{IN+}	逻辑“1”输入偏置电流	—	10	20	μA	$HIN = 5\text{V}$, $\overline{LIN} = 0\text{V}$
I_{IN-}	逻辑“0”输入偏置电流	—	15	30	μA	$HIN = 0\text{V}$, $\overline{LIN} = 5\text{V}$
I_{O+}	输出拉电流	—	1.2	—	A	$V_O = 0\text{V}$ $PW \leq 10\mu\text{s}$
I_{O-}	输出灌电流	—	1.5	—	A	$V_O = 15\text{V}$ $PW \leq 10\mu\text{s}$

6 功能描述




图 6-1 JSM2103S输入输出时序波形




图 6-2 传输延时波形定义




图 6-3 死区时间波形定义

7 JSM2103STR 说明

概览

JSM2103S是一款高压、高速功率 MOSFET 高低侧驱动芯片。具有独立的高侧和低侧参考输出通道。
JSM2103S逻辑输入电平兼容低至 3.3V 的 CMOS 或 LSTTL 逻辑输出电平，输出具有大电流脉冲能力和防直通的死区逻辑。
JSM2103S其浮动通道可用于驱动高压侧 N 沟道功率 MOSFET，浮地通道最高工作电压可达 250V，该浮动通道需要额外的自举电路支持。另外，JSM2103S的高侧与低侧均包含有欠压保护功能。

功能框图




图 7-1 JSM2103S功能框图

芯片工作逻辑

JSM2103S的信号输入端口采用电平触发模式，即电压值符合逻辑要求，芯片即可正常工作，如表 7-1 所示。

表 7-1 输入输出逻辑表

INPUT		OUTPUT	
HIN	LIN/	HO	LO
L	L	L	H
L	H	L	L
H	L	L	L
H	H	H	L

注：H 代表高电平；L 代表低电平

信号输入端口

JSM2103S包含有一相高侧和低侧信号输入端口，用于接收来自主控的控制信号。高侧与低侧之间有互锁功能，当高侧输入信号为高，低侧输入信号为低时，该功能会被触发，使高侧和低侧的输出信号都变为低电平信号。且高侧与低侧信号之间存在内置的死区时间，有效避免了输出信号重叠导致。HIN 端口内对 VSS 设计有 800K 电阻，LIN 端口内对 VDD 设计有 800K 电阻，因此在不使用该两端口时，可以将其浮置，但建议 HIN 与 VSS 短接，LIN 与 VDD 短接。

输出端口

输出端口内部为推挽结构，用于直接驱动功率器件 MOSFET/IGBT。低侧的输出端口参考地为 COM，高侧的输出端口参考地为 VS，其中 VS 为高压时，VB-VS 之间的电压域需要通过自举电路供电才能正常工作。VS 引脚具有一定的耐负脉冲能力，可以保证在-9V，50ns 的脉冲条件下不发生损坏。

欠压保护功能

JSM2103S 的低压区驱动器包含欠压保护电路，欠压保护电路可以监控电源电压 (VCC)，在电压足以驱动外部 MOSFET（达到相应预设阈值）之前，UVLO 电路将抑制所有输出。所以，当 VCC 引脚的电压上升至超过 UVLO 阈值之前，所有输出端口都保持低电平。




图 7-2 欠压功能波形定义

如图 7-2 所示，当 VCC 发生欠压时，所有输出信号立刻变为低电平，当 VCC 的电压再次回升超过欠压阈值时，所有输出信号恢复，且 LO 电压值与当前 VCC 保持一致，HO 电压值与当前 VB-VS 保持一致。此外 JSM2103S 中内置了 UVLO 的阈值迟滞，上述电源电压下降触发欠压的阈值与电压回升芯片正常工作的阈值之间存在一定的迟滞量，可以防止电源电压发生波动时的输出异常波形。

8 应用信息

在大多数的应用环境中，主控 IC 的 PWM 输出级电压往往只有 3.3V 或者 5V 的能力，并不足以驱动功率端的 MOSFET，因此与 MOSFET 之间需要一个大功率的驱动级芯片用于驱动 MOSFET 的栅极电压，使驱动电压上升至 12V-15V，这样才能使 MOSFET 处于稳定的完全打开状态。同时驱动芯片提高了功率器件的开关速率和减少了相关的开关功率损耗。

典型应用电路




图 8-1 典型应用电路图

自举电路设计指南

一般半桥电路中的结构如图 8-2 所示，包含有自举电阻，自举二极管和自举电容这三部分。这种方案是当前电机驱动中最常用的且性价比最高的方案。




图 8-2 自举电路基本结构

自举电路电容选择

为了确定自举电容的大小，我们首先需要评估以下几点：

- MOS 开启所需要的栅极电荷 Q_g ;
- MOS 的 GS 漏电 I_{LK_GS} ;
- 驱动的静态工作电流 I_{QBS} ;

-自举二极管的漏电 I_{LK_DIODE} ;

-自举电容漏电 I_{LK_CAP} ;

-上桥置高时间 T_{HON} .

当自举电容使用电解电容时 I_{LK_CAP} 才会纳入计算值, 其他类型的电容均不需要考虑。这里推荐至少使用一颗低 ESR 的陶瓷电容, 并联电解电容和低 ESR 陶瓷电容可以实现更好的电路工作特性。

通过计算, 我们能得出一次开启所需损耗的电容值:

$$Q_{TOT} = Q_G + (I_{LK_GS} + I_{QBS} + I_{LK_DIODE} + I_{LK_CAP}) \times T_{HON}$$

在自举过程中, V_{BS} 可以下降的范围 ΔV_{BS}

$$\Delta V_{BS} \leq V_{CC} - V_F - V_{GSmin} - V_{DSon}$$

在此过程中, 需要保证:

$$V_{GSmin} > V_{BSUV-}$$

V_F MOS 的反向二极管压降

V_{GSmin} 保持 MOS 管导通的最小栅极电压

V_{DSon} 下桥 MOS 的导通压降

用以上结果, 可以计算得出:

$$C_{BOOTmin} = \frac{Q_{TOT}}{\Delta V_{BS}}$$

注意: 此处计算自举电容的过程中, 仅仅计算了一次脉冲过程所需的电荷量, 没有考虑 PWM 的占空比与频率等问题。如果是使用 PWM 波控制的信号, 请以上述计算方式为基础, 经过一定的等效换算得到其实际所需要的自举电容大小。

自举电路的注意事项

A. 自举电阻

自举电阻会在部分自举电路中使用, 并不是必须元器件。在启动时 HO 与 LO 可能会发生异常跳变, 此时增加自举电阻, 自举电阻会在自举电路启动时, 限制从自举二极管经过的电流, 能够非常有效地抑制一些不良信号, 起到保护电路的功能。

B. 自举电容

在上桥臂长时间开启的电路设计中, 使用电解电容作为自举电容的设计必须考虑 ESR。上桥臂长时间开启需要一个容值较大的自举电容, 一般选用电解电容较多。但是电解电容有一定的内阻, 会使自举电阻分压降低, 无法实现其功能。此时并联一个低 ESR 的陶瓷电容, 能够有效避免这种情况发生。

C. 自举二极管

自举二极管用于维持自举电路的电压稳定, 需要保证二极管的反向耐压能力大于驱动电源电压, 并在此基础上尽可能地选择快恢复二极管, 如肖特基二极管等。

自举电路设计指南

栅极电阻用于控制所驱动 MOS 的开关速度快慢和上升下降沿的斜率，会影响到应用上的多项性能，如损耗，可靠性等。本节会叙述如何选择驱动电阻，并对驱动电阻带来的影响进行讨论。栅极电阻的选择与所使用的驱动芯片、MOSFET 甚至电路设计息息相关，不同环境中均需要根据实际情况重新选择。

常见的工业无刷电机工作频率约 2kHz-10kHz，基于这一点，通常会选择阻值为 20Ω-120Ω 的栅极电阻。这是由以下两点所决定的：

(1) **MOS 的开关损耗**。MOS 的损耗一部分为开关损耗，另一部分为导通损耗，栅极电阻则主要影响了开关过程的损耗，阻值越大，开关过程越慢，电压电流的交叠区域越大，损耗也就越大。损耗过大最直接的影响就是会使芯片温度迅速上升，在高于 150℃ 的条件下则会使器件面临失效的风险。




图 8-3 阻性负载条件下的 MOS 开关损耗

(2) **可靠性**。与损耗相反，栅极电阻的阻值越小，MOSFET 的开关速度就会越快。在实际应用中，功率端电流较大，对寄生参数较为敏感，过高的开关速度会增加信号的不稳定性，轻则使电机的 EMI 过大，重则使电路发生损坏。其中最常见有：

- 1) 栅极信号振铃，导致 MOS 损坏（如图 8-4 所示）；
- 2) dv/dt 过快，VS 端口承受过高或者过低的电压信号，导致驱动损坏。




图 8-4 栅极振铃现象

PCB 布局指南

为实现半桥栅极驱动芯片的出色性能，应遵循以下印刷电路板(PCB)布局布线指南。

- 应在靠近驱动芯片 VCC 和 COM 引脚之间，以及 VB 和 VS 引脚之间放置低 ESR/ESL 的电容，用于提供 VCC 和 VB 引脚的高峰值电流。

- 为防止高侧 MOSFET 漏极出现大的电压瞬变，必须在高侧 MOSFET 漏极和地(COM)之间连接一个低 ESR 电解电容和一个陶瓷电容。

- 为避免开关节点(VS)引脚上出现过大的电压负瞬变，必须尽可能减小高侧 MOSFET 源极和低侧 MOSFET（同步整流管）源极之间的寄生电感。

- 应尽量避免 VS 层与地(COM)层重叠，以更大程度减少 VS 层的开关噪声被耦合到接地层。

- 驱动芯片的散热焊盘应连接至大面积厚铜层，从而提高驱动芯片的散热性能。散热焊盘通常连接至与芯片 COM 等电位的接地层，建议仅将该散热焊盘连接至 COM 引脚。


- 接地注意事项：

- 设计接地连接的首要目标是将 MOSFET 栅极充放电回路限制在尽量小的环路面积内。这种方式降低了环路电感，能够有效避免 MOSFET 栅极上的噪声问题。同时，栅极驱动芯片应尽量靠近 MOSFET。

- 第二个考虑因素是确保自举电容充电路径的合理性，其中包括以地(COM)为基准的 VCC 旁路电容、自举二极管、自举电容、和低侧 MOSFET 体二极管。由于 VCC 旁路电容通过自举二极管逐周期对自举电容进行充电，且每次充电发生在非常短的时间内，因此该充电路径会通过峰值电流。尽可能减小 PCB 上自举电路的环路长度和面积，可以使自举电路工作在稳定的状态，这一点对于确保驱动芯片可靠运行至关重要。

9 封装信息

SOP-8 Package Outlines



SOP-8 Package Dimensions

Size Symbol	MIN(mm)	TYP(mm)	MAX(mm)	Size Symbol	MIN(mm)	TYP(mm)	MAX(mm)
A	-	-	1.75	D	4.70	4.90	5.10
A1	0.10	-	0.225	E	5.80	6.00	6.20
A2	1.30	1.40	1.50	E1	3.70	3.90	4.10
A3	0.60	0.65	0.70	e	1.27BSC		
b	0.39	-	0.48	h	0.25	-	0.50
b1	0.38	0.41	0.43	L	0.50		
c	0.21	-	0.26	L1	1.05BSC		
c1	0.19	0.20	0.21	θ	0	-	8°

10 修订历史

Rev.	Change	Date
V1.0	初代版本	4/25/2021
V1.1	补充RGS线路	6/12/2021

Important Notice

JSMSEMI Semiconductor (JSMSEMI) PRODUCTS ARE NEITHER DESIGNED NOR INTENDED FOR USE IN MILITARY AND/OR AEROSPACE, AUTOMOTIVE OR MEDICAL DEVICES OR SYSTEMS UNLESS THE SPECIFIC JSMSEMI PRODUCTS ARE SPECIFICALLY DESIGNATED BY JSMSEMI FOR SUCH USE. BUYERS ACKNOWLEDGE AND AGREE THAT ANY SUCH USE OF JSMSEMI PRODUCTS WHICH JSMSEMI HAS NOT DESIGNATED FOR USE IN MILITARY AND/OR AEROSPACE, AUTOMOTIVE OR MEDICAL DEVICES OR SYSTEMS IS SOLELY AT THE BUYER' S RISK.

JSMSEMI assumes no liability for application assistance or customer product design. Customers are responsible for their products and applications using JSMSEMI products.

Resale of JSMSEMI products or services with statements diferent from or beyond the parameters stated by JSMSEMI for that pr oduct or service voids all express and any implied warranties for the associated JSMSEMI product or service. JSMSEMI is not respo nsible or liable for any such statements.

JSMSEMI All Rights Reserved. Information and data in this document are owned by JSMSEMI wholly and may not be edited, reproduced, or redistributed in any way without the express written consent from JSMSEMI. For additional information please contact Kevin@jsmsemi.com or visit www.jssemi.com