

HC32L16x 系列

32 位 ARM[®] Cortex[®]-M0+ 微控制器

数据手册

Rev1.02
2025 年 1 月

产品特性

支持特性

- 48MHz Cortex-M0+ 32 位 CPU 平台
- HC32L16x 系列具有灵活的功耗管理系统，超低功耗性能：
 - ▶ 0.8μA@3V 深度休眠模式：所有时钟关闭，上电复位有效，IO 状态保持，IO 中断有效，所有寄存器、RAM 和 CPU 数据保存状态时的功耗
 - ▶ 1.5μA@3V 深度休眠模式+RTC 工作
 - ▶ 23μA/MHz@3V@48MHz 休眠模式：CPU 停止，外设关闭，主时钟运行
 - ▶ 52μA/MHz@3V@48MHz 工作模式：CPU 运行，外设关闭，从 Flash 运行程序
 - ▶ 10μs 超低功耗唤醒时间，使模式切换更加灵活高效，系统反应更为敏捷
- 最大 256KB Flash 存储器，具有擦写保护功能，支持 ISP、ICP、IAP
- 最大 32KB RAM 存储器，附带奇偶校验，增强系统的稳定性
- 通用 I/O 管脚
72 IO/80 PIN, 56 IO/64 PIN, 40 IO/48 PIN, 26 IO/32 PIN
- 时钟、晶振
 - ▶ 外部高速晶振 XTH：8~32MHz
 - ▶ 外部低速晶振 XTL：32.768kHz
 - ▶ 内部高速时钟 RCH：4/8/16/22.12/24MHz
 - ▶ 内部高速时钟 RC48M：4/6/32/48MHz
 - ▶ 内部低速时钟 RCL：32.768/38.4kHz
 - ▶ PLL 时钟：8~48MHz
 - ▶ 硬件支持内外时钟校准和监测
- 定时器/计数器
 - ▶ 3 个 1 通道互补输出通用 16 位定时器
 - ▶ 1 个 3 通道互补输出通用 16 位定时器
 - ▶ 2 个低功耗 16 位定时器，支持级联
 - ▶ 1 个超低功耗脉冲计数器 PCNT，具备低功耗模式下自动定时唤醒功能，最大定时达 1024 秒
 - ▶ 3 个高性能 16 位定时器/计数器，支持 PWM 互补，死区保护功能
- ▶ 1 个可编程 16 位定时器 PCA，支持 5 通道捕获比较，5 通道 PWM 输出
- ▶ 1 个 20 位可编程看门狗电路，内建专用 10kHz 振荡器提供 WDT 计数
- ▶ 1 个 7 位可编程窗口看门狗
- 通讯接口
 - ▶ 最多 4 路 UART 标准通讯接口
 - ▶ 最多 2 路 LPUART 低功耗通讯接口，深度休眠模式下可工作
 - ▶ 最多 2 路 SPI 标准通讯接口
 - ▶ 2 路 I2C 标准通讯接口
- 蜂鸣器频率发生器，支持互补输出
- 硬件万年历 RTC 模块
- 硬件 CRC16/CRC32 模块
- AES-128/192/256 硬件协处理器
- TRNG 真随机数发生器
- 2 通道 DMAC
- 4*47/6*45/8*43 LCD 驱动
- 全球唯一 10 字节 ID 号
- 12-bit 1Msps 采样的高速 SAR ADC，内置输入跟随器，可测量高输出阻抗的信号
- 12-bit 500ksps DAC
- 集成 1 个多功能运算放大器，可以作为 DAC 的输出 Buffer
- 集成 3 路电压比较器，具有 6 位电阻分压和可编程比较基准
- 集成低电压检测器，可配置 16 阶比较电压，可监测端口电压以及电源电压
- SWD 调试解决方案，提供全功能调试器
- 工作条件：-40~85℃，1.8~5.5V
- 封装形式：LQFP80/64/48, QFN32

支持型号

HC32L166MCTA-LQFP80	HC32L166MATA-LQFP80
HC32L166KCTA-LQFP64	HC32L166KATA-LQFP64
HC32L166KCTA-LQ64	HC32L166KATA-LQ64
HC32L166JCTA-LQ48	HC32L166JATA-LQ48
HC32L160FCUA-QFN32TR	HC32L160FAUA-QFN32TR

说明事项

版权所有©2025 小华半导体有限公司。保留所有权利

本文件及附件包含的信息有关知识产权权益全部属于小华半导体有限公司（以下简称“XHSC”）；客户对本文件及附件包含的信息只享有内部使用权，未经 XHSC 书面允许，任何单位和个人不得擅自摘抄、复制、改动或以其他任何形式使用本文件的部分或全部内容，并不得以任何形式进行传播。

商标声明

 **XHSC** 小华半导体有限公司  **XHSC** 小华半导体和其他商标均为 XHSC 的商标。所有其他在 XHSC 产品上显示的产品或服务名称均为其各自所有者的财产。

注意事项

- XHSC 保留随时更改、更正、增强、修改产品和/或本文档的权利，恕不另行通知。用户可在下单前获取最新相关信息。XHSC 产品依据购销基本合同中载明的销售条款和条件进行销售。
- 客户应针对您的应用选择合适的 XHSC 产品，并设计、验证和测试您的应用，以确保您的应用满足相应标准以及任何安全、安保或其它要求。客户应对此独自承担全部责任。
- XHSC 在此确认未以明示或暗示方式授予任何知识产权许可。
- XHSC 产品的转售，若其条款与此处规定不同，XHSC 对此类产品的任何保修承诺无效。
- 本通知中的信息取代并替换先前版本中的信息。

小华半导体有限公司

地址：	上海市浦东新区中科路 1867 号 A 座 4 楼
网址：	https://www.xhsc.com.cn
邮箱：	XHSC_MCU@xhsc.com.cn
电话：	021-38880888-887

前言

数据格式

- 0x 前缀表示十六进制数据
- 0b 前缀表示二进制数据
- 数字没有前缀表示十进制数据

安全声明

由于使用某个功能或者协议，可能会存在潜在的安全问题，需要进行声明，提醒用户慎用，规避安全风险。

目录


产品特性.....	ii
前言.....	iv
1 产品概述.....	1
1.1 产品阵容.....	1
1.2 功能框图.....	4
1.3 存储区映射图.....	5
2 功能描述.....	6
2.1 32 位 Cortex-M0+ 内核.....	6
2.2 256KB/128KB FLASH.....	6
2.3 32KB/16KB RAM.....	6
2.4 时钟系统.....	6
2.5 工作模式.....	6
2.6 实时时钟 RTC.....	7
2.7 端口控制器 GPIO.....	7
2.8 中断控制器 NVIC.....	7
2.9 复位控制器 RESET.....	7
2.10 DMA 控制器 DMAC.....	7
2.11 定时器 TIM.....	8
2.12 脉冲计数器 PCNT.....	10
2.13 看门狗 WDT.....	10
2.14 通用同步异步收发器 UART.....	10
2.15 低功耗同步异步收发器 LPUART.....	11
2.16 串行外设接口 SPI.....	11
2.17 I2C 总线.....	11
2.18 蜂鸣器 Buzzer.....	12
2.19 时钟校准电路模块 CLKTRIM.....	12
2.20 时钟校准 CTRIM.....	12
2.21 器件电子签名.....	12
2.22 循环冗余校验 CRC.....	12
2.23 高级加密标准模块 AES.....	12
2.24 真随机数发生器 TRNG.....	12
2.25 模数转换器 ADC.....	12
2.26 数模转换器 DAC.....	13
2.27 模拟电压比较器 VC.....	13
2.28 低电压检测器 LVD.....	13
2.29 运算放大器 OPA.....	13
2.30 液晶控制器 LCD.....	13
2.31 嵌入式调试系统.....	14
2.32 编程模式.....	14
2.33 高安全性.....	14
3 引脚配置及功能.....	15
3.1 引脚配置图.....	15
3.1.1 LQFP80 封装.....	15
3.1.2 LQFP64 封装.....	16
3.1.3 LQFP48 封装.....	17
3.1.4 QFN32 封装.....	18
3.2 引脚功能说明.....	19
3.3 模块信号说明.....	26

4 典型应用电路图	29
5 电气特性	30
5.1 参数条件.....	30
5.1.1 最小值和最大值.....	30
5.1.2 典型数值.....	30
5.2 绝对最大额定值.....	30
5.3 工作条件.....	31
5.3.1 通用工作条件.....	31
5.3.2 VCAP 外置电容.....	32
5.3.3 上电和掉电时的工作条件.....	32
5.3.4 内嵌复位和 LVD 模块特性.....	33
5.3.5 内置的参考电压.....	35
5.3.6 供电电流特性.....	35
5.3.7 从低功耗模式唤醒的时间.....	39
5.3.8 外部时钟源特性.....	39
5.3.9 内部时钟源特性.....	44
5.3.10 PLL 特性.....	46
5.3.11 存储器特性.....	47
5.3.12 ESD 特性.....	47
5.3.13 I/O 端口特性.....	47
5.3.14 RESETB 引脚特性.....	50
5.3.15 ADC 特性.....	50
5.3.16 温度传感器特性.....	54
5.3.17 VC 特性.....	54
5.3.18 OPA 特性.....	56
5.3.19 LCD 控制器.....	57
5.3.20 DAC 特性.....	57
5.3.21 TIM 定时器特性.....	59
5.3.22 通信接口.....	60
6 封装信息	64
6.1 封装尺寸.....	64
6.1.1 LQFP80 封装.....	64
6.1.2 LQFP64 封装.....	66
6.1.3 LQFP48 封装.....	68
6.1.4 QFN32 封装.....	70
6.2 焊盘示意图.....	72
6.2.1 LQFP80 封装 (12mm x 12mm)	72
6.2.2 LQFP64 封装 (10mm x 10mm)	73
6.2.3 LQFP64 封装 (7mm x 7mm)	74
6.2.4 LQFP48 封装 (7mm x 7mm)	75
6.2.5 QFN32 封装 (4mm x 4mm)	76
6.3 丝印说明.....	77
6.4 封装热阻系数.....	77
7 订购信息	79
版本记录	80

1 产品概述

1.1 产品阵容

产品名称



型号功能对比表

产品名称		HC32L166MCTA	HC32L166KCTA	HC32L166JCTA	HC32L160FCUA	HC32L166MATA	HC32L166KATA	HC32L166JATA	HC32L160FAUA
引脚数		80	64	48	32	80	64	48	32
GPIO 数		72	56	40	26	72	56	40	26
CPU	内核	Cortex-M0+							
	频率	48MHz							
存储	Flash	256KB				128KB			
	RAM	32KB				16KB			
时钟	内部高速时钟	RCH 4/8/16/22.12/24MHz							
		RC48M 4/6/32/48MHz							
	内部低速时钟	RCL 32.768/38.4kHz							
	PLL	8~48MHz							
	外部高速晶振	XTH 8~32MHz							
	外部低速晶振	XTL 32.768kHz							
电源电压范围		1.8~5.5V							
单/双电源		单电源							
温度范围		-40~85°C							
端口中断		72	56	40	26	72	56	40	26
DMA 控制器 (DMAC)		2ch							
定时器		通用定时器 TIM0/1/2/3 高级定时器 TIM4/5/6 低功耗定时器 LPTIM0/1							
实时时钟 (RTC)		1							
看门狗定时器		独立看门狗*1 窗口看门狗*1							
脉冲计数器 (PCNT)		1							
通信接口		UART0/1/2/3 LPUART0/1 I2C0/1 SPI0/1	UART0/1 LPUART0/1 I2C0/1 SPI0/1	UART0/1 ⁽¹⁾ LPUART0 I2C0/1 SPI0	UART0/1 ⁽¹⁾ LPUART0 I2C0/1 SPI0	UART0/1/2/3 LPUART0/1 I2C0/1 SPI0/1	UART0/1 LPUART0/1 I2C0/1 SPI0/1	UART0/1 ⁽¹⁾ LPUART0 I2C0/1 SPI0	
模数转换器 (ADC, 12-bit)		25ch	23ch	17ch	8ch	25ch	23ch	17ch	8ch
数模转换器 (DAC, 12-bit)		1							


产品名称	HC32L166MCTA	HC32L166KCTA	HC32L166JCTA	HC32L160FCUA	HC32L166MATA	HC32L166KATA	HC32L166JATA	HC32L160FAUA
运算放大器 (OPA)	1		-		1		-	
模拟电压比较器 (VC)	VC0/1/2							
液晶控制器 (LCD)	4*47/6*45/8*43	4*40/6*38/8*36	4*26	-	4*47/6*45/8*43	4*40/6*38/8*36	4*26	-
低电压检测器 (LVD)	1							
蜂鸣器	支持							
Flash 安全保护	支持							
RAM 奇偶校验	支持							
循环冗余校验 (CRC)	支持							
真随机数发生器 (TRNG)	支持							
高级加密标准模块 (AES)	支持							
时钟校准和监测	支持							
调试功能	SWD 调试接口							
唯一识别码	支持							
封装类型	LQFP80(12*12mm)	LQFP64(10*10mm) LQFP64(7*7mm)	LQFP48(7*7mm)	QFN32(4*4mm)	LQFP80(12*12mm)	LQFP64(10*10mm) LQFP64(7*7mm)	LQFP48(7*7mm)	QFN32(4*4mm)



说明

1. QFN32 封装, UART1 缺少 RTS 功能引脚。

1.2 功能框图



说明

不同封装的产品支持的资源数量有差异，详细支持情况请参见 [型号功能对比表](#)。

2 功能描述

2.1 32 位 Cortex-M0+ 内核

ARM Cortex-M0+ 处理器源于 Cortex-M0，包含了一颗 32 位 RISC 处理器，运算能力达到 0.95 Dhrystone MIPS/MHz。同时加入了多项全新设计，改进调试和追踪能力、减少每周期指令（IPC）数量和改进 Flash 访问的两级流水线等，更纳入了节能降耗技术。Cortex-M0+ 处理器已全面支持 Keil&IAR 调试器。

Cortex-M0+ 包含了一个硬件调试电路，支持 2-pin 的 SWD 调试界面。

ARM Cortex-M0+ 特性：

指令集	Thumb/Thumb-2
流水线	2 级流水线
性能效率	2.46 CoreMark/MHz
性能效率	0.95 DMIPS/MHz in Dhrystone
中断	32 个快速中断
中断优先级	可配置 4 级中断优先级
增强指令	单周期 32 位乘法器
调试	Serial-wire 调试端口，支持 4 个硬中断（break point）以及 2 个观察点(watch point)

2.2 256KB/128KB FLASH

内建全集成 FLASH 控制器，无需外部高压输入，由全内置电路产生高压来编程。支持 ISP、IAP、ICP 功能。

2.3 32KB/16KB RAM

根据客户选择不同的超低功耗模式，RAM 数据都会被保留。自带硬件奇偶校验位，万一数据被意外破坏，在数据被读取时，硬件电路会立刻产生中断，保证系统的可靠性。

2.4 时钟系统

- 一个频率为 4/8/16/22.12/24MHz 可配置的内部时钟 RCH。
- 一个频率为 4/6/32/48MHz 可配置的高精度内部时钟 RC48M。
- 一个频率为 8~32MHz 的外部晶振 XTH。
- 一个频率为 32.768kHz 的外部晶振 XTL，主要提供 RTC 实时时钟。
- 一个频率为 32.768/38.4kHz 的内部时钟 RCL。
- 一个频率为 8~48MHz 输出的 PLL。

2.5 工作模式

1. 运行模式（Active Mode）：CPU 运行，周边功能模块运行。
2. 休眠模式（Sleep Mode）：CPU 停止运行，周边功能模块运行。
3. 深度休眠模式（Deep Sleep Mode）：CPU 停止运行，高速时钟模块停止运行。

2.6 实时时钟 RTC

RTC (Real Time Counter) 是一个支持 BCD 数据格式的功能模块, 一般采用 32.768kHz 晶振作为其时钟, 能实现万年历功能, 中断周期可配置为月/日/小时/分钟/秒。24/12 小时时间模式, 硬件自动修正闰年。具有精确度补偿功能, 最高精度为 0.95ppm。可使用内部温度传感器或外部温度传感器进行精确度补偿, 可用软件+1/-1 调整年/月/日/小时/分钟/秒, 最小可调精度为 1 秒。

用于指示时间和日期的 RTC 日历记录器在 MCU 受外部因素影响而复位时不会复位寄存器。

2.7 端口控制器 GPIO

最多可提供 72 个 GPIO 端口, 其中部分 GPIO 与模拟端口复用。每个端口由独立的控制寄存器位来控制, 支持 FAST IO。支持边沿触发中断和电平触发中断, 可从各种超低功耗模式下把 MCU 唤醒到工作模式。支持位置位、位清零和位置位清零操作。支持 Push-Pull CMOS 推挽输出、Open-Drain 开漏输出。内置上拉电阻、下拉电阻, 带有施密特触发器输入滤波功能。输出驱动能力可配置, 最大支持 16mA 的电流驱动能力。所有通用 IO 可支持外部异步中断。

2.8 中断控制器 NVIC

Cortex-M0+ 处理器内置了嵌套向量中断控制器 (NVIC), 支持最多 32 个中断请求 (IRQ) 输入; 有四个中断优先级, 可处理复杂逻辑, 能够进行实时控制和中断处理。

2.9 复位控制器 RESET

本产品具有 8 个复位信号来源, 每个复位信号都可以让 CPU 重新运行, 绝大多数寄存器会被重新复位, 程序计数器 PC 会指向起始地址。

- 数字区域上电掉电复位 POR
- 外部 Reset PAD, 低电平为复位信号
- WWDT 复位
- WDT 复位
- PCA 复位
- LVD 低电压复位
- Cortex-M0+ SYSRESETREQ 软件复位
- Cortex-M0+ LOCKUP 硬件复位

2.10 DMA 控制器 DMAC

DMAC (直接内存访问控制器) 功能块可以不通过 CPU 高速传输数据。使用 DMAC 能提高系统性能。

- DMAC 配有独立的总线, 所以即便是在使用 CPU 总线的时候, DMAC 也可进行传输操作。
- 由 2 条通道组成, 能执行 2 种相互独立的 DMA 传输。
- 可设置传输目标地址、传输源地址、传输数据大小、传输请求源以及传输模式, 并能控制各通道的传输操作启动、传输的强行终止以及传输的暂停。
- 可控制所有通道批量传输的启动、强行终止及暂停。
- 多通道同时操作时, 可用固定方法或循环方法选择操作通道的优先级。
- 支持使用外设中断信号的硬件 DMA 传输。
- 遵从系统总线 (AHB), 支持 32 位地址空间 (4GB)。

2.11 定时器 TIM

类型	名称	位宽	预除频	计数方向	PWM	捕获	互补输出
通用定时器	TIM0	16/32	1/2/4/8/16/ 32/64/256	上计数/ 下计数/ 上下计数	2	2	1
	TIM1	16/32	1/2/4/8/16/ 32/64/256	上计数/ 下计数/ 上下计数	2	2	1
	TIM2	16/32	1/2/4/8/16/ 32/64/256	上计数/ 下计数/ 上下计数	2	2	1
	TIM3	16/32	1/2/4/8/16/ 32/64/256	上计数/ 下计数/ 上下计数	6	6	3
低功耗定时器	LPTIM0	16	1/2/4/8/16/ 32/64/256	上计数	无	无	无
	LPTIM1	16	1/2/4/8/16/ 32/64/256	上计数	无	无	无
可编程计数阵列	PCA	16	2/4/8/16/3 2	上计数	5	5	无
高级定时器	TIM4	16	1/2/4/8/16/ 64/256/10 24	上计数/ 下计数/ 上下计数	2	2	1
	TIM5	16	1/2/4/8/16/ 64/256/10 24	上计数/ 下计数/ 上下计数	2	2	1
	TIM6	16	1/2/4/8/16/ 64/256/10 24	上计数/ 下计数/ 上下计数	2	2	1

通用定时器包含四个定时器 TIM0/1/2/3，有如下特性：

- PWM 独立输出，互补输出
- 捕获输入
- 脉冲宽度测量
- 正交编码计数功能
- 单脉冲模式
- 外部计数功能

- DMA 触发
- 死区控制
- 刹车控制
- 逐波限流
- 边沿对齐、对称中心对齐与非对称中心对齐 PWM 输出

TIM0/1/2 功能完全相同。TIM0/1/2 是同步定时/计数器，可以作为 16 位自动重装载功能的定时/计数器，也可以作为 32 位无重载功能的定时/计数器。TIM0/1/2 每个定时器都具有 2 路捕获比较功能，可以产生 2 路 PWM 独立输出或 1 组 PWM 互补输出。具有死区控制功能。

TIM3 是多通道的通用定时器，具有 TIM0/1/2 的所有功能，可以产生 3 组 PWM 互补输出或 6 路 PWM 独立输出，最多 6 路输入捕获。具有死区控制功能。

低功耗定时器 LPTIM 是异步 16 位定时/计数器，在系统时钟关闭后仍然可以通过内部低速 RC 或者外部低速晶体振荡计时/计数。通过中断在低功耗模式下唤醒系统。

PCA（可编程计数器阵列 Programmable Counter Array）支持最多 5 个 16 位的捕获/比较模块。该定时/计数器可用作为一个通用的时钟计数/事件计数器的捕获/比较功能。PCA 的每个模块都可以进行独立编程，以提供输入捕捉，输出比较或脉冲宽度调制。另外模块 4 有额外的看门狗定时器模式。

高级定时器 Advanced Timer 包含三个定时器 TIM4/5/6。TIM4/5/6 是功能相同的高性能计数器，可用于计数产生不同形式的时钟波形，1 个定时器可以产生互补的一对 PWM 或者独立的 2 路 PWM 输出，可以捕获外界输入进行脉冲宽度或周期测量。

Advanced Timer 基本的功能及特性如表所示：

表 2-3 Advanced Timer 基本特性

基本特性	说明
波形模式	锯齿波、三角波
基本功能	递加、递减计数方向
	软件同步
	硬件同步
	缓存功能
	捕获输入
	脉宽/周期测量
	外部输入计数
	正交编码计数
	通用 PWM 输出
	死区控制
	保护机制
AOS 关联动作	

基本特性	说明
中断类型	计数比较匹配中断
	计数周期匹配中断
	死区时间错误中断
	同高同低中断

2.12 脉冲计数器 PCNT

PCNT (Pulse Counter) 模块用以对外部脉冲进行计数，支持单路以及双路（正交编码与非交叉编码）脉冲。它可以在低功耗休眠模式下无需软件参与进行计数。

脉冲计数器特性：

- 支持重载功能的 16-bit 计数器
- 单通道脉冲计数
- 双通道非交脉冲计数
- 双通道正交脉冲计数，不失码
- 加/减计数溢出中断
- 脉冲超时中断
- 4 种解码错误中断，非交脉冲模式
- 1 种方向改变中断，正交脉冲模式
- 多级脉冲宽度滤波
- 输入脉冲极性可配置
- 支持低功耗模式计数
- 支持唤醒低功耗模式下 MCU
- 支持任意脉冲沿间距不小于 1 个计数时钟周期
- 具备低功耗模式下自动定时唤醒功能，最大定时达 1024 秒

2.13 看门狗 WDT

WDT (Watch Dog Timer) 是一个可配置的 20 位定时器，在 MCU 异常的情况下提供复位；内建 10kHz 低速时钟输入作为计数器时钟。调试模式下，可选择暂停或继续运行；只有写入特定序列才能重启 WDT。

WWDT 是一个 7 位定时器，当有外部干扰或不可预见的逻辑条件造成应用程序背离正常的运行序列时，WWDT 可监测到此类软件故障并产生中断或复位。

2.14 通用同步异步收发器 UART

4 路通用同步异步收发器 (Universal Asynchronous Receiver/Transmitter) ，UART0~UART3。

通用 UART 基本功能：

- 支持同步半双工、异步全双工、单线半双工传输
- 可编程串行通信功能
 - ▶ 两种字符长度：8 比特、9 比特
 - ▶ 三种校验方式：无检验、奇校验、偶校验
 - ▶ 三种停止长度：1 比特、2 比特、1.5 比特
- 16-bit 波特率计数器
- 支持硬件流控 (RTS、CTS)

- 支持多机通讯、自动地址识别
- 支持通过 DMA 数据传输

2.15 低功耗同步异步收发器 LPUART

2 路低功耗模式下可以工作的同步异步收发器（Low Power Universal Asynchronous Receiver/Transmitter），LPUART0/LPUART1。

LPUART 基本功能：

- 配置时钟 PCLK
- 传输时钟 SCLK（SCLK 可选择 XTL、RCL 以及 PCLK）
- 支持同步半双工、异步全双工、单线半双工传输
- 可编程串行通信功能
 - ▶ 两种字符长度：8 比特、9 比特
 - ▶ 三种校验方式：无检验、奇校验、偶校验
 - ▶ 三种停止长度：1 比特、1.5 比特、2 比特
- 支持低功耗模式下收发数据
- 16-bit 波特率计数器
- 支持硬件流控（RTS、CTS）
- 支持多机通讯、自动地址识别
- 支持通过 DMA 数据传输

2.16 串行外设接口 SPI

2 路同步串行接口（Serial Peripheral Interface）

SPI 基本特性：

- 支持 SPI 主机模式、SPI 从机模式
- 支持标准四线全双工通信
- 支持配置串行时钟极性和相位
- 主机模式最大分频系数为 PCLK/2，最高通信速率为 16Mbps
- 从机模式最大分频系数为 PCLK/4，最高通信速率为 6Mbps
- 帧长度固定为 8 比特
- 支持 DMA 硬件传输握手

2.17 I2C 总线

2 路 I2C，采用串行同步时钟，可实现设备之间以不同的速率传输数据。

I2C 基本特性：

- 支持主机发送/接收，从机发送/接收四种工作模式
- 支持标准（100kbps） / 快速（400kbps） / 快速增强（1Mbps） 三种工作速率
- 支持 7 位寻址功能
- 支持噪声过滤功能
- 支持三个从机地址
- 支持广播地址
- 支持中断状态查询功能

2.18 蜂鸣器 Buzzer

4 个通用定时器与 2 个低功耗定时器功能复用输出为 Buzzer 提供可编程驱动频率。该蜂鸣器端口可提供 16mA 的 sink 电流，互补输出，不需要额外的三极管。

2.19 时钟校准电路模块 CLKTRIM

内建时钟校准电路，可以通过外部精准的晶振时钟校准内部 RC 时钟，亦可使用内部 RC 时钟去检验外部晶振时钟是否工作正常。

时钟校准基本特性：

- 校准模式
- 监测模式
- 32 位参考时钟计数器可加载初值
- 32 位待校准时钟计数器可配置溢出值
- 6 种参考时钟源
- 5 种待校准时钟源
- 支持中断方式

2.20 时钟校准 CTRIM

该模块工作于校准模式时可自动实时校准 RCH/RC48M/RCL 的输出频率，使 RCH/RC48M/RCL 输出频率的精度接近目标值。该模块工作于定时器模式时，具备通用定时功能且在 DeepSleep 下仍可正常工作。

2.21 器件电子签名

每颗芯片出厂前具备唯一的 10 字节设备标识号，包括 wafer lot 信息，以及芯片坐标信息等。UID 地址为：0x00101E94-0x00101E9D。

2.22 循环冗余校验 CRC

CRC16 符合 ISO/IEC13239 中给出的多项式： $X^{16}+X^{12}+X^5+1$ 。

CRC32 符合 ISO/IEC13239 中给出的多项式： $x^{32}+x^{26}+x^{23}+x^{22}+x^{16}+x^{12}+x^{11}+x^{10}+x^8+x^7+x^5+x^4+x^2+x+1$ 。

2.23 高级加密标准模块 AES

AES (The Advanced Encryption Standard) 是美国国家标准技术研究所 (NIST) 在 2001 年 11 月 26 日正式宣布的新的数据加密标准。AES 的分组长度固定为 128 位，而密钥长度支持 128/192/256 位。

2.24 真随机数发生器 TRNG

TRNG 是一个真随机数发生器，用来产生真随机数。

2.25 模数转换器 ADC

单调不失码的 12-bit 逐次逼近型模数转换器，在 24MHz ADC 时钟下工作时，采样率达到 1Msps。参考电压可选择片内精准电压 (1.5V 或 2.5V) 或从外部输入或电源电压。

SAR ADC 基本特性：

- 12 位转换精度
- 1Msps 转换速度
- 最多 28 路输入通道，包括 25 路外部管脚输入、1 路内部温度传感器电压、1 路 1/3 AVCC 电压、1 路 DAC 内部输出
- 4 种参考源：AVCC 电压、EXVREF 引脚、内置 1.5V 参考电压、内置 2.5V 参考电压
- ADC 的电压输入范围：0~Vref
- 多种转换模式：单次转换、SQR 扫描连续转换、JQR 扫描连续转换、连续转换累加

- 输入通道电压阈值监测
- 软件可配置 ADC 的转换速率
- 内置信号跟随器，可转换高阻信号
- 支持片内外设自动触发 ADC 转换，有效降低芯片功耗并提高转换的实时性

2.26 数模转换器 DAC

1 通道 12-bit 500ksps DAC，可以进行数模转换。

2.27 模拟电压比较器 VC

内置 3 路 VC，芯片管脚电压监测/比较电路。16 个可配置的正外部输入通道（包括 DAC 输出电压），11 个可配置的负外部输入通道（包括 DAC 输出电压）；4 个内部负输入通道，包括 1 路内部温度传感器电压、1 路 ADC 参考电压、1 路 64 阶电阻分压和 1 路 VCAP 电压。VC 输出可供通用定时器 TIM0/1/2/3，低功耗定时器 LPTIM 与可编程计数阵列 PCA 捕获、门控、外部计数时钟使用。可根据上升/下降边沿产生异步中断，从低功耗模式下唤醒 MCU。可配置的软件防抖功能。

2.28 低电压检测器 LVD

对芯片电源电压或芯片管脚电压进行检测。16 档电压监测值（1.8~3.3V）。可根据上升/下降边沿等条件产生异步中断或复位。具有硬件迟滞电路和可配置的软件防抖功能。

LVD 基本特性：

- 4 路监测源，AVCC、PC13、PB08、PB07
- 16 阶阈值电压，1.8~3.3V 可选
- 8 种触发条件，高电平、上升沿、下降沿组合
- 2 种触发结果，复位、中断
- 8 阶滤波配置，防止误触发
- 具备迟滞功能，强力抗干扰

2.29 运算放大器 OPA

OPA 可以灵活配置，适用于简易滤波器和电压跟随器应用。可以作为 DAC 输出缓存器使用，也可以配置为运放使用。

2.30 液晶控制器 LCD

LCD 控制器是一款适用于单色无源液晶显示器(LCD)的数字控制器/驱动器，最多具有 8 个公用端子（COM），用以驱动 188（4x47）、270（6x45）或 344（8x43）个 LCD 图像元素。可以选择电容分压或电阻分压，支持内部电阻分压。内部电阻分压可以调节对比度。支持 DMA 硬件数据传输。

LCD 基本特性：

- 高度灵活的帧速率控制
- 支持静态、1/2、1/3、1/4、1/6 和 1/8 占空比
- 支持 1/2、1/3 偏置
- 多达 16 个寄存器的 LCD 数据 RAM
- 可通过软件配置 LCD 的对比度
- 3 种驱动波形生成方式
 - ▶ 内部电阻分压、外部电阻分压，外部电容分压方式
 - ▶ 可通过软件配置内部电阻分压方式的功耗，从而匹配 LCD 面板所需的电容电荷
- 支持低功耗模式：LCD 控制器可在 Active、Sleep、DeepSleep 模式下进行显示
- 可配置帧中断

- 支持 LCD 闪烁功能且可配置多种闪烁频率
- 未使用的 LCD 区段和公共引脚可配置为数字或模拟功能

2.31 嵌入式调试系统

嵌入式调试解决方案，提供全功能的实时调试器，配合标准成熟的 Keil/IAR 等调试开发软件。支持 4 个硬断点以及多个软断点。

2.32 编程模式

支持两种编程模式：在线编程、离线编程。

支持两种编程协议：ISP 协议、SWD 协议。

支持统一编程接口：ISP 协议与 SWD 协议共用 SWD 端口。

当复位时 BOOT0 (PF11) 管脚为高电平，芯片工作于 ISP 编程模式，可通过 ISP 协议对 Flash 进行编程。

当复位时 BOOT0 (PF11) 管脚为低电平，芯片工作于用户模式，芯片执行 Flash 内的程序代码，可通过 SWD 协议对 Flash 进行编程。

2.33 高安全性


加密型嵌入式调试解决方案，提供全功能的实时调试器。

3 引脚配置及功能

3.1 引脚配置图

3.1.1 LQFP80 封装

HC32L166MCTA-LQFP80、HC32L166MATA-LQFP80




说明

- BOOT0 引脚用于控制 FLASH 编程，详见[模块信号说明](#)。

3.1.2 LQFP64 封装

HC32L166KCTA-LQFP64、HC32L166KCTA-LQ64、HC32L166KATA-LQFP64、HC32L166KATA-LQ64




说明

- 该封装未引出的 IO 详见[引脚功能说明](#)。
- BOOT0 引脚用于控制 FLASH 编程，详见[模块信号说明](#)。

3.1.4 QFN32 封装

HC32L160FCUA-QFN32TR、HC32L160FAUA-QFN32TR



说明

- Exposed Thermal Pad 需要连接到 DVSS。
- 该封装未引出的 IO 详见[引脚功能说明](#)。
- BOOT0 引脚用于控制 FLASH 编程，详见[模块信号说明](#)。

3.2 引脚功能说明

LQFP80	LQFP64	LQFP48	QFN32	Name	ANALOG
1				PE02	-
2				PE03	-
3				PE04	-
4				PE05	-
5	1	1	1	VCAP	-
6	2	2		PC13	LVD_IN0
7	3	3	2	PC14	XTLI
8	4	4	3	PC15	XTLO
9	5	5	4	PF00	XTHI
10	6	6	5	PF01	XTHO
11	7	7	6	RESETB	-
12	8			PC00	AIN10 VC0_INP0 VC1_INN0 SEG27
13	9			PC01	AIN11 VC0_INP1 VC1_INN1 SEG26
14	10			PC02	AIN12 VC0_INP2 VC1_INN2 SEG25
15	11			PC03	AIN13 VC0_INP3 VC1_INN3 SEG24
16	12	8		AVSS	-
17	13	9	7	AVCC	-
18	14	10		PA00	AIN0 VC0_INP4 VC0_INN0 VC1_INP0 VC1_INN4 SEG23
19	15	11		PA01	AIN1 VC0_INP5 VC0_INN1 VC1_INP1 VC1_INN5 SEG22
20	16	12	8	PA02	AIN2 VC0_INP6 VC0_INN2 VC1_INP2 SEG21

LQFP80	LQFP64	LQFP48	QFN32	Name	ANALOG
21	17	13		PA03	AIN3 VC0_INP7 VC0_INN3 VC1_INP3 SEG20
22	18			PF04	-
23	19			PF05	-
24	20	14	9	PA04	AIN4 VC0_INP8 VC0_INN4 VC1_INP4 DAC_OUT OPA_OUT0 SEG19
25	21	15	10	PA05	AIN5 VC0_INP9 VC0_INN5 VC1_INP5 VC2_INP0 VC2_INN0 OPA_OUT1 SEG18
26	22	16	11	PA06	AIN6 VC0_INP10 VC0_INN6 OPA_OUT2 SEG17
27	23	17	12	PA07	AIN7 VC0_INP11 VC0_INN7 OPA_OUT3 SEG16
28	24			PC04	AIN14 VC0_INN8 OPA_OUT4 SEG15
29	25			PC05	AIN15 VC0_INN9 OPA_INN SEG14
30	26	18	13	PB00	AIN8 VC1_INN6 OPA_INP SEG13
31	27	19	14	PB01	AIN9/EXVREF VC1_INP6 VC1_INN7 VC2_INP1 VC2_INN1 SEG12
32	28	20		PB02	AIN16 VC1_INP7 VC1_INN8 SEG11

LQFP80	LQFP64	LQFP48	QFN32	Name	ANALOG
33				PE11	VC2_INP4 VC2_INN2
34				PE12	SEG51
35				PE13	AIN25 VC2_INP5 SEG50
36				PE14	AIN24 VC2_INP6 SEG49
37	29	21		PB10	AIN17 VC1_INP8 SEG10
38	30	22	15	PB11	AIN18 VC2_INP8 VC2_INN4 SEG9
39	31	23	16	DVSS	-
40	32	24	17	DVCC	-
41	33	25		PB12	AIN19 VC1_INP9 SEG8
42	34	26		PB13	AIN20 VC1_INP10 SEG7
43	35	27		PB14	AIN21 VC1_INP11 VC2_INP9 VC2_INN5 SEG6
44	36	28		PB15	AIN22 SEG5
45				PD08	SEG47
46				PD09	VC2_INP10 SEG46
47				PD10	VC2_INP11 VC2_INN6 SEG45
48				PD11	VC2_INP12 VC2_INN7 SEG44
49	37			PC06	SEG4
50	38			PC07	VC2_INP13 VC2_INN8 SEG3
51	39			PC08	SEG2
52	40			PC09	SEG1
53	41	29	18	PA08	SEG0
54	42	30	19	PA09	COM0
55	43	31	20	PA10	COM1
56	44	32	21	PA11	COM2
57	45	33	22	PA12	COM3

LQFP80	LQFP64	LQFP48	QFN32	Name	ANALOG
58	46	34	23	PA13/SWDIO	-
59	47	35		PF06	-
60	48	36		PF07	-
61	49	37	24	PA14/SWCLK	-
62	50	38	25	PA15	-
63	51			PC10	COM4/SEG39
64	52			PC11	COM5/SEG38
65	53			PC12	COM6/SEG37
66				PD00	-
67				PD01	-
68	54			PD02	COM7/SEG36
69				PD03	-
70				PD04	-
71	55	39	26	PB03	VC1_INN9 SEG35/VLCDH
72	56	40	27	PB04	VC0_INP12 VC1_INP12 SEG34/VLCD3
73	57	41	28	PB05	VC0_INP13 SEG33/VLCD2
74	58	42	29	PB06	VC0_INP14 VC1_INP14 SEG32/VLCD1
75	59	43	30	PB07	VC1_INP15 LVD_IN2 SEG31
76	60	44	31	BOOT0/PF11	SEG30
77	61	45		PB08	LVD_IN1 SEG29
78	62	46		PB09	SEG28
79	63	47	32	DVSS	-
80	64	48		DVCC	-

每个引脚的数字功能由 PSEL 位域进行控制，详见下表。

表 3-2 端口复用表

AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PA00	UART1_CTS	LPUART1_TXD	TIM0_ETR	VC0_OUT	TIM1_CHA	TIM3_ETR	TIM0_CHA
PA01	UART1_RTS	LPUART1_RXD	TIM0_CHB	TIM1_ETR	TIM1_CHB	HCLK_OUT	SPI1_MOSI
PA02	UART1_TXD	TIM0_CHA	VC1_OUT	TIM1_CHA	TIM2_CHA	PCLK_OUT	SPI1_MISO
PA03	UART1_RXD	TIM0_GATE	TIM1_CHB	TIM2_CHB	SPI1_CS	TIM3_CH1A	TIM5_CHA
PA04	SPI0_CS	UART1_TXD	PCA_CH4	TIM2_ETR	TIM5_CHA	LVD_OUT	TIM3_CH2B
PA05	SPI0_SCK	TIM0_ETR	PCA_ECI	TIM0_CHA	TIM5_CHB	XTL_OUT	XTH_OUT
PA06	SPI0_MISO	PCA_CH0	TIM3_BK	TIM1_CHA	VC0_OUT	TIM3_GATE	LPUART0_CTS
PA07	SPI0_MOSI	PCA_CH1	HCLK_OUT	TIM3_CH0B	TIM2_CHA	VC1_OUT	TIM4_CHB
PA08	UART0_TXD	TIM3_CH0A	CTRM_ETRTOG	-	TIM1_GATE	TIM4_CHA	TIM3_BK
PA09	UART0_TXD	TIM3_CH1A	TIM0_BK	I2C0_SCL	-	HCLK_OUT	TIM5_CHA
PA10	UART0_RXD	TIM3_CH2A	TIM2_BK	I2C0_SDA	TIM2_GATE	PCLK_OUT	TIM6_CHA
PA11	UART0_CTS	TIM3_GATE	I2C1_SCL	-	VC0_OUT	SPI0_MISO	TIM4_CHB
PA12	UART0_RTS	TIM3_ETR	I2C1_SDA	-	VC1_OUT	SPI0_MOSI	PCNT_S0
PA13	IR_OUT	UART0_RXD	LVD_OUT	TIM3_ETR	RTC_1HZ	PCNT_S1	VC2_OUT
PA14	UART1_TXD	UART0_TXD	TIM3_CH2A	LVD_OUT	RCH_OUT	RCL_OUT	PLL_OUT
PA15	SPI0_CS	UART1_RXD	LPUART1_RTS	TIM0_ETR	TIM0_CHA	TIM3_CH1A	-
PB00	PCA_CH2	TIM3_CH1B	LPUART0_TXD	TIM5_CHB	RCH_OUT	RCL_OUT	PLL_OUT
PB01	PCA_CH3	PCLK_OUT	TIM3_CH2B	TIM6_CHB	LPUART0_RTS	VC2_OUT	TCLK_OUT
PB02	LPTIM0_TOG	PCA_ECI	LPUART1_TXD	TIM4_CHA	TIM1_BK	TIM0_BK	TIM2_BK
PB03	SPI0_SCK	TIM0_CHB	TIM1_GATE	TIM3_CH0A	LPTIM0_GATE	XTL_OUT	XTH_OUT
PB04	SPI0_MISO	PCA_CH0	TIM2_BK	UART0_CTS	TIM2_GATE	TIM3_CH0B	LPTIM0_ETR
PB05	SPI0_MOSI	-	TIM1_BK	PCA_CH1	LPTIM0_GATE	PCNT_S0	UART0_RTS
PB06	I2C0_SCL	UART0_TXD	TIM1_CHB	TIM0_CHA	LPTIM0_ETR	TIM3_CH0A	LPTIM0_TOG
PB07	I2C0_SDA	UART0_RXD	TIM2_CHB	LPUART1_CTS	TIM0_CHB	LPTIM0_TOGN	PCNT_S1
PB08	I2C0_SCL	TIM1_CHA	-	TIM2_CHA	TIM0_GATE	TIM3_CH2A	UART0_TXD
PB09	I2C0_SDA	IR_OUT	SPI1_CS	TIM2_CHA	-	TIM2_CHB	UART0_RXD
PB10	I2C1_SCL	SPI1_SCK	TIM1_CHA	LPUART0_TXD	TIM3_CH1A	LPUART1_RTS	UART1_RTS
PB11	I2C1_SDA	TIM1_CHB	LPUART0_RXD	TIM2_GATE	TIM6_CHA	LPUART1_CTS	UART1_CTS
PB12	SPI1_CS	TIM3_BK	LPUART0_TXD	TIM0_BK	-	LPUART0_RTS	TIM6_CHA

AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PB13	SPI1_SCK	I2C1_SCL	TIM3_CH0B	LPUART0_CTS	TIM1_CHA	TIM1_GATE	TIM6_CHB
PB14	SPI1_MISO	I2C1_SDA	TIM3_CH1B	TIM0_CHA	RTC_1HZ	LPUART0_RTS	TIM1_BK
PB15	SPI1_MOSI	TIM3_CH2B	TIM0_CHB	TIM0_GATE	-	-	LPUART1_RXD
PC00	LPTIM0_GATE	PCNT_S0	UART1_CTS	UART2_RTS	-	-	-
PC01	LPTIM0_TOG	TIM5_CHB	UART1_RTS	PCNT_S0FO	-	UART2_CTS	-
PC02	SPI1_MISO	LPTIM0_TOGN	PCNT_S1	UART2_RXD	-	-	-
PC03	SPI1_MOSI	LPTIM0_ETR	LPTIM0_TOGN	PCNT_S1FO	UART2_TXD	-	-
PC04	LPUART0_TXD	TIM2_ETR	IR_OUT	VC2_OUT	-	-	-
PC05	LPUART0_RXD	TIM6_CHB	PCA_CH4	-	-	-	-
PC06	PCA_CH0	TIM4_CHA	TIM2_CHA	LPTIM1_GATE	-	UART3_RXD	-
PC07	PCA_CH1	TIM5_CHA	TIM2_CHB	LPTIM1_ETR	-	UART3_TXD	-
PC08	PCA_CH2	TIM6_CHA	TIM2_ETR	LPTIM1_TOG	-	UART3_CTS	-
PC09	PCA_CH3	TIM4_CHB	TIM1_ETR	LPTIM1_TOGN	-	UART3_RTS	-
PC10	LPUART1_TXD	LPUART0_TXD	PCA_CH2	-	-	-	-
PC11	LPUART1_RXD	LPUART0_RXD	PCA_CH3	PCNT_S0FO	-	-	-
PC12	LPUART0_TXD	LPUART1_TXD	PCA_CH4	PCNT_S1FO	-	-	-
PC13	-	RTC_1HZ	TIM3_CH1B	-	-	-	-
PC14	-	-	-	-	-	-	-
PC15	-	-	-	-	-	-	-
PD00	-	SPI1_CS	-	-	-	-	-
PD01	-	SPI1_SCK	-	-	-	-	-
PD02	PCA_ECI	LPUART0_RTS	TIM1_ETR	-	-	-	-
PD03	UART1_CTS	SPI1_MISO	LPTIM1_TOG	-	-	-	-
PD04	UART1_RTS	SPI1_MOSI	LPTIM1_TOGN	-	-	-	-
PD08	LPUART0_TXD	-	-	-	-	-	-
PD09	LPUART0_RXD	-	-	-	-	-	-
PD10	LPUART0_TXD	-	-	-	-	-	-
PD11	LPUART0_CTS	-	-	-	-	-	-
PE02	PCA_ECI	-	-	-	-	-	-
PE03	PCA_CH0	-	-	-	-	-	-
PE04	PCA_CH1	-	-	-	-	-	-

AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PE05	PCA_CH2	-	-	-	-	-	-
PE11	TIM3_CH1A	-	-	-	-	-	-
PE12	TIM3_CH2B	SPI0_CS	UART3_CTS	-	-	-	-
PE13	TIM3_CH2A	SPI0_SCK	UART3_RTS	-	-	-	-
PE14	TIM3_CH0B	SPI0_MISO	UART3_RXD	-	-	-	-
PF00	I2C0_SDA	CTRM_ETRTOG	UART1_TXD	-	-	-	-
PF01	I2C0_SCL	TIM4_CHB	UART1_RXD	-	-	-	-
PF04	-	-	-	-	-	-	-
PF05	-	-	-	-	-	-	-
PF06	I2C1_SCL	LPUART1_CTS	UART0_CTS	-	-	-	-
PF07	I2C1_SDA	LPUART1_RTS	UART0_RTS	-	-	-	-
PF11	-	-	-	-	-	-	-

3.3 模块信号说明

表 3-3 模块信号说明

模块	引脚名称	描述
电源	DVCC	数字电源
	AVCC	模拟电源
	DVSS	数字地
	AVSS	模拟地
	VCAP	LDO 内核供电输出（仅限内部电路使用，需外接稳压电容）
ISP	BOOT0	当复位时 BOOT0 (PF11) 管脚为高电平，芯片工作于 ISP 编程模式，可通过 ISP 协议对 Flash 进行编程。 当复位时 BOOT0 (PF11) 管脚为低电平，芯片工作于用户模式，芯片执行 Flash 内的程序代码，可通过 SWD 协议对 Flash 进行编程。
XTLO	外部低速时钟振荡器接口	ADC 输入通道
XTLI	外部低速时钟振荡器接口	
ADC	AIN _x (x=0~22,24~25)	
	EXVREF	ADC 外部参考电压
VC	VC _x _INN _y (x=0~1 y=0~7)	VC _x 负端输入
	VC _x _INP _y (x=0~1 y=0~7)	VC _x 正端输入
	VC _x _OUT(x=0~1)	VC _x 比较输出
LVD	LVD_IN _x (x=0~2)	电压侦测输入
	LVD_OUT	电压侦测输出
OPA	OPA_INN	OPA 负端输入
	OPA_INP	OPA 正端输入
	OPA_OUT _x (x=0~4)	OPA 输出
LCD	COM _x (x=0~7)	LCD 公共端输出
	SEG _y (y=0~39,44~47,49~51)	LCD 区段端输出
	VLCD _x (x=1~3,H)	外部电阻模式，外部电容模式使用管脚


模块	引脚名称	描述
UART	UARTx_TXD(x=0~3)	UART 数据发送端
	UARTx_RXD(x=0~3)	UART 数据接收端
	UARTx_CTS(x=0~3)	UART 发送硬件流控
	UARTx_RTS(x=0~3)	UART 接收硬件流控
LPUART	LPUARTx_TXD(x=0~1)	LPUART 数据发送端
	LPUARTx_RXD(x=0~1)	LPUART 数据接收端
	LPUARTx_CTS(x=0~1)	LPUART 发送硬件流控
	LPUARTx_RTS(x=0~1)	LPUART 接收硬件流控
SPI	SPIx_MISO(x=0~1)	SPI 模块主机输入从机输出数据信号
	SPIx_MOSI(x=0~1)	SPI 模块主机输出从机输入数据信号
	SPIx_SCK(x=0~1)	SPI 模块时钟信号
	SPIx_CS(x=0~1)	SPI 片选
I2C	I2Cx_SDA(x=0~1)	I2C 模块数据信号
	I2Cx_SCL(x=0~1)	I2C 模块时钟信号
通用定时器 TIM0~2	TIMx_CHA(x=0~2)	Timer 的捕获输入比较输出 A
	TIMx_CHB(x=0~2)	Timer 的捕获输入比较输出 B
	TIMx_ETR(x=0~2)	Timer 的外部计数输入信号
	TIMx_GATE(x=0~2)	Timer 的门控信号
通用定时器 TIM3	TIM3_CHyA(y=0~2)	Timer 的捕获输入比较输出 A
	TIM3_CHyB(y=0~2)	Timer 的捕获输入比较输出 B
	TIM3_ETR	Timer 的外部计数输入信号
	TIM3_GATE	Timer 的门控信号
低功耗定时器 LPTIM	LPTIMx_TOG(x=0~1)	LPTimer 的翻转输出信号
	LPTIMx_TOGN(x=0~1)	LPTimer 的翻转输出反向信号
	LPTIMx_ETR(x=0~1)	LPTimer 的外部计数输入信号
	LPTIMx_GATE(x=0~1)	LPTimer 的门控信号
可编程计数 阵列 PCA	PCA_ECI	外部时钟输入信号
	PCA_CHx(x=0~4)	捕获输入/比较输出/PWM 输出 0~4
PCNT	PCNT_Sx(x=0~1)	PCNT 脉冲计数输入 0~1
	PCNT_SxFO(x=0~1)	整形之后的 S0~1 脉冲信号, 可供调试观察

模块	引脚名称	描述
高级定时器 Advanced Timer	TIMx_CHA(x=4~6)	Advanced Timer4~6 比较输出/捕获输入端 A
	TIMx_CHB(x=4~6)	Advanced Timer4~6 比较输出/捕获输入端 B

**说明**

IO 端口复位为输入高阻状态，休眠模式和深度休眠模式保持之前的端口状态。

4 典型应用电路图



说明

- AVCC 与 DVCC 电压必须相同。
- 每组电源都需要一个去耦电容，去耦电容尽量靠近相应电源管脚。

5 电气特性

5.1 参数条件

若无另行说明，所有电压的都以 VSS 为基准。

5.1.1 最小值和最大值

所有最小值和最大值在最坏的条件下测得。

在每个表格下方的注解中说明为通过设计保证、综合评估的能到的数据，不会在生产线上进行测试。

5.1.2 典型数值

除非另有说明，典型数据是基于 $T_A=25^{\circ}\text{C}$ 和 $V_{CC}=3.3\text{V}$ 给出的。这些数据仅用于设计指导，并未经过测试。

5.2 绝对最大额定值

加在器件上的载荷如果超过“绝对最大额定值”列表中给出的值，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表 5-1 电压特性

符号	描述	最小值	最大值	单位
VCC-VSS	外部主供电电压（包含 AVCC 和 DVCC） ⁽¹⁾	-0.3	6.0	V
V_{IN}	在其它引脚上的输入电压 ⁽²⁾⁽³⁾	VSS-0.3	VCC+0.3	V
$ \Delta V_{CCx} $	不同供电引脚之间的电压差	-	50	mV
$ V_{SSx}-V_{SS} $	不同接地引脚之间的电压差	-	50	mV



说明

- 所有的电源（DVCC，AVCC）和地（DVSS，AVSS）引脚必须始终连接到外部允许范围内的供电系统上。
- $I_{IN(PIN)}$ 绝对不可以超过它的极限，即保证 V_{IN} 不超过其最大值。如果不能保证 V_{IN} 不超过其最大值，也要保证在外部限制 $I_{IN(PIN)}$ 不超过其最大值。当 $V_{IN}>V_{CC}$ 时，有一个正向注入电流；当 $V_{IN}<V_{SS}$ 时，有一个反向注入电流。
- 具有 ADC 模拟输入通道的 IO 输入电压要在 VSS~VCC 之间，否则会影响 ADC 转换精度。

表 5-2 电流特性

符号	描述	最大值 ⁽¹⁾	单位
I_{VCC}	经过 DVCC/AVCC 电源线的总电流（供应电流） ⁽¹⁾	100	mA
I_{VSS}	经过 VSS 地线的总电流（流出电流） ⁽¹⁾	100	mA
I_{IO}	任意 I/O 和控制引脚上的输出灌电流	25	mA
	任意 I/O 和控制引脚上的输出电流	-25	mA

符号	描述	最大值 ⁽¹⁾	单位
$I_{INJ(PIN)}^{(2)(3)}$	RESETB 引脚的注入电流	±5	mA
	XTH 的 XTHI 引脚和 XTL 的 XTLI 引脚的注入电流	±5	mA
	其他引脚的注入电流 ⁽⁴⁾	±5	mA
$\Sigma I_{INJ(PIN)}^{(2)}$	所有 I/O 和控制引脚上的总注入电流 ⁽⁴⁾	±25	mA

说明

- 所有的电源 (DVCC, AVCC) 和地 (DVSS, AVSS) 引脚必须始终连接到外部允许范围内的供电系统上。
- $I_{INJ(PIN)}$ 绝对不可以超过它的极限, 即保证 V_{IN} 不超过其最大值。如果不能保证 V_{IN} 不超过其最大值, 也要保证在外部限制 $I_{INJ(PIN)}$ 不超过其最大值。当 $V_{IN} > VCC$ 时, 有一个正向注入电流; 当 $V_{IN} < VSS$ 时, 有一个反向注入电流。
- 反向注入电流会干扰器件的模拟性能。
- 当几个 I/O 口同时有注入电流时, $\Sigma I_{INJ(PIN)}$ 的最大值为正向注入电流与反向注入电流的即时绝对值之和。该结果基于在器件 4 个 I/O 端口上 $\Sigma I_{INJ(PIN)}$ 最大值的特性。

表 5-3 温度特性

符号	描述	数值	单位
T_{STG}	储存温度范围	-65~+150	°C
T_j	最大结温度	105	°C

5.3 工作条件

5.3.1 通用工作条件

表 5-4 通用工作条件

符号	参数	条件	最小值	最大值	单位
f_{HCLK}	内部 AHB 时钟频率	-	0	48	MHz
f_{PCLK0}	内部 APB0 时钟频率	-	0	48	MHz
f_{PCLK1}	内部 APB1 时钟频率	-	0	48	MHz
DVCC	数字部分工作电压	-	1.8	5.5	V
AVCC ⁽¹⁾	模拟部分工作电压	必须与 DVCC ⁽²⁾ 相同	1.8	5.5	V
T_A	环境温度 ⁽³⁾	最大功率消耗	-40	85	°C
		低功率消耗 ⁽⁴⁾	-40	105	°C
T_j	结温度范围	-	-40	105	°C

说明

1. 当使用 ADC 时，参见 ADC 电气参数。
2. 建议使用相同的电源为 DVCC 和 AVCC 供电，在上电和正常操作期间，DVCC 和 AVCC 之间最多允许有 300mV 的差别。
3. $T_A(max)$ 适用于 $P_D(max)$ ，当 $P_D < P_D(max)$ ，环境温度 T_A 在满足结温 T_J 不超过 $T_J(max)$ 时允许高于 $T_A(max)$ ，更多描述请参见封装热阻系数。
4. 在较低的功率耗散的状态下，只要 T_J 不超过 T_{Jmax} ， T_A 可以扩展到这个范围。

5.3.2 VCAP 外置电容

通过将外部电容器 C_{EXT} 连接到 VCAP 引脚来实现主稳压器的稳定性。 C_{EXT} 的指定值详见下表。




图 5-1 外部电容器 C_{EXT}

说明

ESR 为等效串联电阻。

表 5-5 VCAP 工作条件

符号	参数	条件	最小值	最大值	单位
$C_{EXT}^{(1)}$	外置电容容值	-	2.2	10	μF
ESR	外置电容 ESR	-	-	100	$m\Omega$

说明

1. 由综合评估得出，不在生产中测试。

5.3.3 上电和掉电时的工作条件

表 5-6 上电和掉电的工作条件⁽¹⁾

符号	参数	条件	最小值	最大值	单位
t_{VCC_r}	VCC 上升速率	-	0	5	$V/\mu s$
t_{VCC_f}	VCC 下降速率	-	0	5	$V/\mu s$

说明

1. 由综合评估得出，不在生产中测试。

5.3.4 内嵌复位和 LVD 模块特性




图 5-2 POR/Brown Out 示意图

表 5-7 POR/Brown Out⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
VPOR	POR 释放电压 (上电过程)	-	1.49	1.65	1.75	V
VBOR	BOR 检测电压 (掉电过程)	-	1.45	1.50	1.55	V

说明

1. 由综合评估得出, 不在生产中测试。

表 5-8 LVD 模块特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{ex}	外部输入电压范围	-	0	-	VCC	V
V _{level}	检测阈值	LVD_CR.VTDS=0b0000	1.70	1.80	1.90	V
		LVD_CR.VTDS=0b0001 ⁽¹⁾	1.80	1.90	2.00	
		LVD_CR.VTDS=0b0010 ⁽¹⁾	1.90	2.00	2.10	
		LVD_CR.VTDS=0b0011 ⁽¹⁾	2.00	2.10	2.20	
		LVD_CR.VTDS=0b0100 ⁽¹⁾	2.10	2.20	2.30	
		LVD_CR.VTDS=0b0101 ⁽¹⁾	2.20	2.30	2.40	
		LVD_CR.VTDS=0b0110 ⁽¹⁾	2.30	2.40	2.55	
		LVD_CR.VTDS=0b0111 ⁽¹⁾	2.35	2.50	2.65	
		LVD_CR.VTDS=0b1000	2.45	2.60	2.75	

符号	参数	条件	最小值	典型值	最大值	单位
V _{level}	检测阈值	LVD_CR.VTDS=0b1001 ⁽¹⁾	2.55	2.70	2.85	V
		LVD_CR.VTDS=0b1010 ⁽¹⁾	2.65	2.80	2.95	
		LVD_CR.VTDS=0b1011 ⁽¹⁾	2.75	2.90	3.05	
		LVD_CR.VTDS=0b1100 ⁽¹⁾	2.85	3.00	3.15	
		LVD_CR.VTDS=0b1101 ⁽¹⁾	2.95	3.10	3.25	
		LVD_CR.VTDS=0b1110 ⁽¹⁾	3.05	3.20	3.35	
		LVD_CR.VTDS=0b1111	3.15	3.30	3.45	
I _{comp}	功耗	-	-	0.12	-	μA
T _{response}	响应时间	选择检测 GPIO 管脚电压， VCC=3.3V， LVD_CR.VTDS=0b1000，检测电压 由(V _{level} +100mV)变为 (V _{level} -100mV)，变化斜率为 2 × 10 ⁵ V/μs	-	90	-	μs
T _{setup}	建立时间	选择检测 GPIO 管脚电压， VCC=3.3V， LVD_CR.VTDS=0b1000，检测电压 低于 V _{level} 100mV	-	400	-	μs
V _{hys}	迟滞电压	-	-	40	-	mV
T _{filter}	滤波时间	LVD_debounce=0b000	-	7	-	μs
		LVD_debounce=0b001	-	14	-	
		LVD_debounce=0b010	-	28	-	
		LVD_debounce=0b011	-	112	-	
		LVD_debounce=0b100	-	450	-	
		LVD_debounce=0b101	-	1800	-	
		LVD_debounce=0b110	-	7200	-	
		LVD_debounce=0b111	-	28800	-	

 说明

1. 由综合评估得出，不在生产中测试。

5.3.5 内置的参考电压

表 5-9 内置的参考电压

符号	参数	条件	最小值	典型值	最大值	单位
$V_{REF25}^{(2)}$	Internal 2.5V Reference Voltage	常温 25°C, 3.3V	2.475	2.5	2.525	V
$V_{REF25}^{(1)(2)}$	Internal 2.5V Reference Voltage	-40~85°C, 2.8~5.5V	2.455	2.5	2.545	V
V_{REF15}	Internal 1.5V Reference Voltage	常温 25°C, 3.3V	1.485	1.5	1.515	V
$V_{REF15}^{(1)}$	Internal 1.5V Reference Voltage	-40~85°C, 1.8~5.5V	1.473	1.5	1.527	V
$T_{Coff}^{(3)}$	Internal 2.5V 1.5V temperature coefficient	-40~85°C	-	-	120	ppm/°C
$T_{stable(BGR)}$	BGR stable time	常温 25°C, 3.3V	-	20	-	μs

 **说明**

1. 由综合评估得出，不在生产中测试。
2. 只能在电源电压超过 2.8V 时才能选择 2.5V 档位，否则可能会引起系统工作不正常。
3. 由设计保证，不在生产中测试。

5.3.6 供电电流特性

电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O 引脚的负载、产品的软件配置、工作频率、I/O 脚的翻转速率、程序在存储器中的位置以及执行的代码等。

微控制器处于下列条件：

- 所有的 I/O 引脚都处于输入模式，并连接到一个静态电平上——VCC 或 VSS（无负载）。
- 所有的外设都处于关闭状态，除非特别说明。
- 闪存存储器的访问时间调整到 f_{HCLK} 的频率（0~24MHz 时为 0 个等待周期，24~48MHz 时为 1 个等待周期）。
- 当开启外设时： $f_{PCLK0}=f_{HCLK}$ ， $f_{PCLK1}=f_{HCLK}$ 。

表 5-10 工作电流特性

符号	参数	条件			典型值(1)(3)	最大值(2)(3)	Unit
I_{DD} (Run in RAM)	All peripherals clock ON, Run while(1) in RAM	$V_{CAP}=1.5V$ $V_{CC}=3.3V$ $T_A=2xC$	RCH clock source	4M	701.6	-	μA
				8M	1264	-	
				16M	2352.1	-	
				22.12M	3215.6	-	
				24M Flash Wait=0	3465.3	-	

符号	参数	条件		典型值 ⁽¹⁾⁽³⁾	最大值 ⁽²⁾⁽³⁾	Unit					
I _{DD} (Run in RAM)	All peripherals clock ON, Run while(1) in RAM	V _{CAP} =1.5V V _{CC} =3.3V T _A =2×C	RC48M clock source	4M	707.6	-	μA				
				6M	976.5	-					
				32M Flash Wait=1	6687.4	-					
				48M Flash Wait=1	6715.6	-					
			PLL RCH4M to xxM clock source	32M Flash Wait=1	4915.8	-					
		48M Flash Wait=1	7272.8	-							
	All peripherals clock OFF, Run while(1) in RAM	V _{CAP} =1.5V V _{CC} =3.3V T _A =2×C	RCH clock source	4M	402.2	-	μA				
				8M	665	-					
				16M	1159.6	-					
				22.12M	1552.2	-					
24M Flash Wait=0				1664.8	-						
RC48M clock source			4M	406.4	-						
			6M	527.2	-						
			32M Flash Wait=1	3118.1	-						
PLL RCH4M to xxM clock source			32M Flash Wait=1	2531.5	-						
			48M Flash Wait=1	3701.8	-						
I _{DD} (Run CoreMark)	All peripherals clock OFF, Run CoreMark in Flash	V _{CAP} =1.5V V _{CC} =3.3V T _A =2×C	RCH clock source	4M	846	-	μA				
				8M	1369	-					
				16M	1732	-					
				22.12M	2248	-					
				24M Flash Wait=0	2409	-					
			RC48M clock source	4M	847	-					
				6M	1157	-					
				32M Flash Wait=1	2479	-					
				48M Flash Wait=1	3558	-					
			PLL RCH4M to xxM clock source	16M	2016	-					
				24M Flash Wait=0	2767	-					
				32M Flash Wait=1	2772	-					
				48M Flash Wait=1	3958	-					
			I _{DD} (Sleep mode)	All peripherals clock ON	V _{CAP} =1.5V V _{CC} =1.8~5.5 V T _A =-40-85°C	RCH clock source		4M	508.4	646	μA
								8M	901.5	1127	
16M	1652.4	2045									
22.12M	2250.7	2779									
24M Flash Wait=0	2422.3	2990									

符号	参数	条件		典型值(1)(3)	最大值(2)(3)	Unit		
I _{DD} (Sleep mode)	All peripherals clock ON	V _{CAP} =1.5V V _{CC} =1.8~5.5V T _A =-40-85°C	RC48M clock source	4M	513.4	641	μA	
				6M	698.8	867		
				32M Flash Wait=1	4623.9	5757		
				48M Flash Wait=1	4643.1	5787		
			PLL RCH4M to xxM clock source	32M Flash Wait=1	3539.3	4362		
				48M Flash Wait=1	5194.7	6412		
	All peripherals clock OFF	V _{CAP} =1.5V V _{CC} =1.8~5.5V T _A =-40-85°C	RCH clock source	4M	208.1	285		μA
				8M	300.7	399		
				16M	456.3	588		
				22.12M	589.1	754		
24M Flash Wait=0				622.4	795			
RC48M clock source			4M	210.5	284			
			6M	247.1	327			
			32M Flash Wait=1	1055.3	1302			
PLL RCH12M to xxM clock source			32M Flash Wait=1	1155	1444			
			48M Flash Wait=1	1634.2	2039			
I _{DD} (Run mode)	All peripherals clock ON, Run while(1) in Flash	V _{CAP} =1.5V V _{CC} =1.8~5.5V T _A =-40-85°C	RCH clock source	4M	940	1215	μA	
				8M	1748.1	2240		
				16M	2314.9	2870		
				22.12M	3126.3	3869		
				24M Flash Wait=0	3360.5	4155		
			RC48M clock source	4M	947.6	1204		
				6M	1336.4	1698		
				32M Flash Wait=1	5997	7409		
				48M Flash Wait=1	6022.2	7450		
			PLL RCH4M to xxM clock source	32M Flash Wait=1	4496.4	5513		
	48M Flash Wait=1	6571.9		8057				
	All peripherals clock OFF, Run while(1) in Flash	V _{CAP} =1.5V V _{CC} =1.8~5.5V T _A =-40-85°C	RCH clock source	4M	640.1	855		μA
				8M	1148.5	1523		
				16M	1122.4	1442		
				22.12M	1466.6	1874		
24M Flash Wait=0				1564.5	1995			

符号	参数	条件			典型值(1)(3)	最大值(2)(3)	Unit
I _{DD} (Run mode)	All peripherals clock OFF, Run while(1) in Flash	V _{CAP} =1.5V V _{CC} =1.8~5.5 V T _A =-40-85°C	RC48M clock source	4M	645.8	847	μA
				6M	886.4	1165	
				32M Flash Wait=1	2440	3009	
				48M Flash Wait=1	2450	3060	
			PLL RCH12M to xxM clock source	32M Flash Wait=1	2116.8	2651	
				48M Flash Wait=1	3018.2	3770	
I _{DD} (LP Run)	All peripherals clock ON, Run while(1) in Flash	V _{CAP} =1.5V V _{CC} =1.8~5.5 V T _A =-40-85°C	RCL clock source ⁽⁴⁾	-	112.2	158	μA
			XTL clock source ⁽⁴⁾	Driver=1	111.8	157	
	All peripherals clock OFF, Run while(1) in Flash		RCL clock source ⁽⁴⁾	-	109.4	155	
			XTL clock source ⁽⁴⁾	Driver=1	109.4	154	
I _{DD} (LP Sleep)	All peripherals clock ON,	V _{CAP} =1.5V V _{CC} =1.8~5.5 V T _A =-40-85°C	RCL clock source ⁽⁴⁾	-	84.9	121	μA
			XTL clock source ⁽⁴⁾	Driver=1	84.9	120	
	All peripherals clock OFF,		RCL clock source ⁽⁴⁾	-	82	117	
			XTL clock source ⁽⁴⁾	Driver=1	82.4	117	
I _{DD} (DeepSleep)	All peripherals clock OFF	V _{CAP} =1.5V V _{CC} =1.8~5.5 V T _A =-40-85°C	-	NO CLK	0.8	10.8	μA
	All peripherals clock OFF		-	RCL ⁽⁴⁾	1.2	11	
	All peripherals clock OFF		-	XTL ⁽⁴⁾	1.5	11.2	
	Other peripherals clock OFF		-	RCL ⁽⁴⁾ +WDT	1.3	11.1	
	Other peripherals clock OFF		-	RCL ⁽⁴⁾ +LVD	1.3	11.1	
	Other peripherals clock OFF		-	RCL ⁽⁴⁾ +RTC	1.3	11.1	
	Other peripherals clock OFF		-	RCL ⁽⁴⁾ +LPT	1.3	11.1	
	Other peripherals clock OFF		-	RCL ⁽⁴⁾ +WDT+LVD	1.4	11.2	
	Other peripherals clock OFF		-	XTL ⁽⁴⁾ +WDT	1.5	11.3	
	Other peripherals clock OFF		-	XTL ⁽⁴⁾ +LVD	1.5	11.3	
	Other peripherals clock OFF		-	XTL ⁽⁴⁾ +RTC	1.5	11.3	
	Other peripherals clock OFF		-	XTL ⁽⁴⁾ +LPT	1.5	11.3	
	Other peripherals clock OFF		-	XTL ⁽⁴⁾ +WDT+LVD	1.6	11.4	

 **说明**

1. 若没有其他指定条件, 该 Typ 的值是在 25°C & V_{CC}=3.3V 测得。
2. 若没有其他指定条件, 该 Max 的值是 V_{CC}=1.8-5.5V & Temperature=-40-85°C范围内的最大值。
3. 由综合评估得出, 不在生产中测试。
4. RCL、XTL 时钟测试使用频率为 32.768kHz。

5.3.7 从低功耗模式唤醒的时间

唤醒时间是在 RCH 振荡器的唤醒阶段测量得到。唤醒时使用的时钟源依当前的操作模式而定：

- 休眠模式：时钟源是 RCH 振荡器
- 深度休眠模式：时钟源是 RCH 振荡器

符号	参数	条件	最小值	典型值	最大值	单位
T _{wu} ⁽¹⁾	休眠模式唤醒时间	-	-	1.8	-	μs
	深度休眠唤醒时间	F _{RC48M} =4MHz	-	13.0	-	μs
		F _{RC48M} =8MHz	-	10.5	-	μs
		F _{RC48M} =16MHz	-	9.4	-	μs
		F _{RC48M} =24MHz	-	10.3	-	μs

 **说明**

1. 由设计保证, 不在生产中测试。
2. 唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令。

5.3.8 外部时钟源特性

5.3.8.1 外部输入高速时钟

符号	参数	条件	最小值	典型值	最大值	单位
f _{XTH_ext}	用户外部时钟频率 ⁽¹⁾	-	0	8	32	MHz
V _{XTHH}	输入引脚高电平电压 ⁽¹⁾	-	0.7VCC	-	VCC	V
V _{XTHL}	输入引脚低电平电压 ⁽¹⁾	-	VSS	-	0.3VCC	V
T _{r(XTH)}	上升的时间 ⁽¹⁾	-	-	-	20	ns
T _{f(XTH)}	下降的时间 ⁽¹⁾	-	-	-	20	ns
T _{w(XTH)}	输入高或低的时间 ⁽¹⁾	-	16	-	-	ns
C _{in(XTH)}	输入容抗 ⁽¹⁾	-	-	5	-	pF
Duty	占空比 ⁽¹⁾	-	40	-	60	%
I _L	输入漏电流 ⁽¹⁾	-	-	-	±1	μA



说明

1. 由设计保证，不在生产中测试。

5.3.8.2 外部输入低速时钟

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{XTL_ext}}$	用户外部时钟频率 ⁽¹⁾	-	0	32.768	1000	kHz
V_{XTLH}	输入引脚高电平电压 ⁽¹⁾	-	0.7VCC	-	VCC	V
V_{XTLL}	输入引脚低电平电压 ⁽¹⁾	-	VSS	-	0.3VCC	V
$T_{\text{r(XTL)}}$	上升的时间 ⁽¹⁾	-	-	-	50	ns
$T_{\text{f(XTL)}}$	下降的时间 ⁽¹⁾	-	-	-	50	ns
$T_{\text{w(XTL)}}$	输入高或低的时间 ⁽¹⁾	-	450	-	-	ns
$C_{\text{in(XTL)}}$	输入容抗 ⁽¹⁾	-	-	5	-	pF
Duty	占空比 ⁽¹⁾	-	30	-	70	%
I_{L}	输入漏电流 ⁽¹⁾	-	-	-	±1	μA



说明

1. 由设计保证，不在生产中测试。

5.3.8.3 高速外部时钟 XTH

高速外部时钟(XTH)可以使用一个 8~32MHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。


表 5-14 外部 XTH 晶振⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
F_{CLK}	振荡频率	-	8	-	32	MHz
ESR_{CLK}	支持的晶振 ESR 范围	32MHz	-	-	60	Ω
		24MHz	-	-	80	
		16MHz	-	-	100	
		8MHz	-	-	120	
$C_{\text{LX}}^{(3)}$	负载电容	按晶体制造商要求进行配置。	4	12	20	pF
Duty	占空比	-	40	50	60	%

符号	参数	条件	最小值	典型值	最大值	单位
$I_{dd}^{(4)}$	电流	XTH_CR[3:0]=0b1111	-	1000	-	μA
		XTH_CR[3:0]=0b1110	-	600	-	
		XTH_CR[3:0]=0b1010	-	370	-	
		XTH_CR[3:0]=0b0110	-	300	-	
		XTH_CR[3:0]=0b0010	-	160	-	
g_m	跨导	XTH_CR[3:0]=0b1111	-	11.75	-	mS
		XTH_CR[3:0]=0b1110 (32MHz, 24MHz 推荐值)	-	6.34	-	
		XTH_CR[3:0]=0b1101	-	4.38	-	
		XTH_CR[3:0]=0b1100	-	3.38	-	
		XTH_CR[3:0]=0b1011	-	7.41	-	
		XTH_CR[3:0]=0b1010 (16MHz 推荐值)	-	4.01	-	
		XTH_CR[3:0]=0b1001	-	2.77	-	
		XTH_CR[3:0]=0b1000	-	2.14	-	
		XTH_CR[3:0]=0b0111	-	5.59	-	
		XTH_CR[3:0]=0b0110 (12MHz 推荐值)	-	3.01	-	
		XTH_CR[3:0]=0b0101	-	2.08	-	
		XTH_CR[3:0]=0b0100	-	1.60	-	
		XTH_CR[3:0]=0b0011	-	2.50	-	
		XTH_CR[3:0]=0b0010 (8MHz 推荐值)	-	1.30	-	
		XTH_CR[3:0]=0b0001	-	0.93	-	
XTH_CR[3:0]=0b0000	-	0.72	-			
$T_{start}^{(5)}$	启动时间	32MHz, CL=16pF @ XTH_CR[3:0]=0b1110	-	500	-	μs
		8MHz, CL=16pF @ XTH_CR[3:0]=0b0010	-	2	-	ms

说明

1. 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。
2. 由综合评估得出，不在生产中测试。
3. C_{LX} 指 XTAL 的两个管脚负载电容 C_{L1} 和 C_{L2} 。对于 C_{L1} 和 C_{L2} ，建议使用高质量的、为高频应用而设计瓷介电容器，并挑选符合要求的晶体或谐振器。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串行组合给出负载电容的参数。在选择 C_{L1} 和 C_{L2} 时，应该根据晶振的频率和 ESR 等参数，并且将 PCB 和 MCU 引脚的容抗考虑在内。
4. 电流跟随频率和驱动能力的选择而变化。频率越高，驱动能力越强，电流消耗就越大。
5. T_{start} 是启动时间，是从软件使能 XTH 开始测量，直至得到稳定的 32MHz/8MHz 振荡这段时间。这个数值是在 $XTH_CR[5:4]=0b10$ 设置下，使用一个标准的晶体谐振器上测量得到，它可能因晶体制造商和型号的不同而变化较大。



说明

- 晶体的匹配电容 建议按照晶体制造商的技术手册的要求进行配置。
如果晶体制造商给出了 负载电容的容值，则匹配电容的容值应为晶体制造商所给出的负载电容容值的两倍。
如果晶体制造商给出了 匹配电容的容值，则直接使用晶体制造商所给出的匹配电容的容值即可。
- 芯片内已集成反馈电阻 R_0 。
- 阻尼电阻 R_1 可选，阻值的取值取决于晶体特性，默认为 0Ω 。

5.3.8.4 低速外部时钟 XTL

低速外部时钟(XTL)可以使用一个 32.768kHz 的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。


表 5-15 外部 XTL 晶振⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
F_{CLK}	振荡频率	-	-	32.768	-	kHz
ESR_{CLK}	支持的晶振 ESR 范围	-	-	-	60	k Ω
$C_{LX}^{(2)}$	负载电容	按晶体制造商要求进行配置。	8	12	20	pF
DC_{ACLK}	占空比	-	30	50	70	%

符号	参数	条件	最小值	典型值	最大值	单位
I _{dd} ⁽³⁾	电流	XTL_CR[3:0]=0b1111	-	1330	-	nA
		XTL_CR[3:0]=0b1011	-	1230	-	
		XTL_CR[3:0]=0b0111	-	1140	-	
		XTL_CR[3:0]=0b0011	-	1050	-	
		XTL_CR[3:0]=0b1110	-	630	-	
		XTL_CR[3:0]=0b1010 (推荐值)	-	580	-	
		XTL_CR[3:0]=0b0110	-	530	-	
		XTL_CR[3:0]=0b0010	-	490	-	
g _m	跨导	XTL_CR[3:0]=0b1111	-	14.64	-	μS
		XTL_CR[3:0]=0b1011	-	13.17	-	
		XTL_CR[3:0]=0b0111	-	11.67	-	
		XTL_CR[3:0]=0b0011	-	10.15	-	
		XTL_CR[3:0]=0b1110	-	7.37	-	
		XTL_CR[3:0]=0b1010 (推荐值)	-	6.62	-	
		XTL_CR[3:0]=0b0110	-	5.87	-	
		XTL_CR[3:0]=0b0010	-	5.10	-	
T _{start} ⁽⁴⁾	启动时间	ESR=30kΩ C _L =12pF XTL_CR[3:0]=0b1010	-	2000	-	ms

 说明

- 由综合评估得出，不在生产中测试。
- C_{LX} 指 XTAL 的两个管脚的负载电容，用户 *建议*按晶体制造商的要求选择该电容的容值。
如果晶体制造商给出了 *负载电容的容值*，则匹配电容的容值应为晶体制造商所给出的负载电容容值的两倍。
如果晶体制造商给出了 *匹配电容的容值*，则直接使用晶体制造商所给出的匹配电容的容值即可。
例：
 - 晶体制造商给出晶体的 *负载电容* 为 8pF 时，匹配电容的容值应为 16pF。考虑 PCB 与 MCU 引脚之间的分布电容，建议选择容值为 15pF 或 12pF 的匹配电容。
 - 晶体制造商给出晶体的 *匹配电容* 为 12pF 时，匹配电容的容值应为 12pF。考虑 PCB 与 MCU 引脚之间的分布电容，建议选择容值为 10pF 或 8pF 的匹配电容。
- 选择具有较小 ESR 值的高质量振荡器（如 MSIV-TIN32.768kHz），可以通过调节 XTL_CR[3:0]设置值以优化电流消耗。电流消耗与电路提供的跨导（g_m）成正比。
- T_{start} 是启动时间，是从软件使能 XTL 开始测量，直至得到稳定的 32768Hz 振荡这段时间。这个数值是在 XTL_CR[3:0]=0b1010 和 XTL_CR[5:4]=0b11 设置下，使用一个标准的晶体谐振器上测量得到，它可能因晶体制造商和型号的不同而变化较大。



说明

- 晶体的匹配电容 建议按照晶体制造商的技术手册的要求进行配置。
如果晶体制造商给出了 负载电容的容值，则匹配电容的容值应为晶体制造商所给出的负载电容容值的两倍。
如果晶体制造商给出了 匹配电容的容值，则直接使用晶体制造商所给出的匹配电容的容值即可。
- 芯片内已集成反馈电阻 R0。

5.3.9 内部时钟源特性

5.3.9.1 内部高速时钟 RC48M

符号	参数	条件	最小值	典型值	最大值	单位
Dev ₄₈	RC48M 振荡器精度	User trimming step for given VCC and T _A conditions	-	0.2	-	%
		VCC = 1.8-5.5V T _{AMB} = -40-85°C F _{CLK48} = 4/6MHz	-2.0 ⁽¹⁾	-	+2.0 ⁽¹⁾	
		VCC = 1.8-5.5V T _{AMB} = -20-75°C F _{CLK48} = 4/6MHz	-1.5 ⁽¹⁾	-	+1.5 ⁽¹⁾	
		VCC = 1.8-5.5V T _{AMB} = -40-85°C F _{CLK48} = 32/48MHz	-1.5 ⁽¹⁾	-	+1.5 ⁽¹⁾	
		VCC = 1.8-5.5V T _{AMB} = -20-75°C F _{CLK48} = 32/48MHz	-1.0 ⁽¹⁾	-	+1.0 ⁽¹⁾	
F _{CLK48}	振荡频率	-	4.0	4.0 6.0 32.0 48.0	48.0	MHz

符号	参数	条件	最小值	典型值	最大值	单位
I _{CLK48}	功耗	F _{CLK48} = 4MHz	-	54	-	μA
		F _{CLK48} = 6MHz	-	60	-	
		F _{CLK48} = 32MHz	-	181	-	
		F _{CLK48} = 48MHz	-	235	-	
DC _{CLK48} ⁽²⁾	占空比	-	45	50	55	%
t _{SU48}	启动时间 (从使能到开始输出时钟)	F _{CLK48} = 4MHz	-	18.2	-	μs
		F _{CLK48} = 6MHz	-	16.6	-	
		F _{CLK48} = 32MHz	-	10.9	-	
		F _{CLK48} = 48MHz	-	10.4	-	



说明

1. 由综合评估得出，不在生产中测试。
2. 由设计保证，不在生产中测试。

5.3.9.2 内部高速时钟 RCH

符号	参数	条件	最小值	典型值	最大值	单位
Dev	RCH 振荡器精度	User trimming step for given VCC and T _A conditions	-	0.25	-	%
		VCC=1.8-5.5V T _{AMB} =-40-85°C	-4.5 ⁽¹⁾	-	+3.0 ⁽¹⁾	%
F _{CLK}	振荡频率	-	4.0	4.0 8.0 16.0 22.12 24.0	24.0	MHz
I _{CLK}	功耗	F _{MCLK} =4MHz	-	80	-	μA
		F _{MCLK} =8MHz	-	100	-	μA
		F _{MCLK} =16MHz	-	120	-	μA
		F _{MCLK} =24MHz	-	140	-	μA
DC _{CLK} ⁽¹⁾	占空比	-	45	50	55	%



说明

1. 由综合评估得出，不在生产中测试。

5.3.9.3 内部低速时钟 RCL

符号	参数	条件	最小值	典型值	最大值	单位
Dev	RCL 振荡器精度	User trimming step for given VCC and T _A conditions	-	0.5	-	%
		VCC=1.8-5.5V T _{AMB} =-40-85°C	-5.0 ⁽¹⁾	-	+3.0 ⁽¹⁾	%
F _{CLK}	振荡频率	VCC=3.3V T _{AMB} =25°C	38.2 32.5	38.4 32.768	38.6 33	kHz
T _{CLK}	启动时间	-	-	150	-	μs
DC _{CLK} ⁽¹⁾	占空比	-	25	50	75	%



说明

1. 由综合评估得出，不在生产中测试。

5.3.9.4 内部低速时钟 RC10K

符号	参数	条件	最小值	典型值	最大值	单位
V	Operation voltage	-	1.8	-	5.5	V
Dev ⁽¹⁾	振荡器精度	VCC = 1.8 ~ 5.5V T _{AMB} = -20 ~ 50°C	-50	-	50	%
F _{CLK}	振荡频率	VCC=3.3v T _{AMB} = 25°C	-	10	-	kHz



说明

1. 由综合评估得出，不在生产中测试。

5.3.10 PLL 特性

符号	参数	条件	最小值	典型值	最大值	单位
Fin ⁽¹⁾	输入时钟	-	4	4	24	MHz
Duty_in ⁽¹⁾	输入时钟占空比	-	40	-	60	%
Fout	输出频率	-	8	-	48	MHz
Duty_out ⁽¹⁾	输出占空比	-	48%	-	52%	-
Tlock ⁽¹⁾	锁定时间	输入频率 4MHz	-	100	200	μs
Iconsum	功耗	输出频率 48MHz	-	450	-	μA



说明

1. 由综合评估得出，不在生产中测试。

5.3.11 存储器特性

符号	参数	条件	最小值	典型值	最大值	单位
EC _{FLASH}	擦写次数	Regulator voltage=1.5V, T _{AMB} =25°C	20	-	-	kcycles
RET _{FLASH}	数据保存期限	T _{AMB} =85°C, after 20 kcycles	20	-	-	Years
T _{b_prog}	编程时间 (字节)	-	22	-	30	μs
T _{w_prog}	编程时间 (字)	-	40	-	52	μs
T _{p_erase}	页擦除时间	-	2	-	3	ms
T _{m_erase}	整片擦除时间	-	30	-	40	ms

5.3.12 ESD 特性

使用特定的测量方法，对芯片进行强度测试以决定它的电气敏感性方面的性能。

符号	参数	条件	最小值	典型值	最大值	单位
VESD _{HBM} ⁽¹⁾	ESD @ Human Body Mode	Ta=25°C, 符合 ANSI/ ESDA/JEDEC JS-001	-6	-	6	kV
VESD _{CDM} ⁽¹⁾	ESD @ Charge Device Mode	Ta=25°C, 符合 ANSI/ ESDA/JEDEC JS-002	-1.5	-	1.5	kV
I _{latchup} ⁽¹⁾	Latch up current	Ta=85°C, 符合 JESD78	-200	-	200	mA



说明

1. 由综合评估得出，不在生产中测试。

5.3.13 I/O 端口特性

5.3.13.1 输出特性-端口

表 5-23 端口输出特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
V _{OH}	IO 引脚输出高电平 (低驱动)	I _{IO} =3mA, VCC=3.3V	VCC-0.3	-	V
		I _{IO} =6mA, VCC=3.3V	VCC-0.7	-	V
V _{OL}	IO 引脚输出低电平 (低驱动)	I _{IO} =4mA, VCC=3.3V	-	VSS+0.3	V
		I _{IO} =8mA, VCC=3.3V	-	VSS+0.7	V

符号	参数	条件	最小值	最大值	单位
V _{OHD}	IO 引脚输出高电平 (强驱动)	I _{IO} =6mA, VCC=3.3V	VCC-0.3	-	V
		I _{IO} =12mA, VCC=3.3V	VCC-0.7	-	V
V _{OLD}	IO 引脚输出低电平 (强驱动)	I _{IO} =8mA, VCC=3.3V	-	VSS+0.3	V
		I _{IO} =16mA, VCC=3.3V	-	VSS+0.7	V



说明

- 由综合评估得出，不在生产中测试。
- 器件的 I_{IO} 电流必须始终遵循 [电流特性](#) 所列的绝对最大额定值，I_{IO} (I/O 端口的 I_{O_H} 和 I_{O_L}) 的总和不得超过 I_{VCC}。




图 5-5 输出端口 VOH/VOL 实测曲线 (典型值)

5.3.13.2 输入特性-端口 PA/PB/PC/PD/PE/PF

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IH}^{(1)}$	Positive-going input threshold voltage	VCC=1.8V	0.7VCC	-	-	V
		VCC=3.3V	0.7VCC	-	-	V
		VCC=5.5V	0.7VCC	-	-	V
$V_{IL}^{(1)}$	Negative-going input threshold voltage	VCC=1.8V	-	-	0.3VCC	V
		VCC=3.3V	-	-	0.3VCC	V
		VCC=5.5V	-	-	0.3VCC	V
V_{hys}	Input voltage hysteresis ($V_{IH}-V_{IL}$)	VCC=1.8V	-	0.3	-	V
		VCC=3.3V	-	0.4	-	V
		VCC=5.5V	-	0.6	-	V
$R_{pullhigh}$	Pullup resistor	Pullup enabled VCC=3.3V	-	80	-	kΩ
$R_{pulllow}$	Pulldown resistor	Pulldown enabled VCC=3.3V	-	40	-	kΩ
C_{input}	Input capacitance	-	-	5	-	pF

 说明

1. 由综合评估得出，不在生产中测试。

5.3.13.3 端口外部输入采样要求-Timer Gate/Timer Clock

符号	参数	条件	最小值	典型值	最大值	单位
$t_{(cap)}$	Timer capture timing	Timer capture pulse width	-	0.5	-	μs
$t_{(clk)}^{(1)}$	Timer clock frequency applied to pin	Timer external clock input $f_{HCLK}=4MHz$	-	-	PCLK/2	MHz
$t_{(pca)}^{(1)}$	PCA clock frequency applied to pin	PCA external clock input $f_{HCLK}=4MHz$	-	-	PCLK/8	MHz

 说明

1. 由综合评估得出，不在生产中测试。

5.3.13.4 端口漏电特性-端口 PA/PB/PC/PD/PE/PF

符号	参数	条件	最小值	典型值	最大值	单位
$I_{lkg(Px.y)}$	Leakage current	$V_{(Px.y)}^{(1)(2)}$	-	±50	-	nA

 说明

1. 端口漏电基于相应端口连接到 VSS 或 VCC。
2. 端口必须设置为输入端口。

5.3.14 RESETB 引脚特性

RESETB 引脚输入驱动使用 CMOS 工艺，它连接了一个不能断开的上拉电阻。

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(RESETB)}^{(1)}$	输入低电平电压	-	-0.3	-	0.3VCC	V
$V_{IH(RESETB)}^{(1)}$	输入高电平电压	-	0.7VCC	-	VCC+0.3	V
$V_{hys(RESETB)}$	施密特触发器电压迟滞	-	-	200	-	mV
R_{PU}	弱上拉等效电阻	$V_{IN}=V_{SS}$	-	80	-	kΩ
$V_{F(RESETB)}^{(1)}$	输入滤波脉冲	-	-	-	2	μs
$V_{NF(RESETB)}^{(1)}$	输入非滤波脉冲	-	10	-	-	μs

 说明

1. 由设计保证，不在生产中测试。


5.3.15 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{ADCIN}	Input voltage range	Single ended	0	-	V_{REF+}	V
$V_{REF+}^{(1)}$	Positive reference voltage	-	1.5	-	AVCC	V
V_{REF-}	Negative reference voltage	-	-	AVSS	-	V
$DEV_{AVCC/3}$	AVCC/3 精度	-	-	±3	-	%
$V_{INBUF}^{(1)}$	Input voltage range of the input buffer within which the accuracy is guaranteed	$(AVCC-0.1V) < V_{REF+}$	0.1	-	AVCC-0.1	V
		$(AVCC-0.1V) \geq V_{REF+}$	0.1	-	V_{REF+}	

符号	参数	条件	最小值	典型值	最大值	单位
$I_{ADC}^{(1)}$	Active current	reference generator on, input buffer on, $f_s=200\text{kpsps}$	-	1.77	-	mA
		reference generator on, input buffer on, $f_s=1\text{Msps}$	-	2.10	-	
		reference generator off, input buffer off, $f_s=1\text{Msps}$	-	0.71	-	
$C_{ADCIN}^{(1)}$	ADC input capacitance	-	-	16	-	pF
$R_{ADC}^{(1)}$	ADC sampling switch impedance	-	-	1.5	-	k Ω
$R_{AIN}^{(1)(3)}$	ADC external input resistor	-	-	-	100	k Ω
$f_{ADCCLK}^{(1)}$	ADC clock Frequency	Range 1: $1.8\text{V} \leq AVCC \leq 2.4\text{V}$	0.2	-	4.8	MHz
		Range 2: $2.4\text{V} \leq AVCC \leq 2.7\text{V}$	0.2	-	12	
		Range 3: $AVCC \geq 2.7\text{V}$	0.2	-	24 ⁽⁴⁾	
$f_s^{(1)}$	Sampling rate	Range 3, $V_{REF+}=AVCC$	-	-	1	Mps s
		Range 3, $V_{REF+}=EXVREF$ (PB01)	-	-	0.9	
		Range 2, $V_{REF+}=AVCC/EXVREF$ (PB01)	-	-	0.5	
		Range 1, $V_{REF+}=AVCC/EXVREF$ (PB01)/ internal 1.5V/ internal 2.5V	-	-	0.2 ⁽⁵⁾	
$T_{ADCSTART}$	Startup time of reference generator and ADC core	-	-	20	-	μs
T_s	Sampling time	-	4	-	12	1/ f_{ADCCLK}
$T_{ADCCONV}$	Conversion time	-	-	T_s+16	-	cycles

符号	参数	条件	最小值	典型值	最大值	单位
ENOB ⁽¹⁾	Effective Bits	V _{REF+} =AVCC=3.3V, T _A =25°C, f _S =1Msps	9.9	10.7	-	bits
		V _{REF+} =internal 1.5V, AVCC=3.3V, T _A =25°C, f _S =200ksps	9.1	9.8	-	
SNR ⁽¹⁾	Signal to Noise Ratio	V _{REF+} =AVCC=3.3V, T _A =25°C, f _S =1Msps	63.1	67.3	-	dB
		V _{REF+} =internal 1.5V, AVCC=3.3V, T _A =25°C, f _S =200ksps	56.9	60.6	-	
DNL ⁽²⁾	Differential non-linearity	V _{REF+} =AVCC=3.3V, T _A =25°C, f _S =500ksps	-1	-0.9/+1.3	+1.8	LSB
INL ⁽²⁾	Integral non-linearity		-3.3	-2.2/+2.2	+3.3	
E ₀ ⁽¹⁾	Offset error		-	-1.2/+3.5	-	
E _g ⁽¹⁾	Gain error		-	-2.0/+3.4	-	
E _T ⁽¹⁾	Total unadjusted error		-	±5.4	-	

1. 由设计保证，不在生产中测试。
2. 由综合评估得出，不在生产中测试。
3. ADC 的典型应用如下图所示：



对于 0.5LSB 采样误差精度要求的条件下，外部输入阻抗的计算公式如下：

$$R_{AIN} \leq \frac{T_s}{C_{ADC} * (N+1) * \ln(2)} - R_{ADC} = \frac{M}{f_{ADCCLK} * C_{ADC} * (N+1) * \ln(2)} - R_{ADC}$$

其中 T_s 为采样时间，N 为 ADC 位数 12，f_{ADCCLK} 为 ADC 时钟频率，M 为采样周期个数（采样时间占 M 个 ADC 时钟周期）。

寄存器 ADC_CR0[3:2]可设定 f_{ADCCLK} 与 PCLK 频率 f_{PCLK} 的关系，如下表：

表 5-29 ADC 时钟频率 f_{ADCCLK} 和 PCLK 分频比关系

ADC_CR0[3:2]	$f_{\text{PCLK}}/f_{\text{ADCCLK}}$
0b00	1
0b01	2
0b10	4
0b11	8

寄存器 ADC_CR0[13:12]可设定采样周期个数 M，如下表：

表 5-30 ADC 采样周期个数 M

ADC_CR0[13:12]	M
0b00	4
0b01	6
0b10	8
0b11	12

下表为典型工作条件下，ADC 最短采样时间 T_S 和外部电阻 R_{AIN} 的关系 ($M=12$ ，采样误差 0.5LSB 的条件下)。对于其它特殊的外部输入阻抗值，亦可以通过前面给出的外部输入阻抗计算公式计算出对应的最短采样时间的要求。

表 5-31 ADC 最短采样时间 T_S 和外部电阻 R_{AIN} 的关系

R_{AIN} (Ω)	最短采样时间 T_S (ns)
10	218
47	223
68	226
100	231
150	238
220	248
330	264
470	284
680	314
1000	360
1500	433
2200	533
3300	692

R_{AIN} (Ω)	最短采样时间 T_S (ns)
4700	894
6800	1197
10000	1658
15000	2379

对于上述典型应用，应注意：

- 尽量减小 ADC 输入端口 AIN_x 的寄生电容 $C_{parasitic}$ 。
 - 除了考虑 R_{AIN} 值外，如果信号源 V_{AIN} 的内阻较大时，也需要加入考虑。
4. 对于电压范围 range 3，如果 $V_{REF+}=EXVREF$ (PB01)，则 ADC 最高时钟频率需要降低到 20MHz 以保证性能。
 5. 对于电压范围 range 1，如果 $V_{REF+}=internal\ 2.5V$ ，则允许的最低 $AVCC$ 电压为 2.8V 而不是 1.8V。

5.3.16 温度传感器特性

当 ADC 的测量通道选择温度传感器的输出电压时，可以通过 ADC 的输出结果以及存储在 Flash 存储器中的校准值计算出当前芯片温度。

表 5-32 温度传感器参数

符号	参数	条件	最小值	典型值	最大值	单位
Temp Range	温度传感器的可工作结温温度范围	-	-40	-	105	$^{\circ}C$
Δ Terror	温度误差	-	-	± 5	-	$^{\circ}C$

5.3.17 VC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{in}	Input voltage range	-	0	-	5.5	V
V_{com}	Input common mode range	-	0.2	-	VCC-0.2	V

符号	参数	条件	最小值	典型值	最大值	单位	
V_{offset}	Input offset	$0.8V \leq V_{\text{com}} \leq (AVCC - 0.8V)$	VCx_BIAS_SEL=0b00	-	± 20	-	mV
			VCx_BIAS_SEL=0b01	-	± 20	-	
			VCx_BIAS_SEL=0b10	-	± 10	-	
			VCx_BIAS_SEL=0b11	-	± 10	-	
		$0.2V \leq V_{\text{com}} \leq 0.8V$ or $(AVCC - 0.8V) \leq V_{\text{com}} \leq (AVCC - 0.2V)$	VCx_BIAS_SEL=0b00	-	± 33	-	
			VCx_BIAS_SEL=0b01	-	± 32	-	
			VCx_BIAS_SEL=0b10	-	± 26	-	
			VCx_BIAS_SEL=0b11	-	± 25	-	
I_{comp}	Comparator's current	VCx_BIAS_SEL=0b00 VCx_BIAS_SEL=0b01 VCx_BIAS_SEL=0b10 VCx_BIAS_SEL=0b11	-	0.23 0.46 9.1 18.2	-	μA	
T_{response}	Comparator's response time when one input cross another	VCx_BIAS_SEL=0b00 VCx_BIAS_SEL=0b01 VCx_BIAS_SEL=0b10 VCx_BIAS_SEL=0b11	-	2500 1400 120 80	-	ns	
T_{setup}	Comparator's setup time when ENABLE. Input signals unchanged.	-	-	360	-	ns	
$V_{\text{hysteresis}}$	Comparator's hysteresis voltage	VCx_HYS_SEL=0b00 VCx_HYS_SEL=0b01 VCx_HYS_SEL=0b10 VCx_HYS_SEL=0b11	-	0 10 20 30	-	mV	
$R_{\text{in}}^{(1)}$	allowable source resistance of the input signal	VCx_HYS_SEL=0b00 VCx_HYS_SEL=0b01/0b10/0b11	-	-	100k 400	Ω	
$V_{\text{off_DAC}}$	Comparator's inner DAC's offset	-	-	± 40	-	mV	

符号	参数	条件	最小值	典型值	最大值	单位
T _{warmup}	The waiting time after enabling the BGR	internal 1.5V/2.5V reference voltage	-	40	-	μs
		the temperature sensor is needed or VCx_BIAS_SEL=0b10/0b11	-	20	-	
T _{filter}	Digital filter time	VCx_CR[11:9]=0b000	-	7	-	μs
		VCx_CR[11:9]=0b001	-	14	-	
		VCx_CR[11:9]=0b010	-	28	-	
		VCx_CR[11:9]=0b011	-	112	-	
		VCx_CR[11:9]=0b100	-	450	-	
		VCx_CR[11:9]=0b101	-	1800	-	
		VCx_CR[11:9]=0b110	-	7200	-	
		VCx_CR[11:9]=0b111	-	28800	-	



说明

1. 由设计保证，不在生产中测试。

5.3.18 OPA 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{in}	输入电压	-	0.2	-	AVCC-0.2	V
V _o ⁽¹⁾	输出电压	-	0.2	-	AVCC-0.2	V
I _o ⁽¹⁾	输出电流	-	-	-	0.3	mA
RL ⁽¹⁾	负载电阻	-	5	-	-	kΩ
T _{start} ⁽²⁾	初始化时间	V _{ip} =AVCC/2+50mV, V _{in} =AVCC/2-50mV I _{load} =300μA, CL=50pF	-	1	-	μs
V _{os}	输入失调电压	V _{in} =AVCC/2, V _o =AVCC/2 I _{load} =300μA, Rs=50Ω	-	±6	-	mV
GBW	单位增益带宽	V _{in} =AVCC/2, V _o =AVCC/2 I _{load} =300μA, CL=50pF	-	6.5	-	MHz
SR	压摆率	I _{load} =300μA, CL=50pF	-	6	-	V/μs



说明

1. 由设计保证，不在生产中测试。
2. 需要同时设置 BGR_CR[0]=0b1。

5.3.19 LCD 控制器

符号	参数	条件	最小值	典型值	最大值	单位
$I_{LCD}^{(1)}$	工作电流	VCC=3.3V，内部电阻模式（高功耗档位）	-	10	-	μA
		VCC=3.3V，内部电阻模式（中功耗档位）	-	7	-	μA
		VCC=3.3V，内部电阻模式（低功耗档位）	-	3.5	-	μA
V_{LCDH}	LCD 可调最高电压	-	-	-	VCC	V
V_{LCD3}	LCD 最高电压	-	-	-	V_{LCDH}	V
V_{LCD2}	LCD 2/3 电压	-	-	-	$2/3 V_{LCDH}$	V
V_{LCD1}	LCD 1/3 电压	-	-	-	$1/3 V_{LCDH}$	V
V_{LCD0}	LCD 最低电压	-	0	-	-	V
ΔV_{XX}	LCD 电压偏差	$T_A=-40\sim 85^{\circ}C$	-	$\pm 5\%$	-	-



说明

1. 功耗数据在不带 LCD 屏幕的情况下测试得到，仅包含 LCD 驱动电路本身的功耗，不包括 GPIO 等部分的功耗。

5.3.20 DAC 特性

符号	参数	工作条件	最小值	典型值	最大值	单位
$V_{REF+}^{(1)}$	Positive reference voltage		1.5	-	AVCC	V
V_{REF-}	Negative reference voltage		-	AVSS	-	V
$V_{DACOUT}^{(1)}$	Output voltage range	DAC buffer off (bypass buffer)	0	-	V_{REF+}	V
		DAC buffer on	0.2	-	$V_{REF+}-0.2$	
I_{DAC}	Active current	$V_{REF+}=AVCC/ EXVREF$ (PB01)	-	9	-	μA
		$V_{REF+}=internal 1.5V/ 2.5V$	-	510	-	

符号	参数	工作条件	最小值	典型值	最大值	单位
R_O	Output resistance	DAC buffer off (bypass buffer)	-	100	-	k Ω
$SR_{DAC}^{(1)}$	Sample rate	-	-	-	500	ksp/s
$t_{DACCONV}^{(1)}$	Conversion time, variation of the input code = 1 LSB	settling error $\leq 0.5 \times$ LSB, CL ≤ 10 pF, DAC buffer off (bypass buffer)	2	-	-	μ s
		settling error $\leq 0.5 \times$ LSB, CL ≤ 50 pF, DAC buffer on	2	-	-	
$t_{DACSETTLE}$	Setting time, transition between the lowest and the highest input codes	settling error $\leq 0.5 \times$ LSB, CL ≤ 10 pF, DAC buffer off (bypass buffer)	-	9	-	μ s
		settling error $\leq 0.5 \times$ LSB, CL ≤ 50 pF, DAC buffer on	-	3	-	
SNR_{DAC}	Signal to Noise Ratio	DAC buffer on, $R_L \geq 5k\Omega$	-	62	-	dB
$SNDR_{DAC}$	Signal to Noise and Distortion Ratio		-	59	-	dB
$SFDR_{DAC}$	Spurious Free Dynamic Range		-	67	-	dB
$E_o^{(2)}$	Offset error at code 0x000	DAC buffer off (bypass buffer), no R_L , AVCC=3.3V, $T_A=25^\circ C$	-3.5	-2.5/+0.5	+1.4	LSB
$E_g^{(2)}$	Gain error at code 0xFFF		-7.0	-3.5/+1.4	+3.1	LSB
$DNL_{DAC}^{(2)}$	Differential non-linearity		-1.5	-1.2/+0.7	+1.0	LSB
$INL_{DAC}^{(2)}$	Integral non-linearity		-2.3	-1.8/+8.4	+10.1	LSB

 说明

1. 由设计保证，不在生产中测试。
2. 由综合评估得出，不在生产中测试。

5.3.21 TIM 定时器特性

有关输入输出复用功能引脚（输出比较、输入捕获、外部时钟、PWM 输出）的特性详情，参见下表。

表 5-37 高级定时器 (ADVTIM) 特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
t _{res}	定时器分辨时间	-	1	-	t _{TIMCLK}
		f _{TIMCLK} =48MHz	20.8	-	ns
f _{ext}	外部时钟频率	-	0	f _{TIMCLK} /2	MHz
		f _{TIMCLK} =48MHz	0	24	MHz
Res _{Tim}	定时器分辨率	-	-	16	位
T _{counter}	选择内部时钟时，16 位计数器时钟周期	-	1	65536	t _{TIMCLK}
		f _{TIMCLK} =48MHz	0.0208	1363	μs



说明

1. 由设计保证，不在生产中测试。

表 5-38 通用定时器特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
t _{res}	定时器分辨时间	-	1	-	t _{TIMCLK}
		f _{TIMCLK} =48MHz	20.8	-	ns
f _{ext}	外部时钟频率	-	0	f _{TIMCLK} /2	MHz
		f _{TIMCLK} =48MHz	0	24	MHz
Res _{Tim}	定时器分辨率	-	-	16	位
		模式 0 自由计数	-	32	位
T _{counter}	选择内部时钟时，16 位计数器时钟周期	-	1	65536	t _{TIMCLK}
		f _{TIMCLK} =48MHz	0.0208	-	μs



说明

1. 由设计保证，不在生产中测试。

表 5-39 PCA 特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
t _{res}	定时器分辨时间	-	1	-	t _{TIMCLK}
		f _{TIMCLK} =48MHz	20.8	-	ns
f _{ext}	外部时钟频率	-	0	f _{TIMCLK} /8	MHz
		f _{TIMCLK} =48MHz	0	6	MHz

符号	参数	条件	最小值	最大值	单位
Res _{Tim}	定时器分辨率	-	-	16	位
T _{counter}	选择内部时钟时, 16 位计数器时钟周期	-	1	65536	t _{TIMCLK}
		f _{TIMCLK} =48MHz	0.0208	1363	μs



说明

1. 由设计保证, 不在生产中测试。

表 5-40 低功耗定时器特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
t _{res}	定时器分辨时间	-	1	-	t _{TIMCLK}
		f _{TIMCLK} =48MHz	20.8	-	ns
f _{ext}	外部时钟频率	-	0	f _{TIMCLK} /2	MHz
		f _{TIMCLK} =48MHz	0	24	MHz
Res _{Tim}	定时器分辨率	-	-	16	位
T _{counter}	选择内部时钟时, 16 位计数器时钟周期	-	1	65536	t _{TIMCLK}
		f _{TIMCLK} =48MHz	0.0208	1363	μs



说明

1. 由设计保证, 不在生产中测试。

表 5-41 WDT 特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
t _{res}	WDT 溢出时间	f _{WDTCLK} =10kHz	1.6	52400	ms



说明

1. 由设计保证, 不在生产中测试。

5.3.22 通信接口

5.3.22.1 I2C 特性

I2C 接口特性如下表:

表 5-42 I2C 接口特性⁽¹⁾

符号	参数	标准模式 (100k)		快速模式 (400k)		快速增强模式 (1M)		单位
		最小值	最大值	最小值	最大值	最小值	最大值	
t _{SCLL}	SCL 时钟低时间	4.7	-	1.25	-	0.5	-	μs
t _{SCLH}	SCL 时钟高时间	4.0	-	0.6	-	0.26	-	μs

符号	参数	标准模式 (100k)		快速模式 (400k)		快速增强模式 (1M)		单位
		最小值	最大值	最小值	最大值	最小值	最大值	
$t_{SU.SDA}$	SDA 建立时间	250	-	100	-	50	-	ns
$t_{HD.SDA}$	SDA 保持时间	0	-	0	-	0	-	μ s
$t_{HD.STA}$	开始条件保持时间	2.5	-	0.625	-	0.25	-	μ s
$t_{SU.STA}$	重复的开始条件建立时间	2.5	-	0.6	-	0.25	-	μ s
$t_{SU.STO}$	停止条件建立时间	0.25	-	0.25	-	0.25	-	μ s
t_{BUF}	总线空闲 (停止条件至开始条件)	4.7	-	1.3	-	0.5	-	μ s

 说明

1. 由设计保证，不在生产中测试。




图 5-7 I2C 接口时序

5.3.22.2 SPI 特性

表 5-43 SPI 接口特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
$t_{c(SCK)}$	串行时钟的周期	主机模式	62.5	-	ns
		从机模式 $f_{PCLK}=48MHz$	125	-	ns
		从机模式 $f_{PCLK}=16MHz$	250	-	ns
$t_{w(SCKH)}$	串行时钟的高电平时间	主机模式	$0.5 \times t_{c(SCK)}$	-	ns
		从机模式	$0.5 \times t_{c(SCK)}$	-	ns
$t_{w(SCKL)}$	串行时钟的低电平时间	主机模式	$0.5 \times t_{c(SCK)}$	-	ns
		从机模式	$0.5 \times t_{c(SCK)}$	-	ns
$t_{su(SSN)}$	从机选择的建立时间	从机模式	$0.5 \times t_{c(SCK)}$	-	ns
$t_{h(SSN)}$	从机选择的保持时间	从机模式	$0.5 \times t_{c(SCK)}$	-	ns
$t_{v(MO)}$	主机数据输出的生效时间	$f_{PCLK}=48MHz$	-	3	ns

符号	参数	条件	最小值	最大值	单位
$t_{h(MO)}$	主机数据输出的保持时间	$f_{PCLK}=48MHz$	2	-	ns
$t_{v(SO)}$	从机数据输出的生效时间	$f_{PCLK}=48MHz$	-	50	ns
$t_{h(SO)}$	从机数据输出的保持时间	$f_{PCLK}=48MHz$	30	-	ns
$t_{su(MI)}$	主机数据输入的建立时间	-	10	-	ns
$t_{h(MI)}$	主机数据输入的保持时间	-	2	-	ns
$t_{su(SI)}$	从机数据输入的建立时间	-	10	-	ns
$t_{h(SI)}$	从机数据输入的保持时间	-	2	-	ns

 说明

1. 由设计保证，不在生产中测试。

SPI 接口信号的波形和时序参数如下：




图 5-8 SPI 时序图 (主机模式)




图 5-9 SPI 时序图 (从机模式 CPHA=0)





图 5-10 SPI 时序图 (从机模式 CPHA=1)

6 封装信息

6.1 封装尺寸

6.1.1 LQFP80 封装




Symbol	12 x 12 Millimeter		
	Min	Nom	Max
A	--	--	1.60
A1	0.05	--	0.15
A2	1.35	1.40	1.45
b	0.17	--	0.27
b1	0.17	0.20	0.23
c	0.09	--	0.20
c1	0.13BSC		
D	13.80	14.00	14.20
D1	11.90	12.00	12.10
E	13.80	14.00	14.20
E1	11.90	12.00	12.10
eB	13.05	--	13.25
e	0.50BSC		
L	0.45	0.60	0.75
L1	1.00REF		
θ	0	--	7°



说明

Dimensions "D1" and "E1" do not include mold flash.

6.1.2 LQFP64 封装




Symbol	LQFP64 (10x10)			LQFP64 (7x7)		
	Min	Nom	Max	Min	Nom	Max
A	--	--	1.60	--	--	1.60
A1	0.05	--	0.15	0.05	--	0.15
A2	1.35	1.40	1.45	1.35	1.40	1.45
b	0.17	--	0.27	0.16	--	0.25
b1	0.17	0.20	0.23	0.15	--	0.21
c	0.09	--	0.20	0.09	--	0.20
c1	0.13BSC			0.13BSC		
D	11.80	12.00	12.20	8.80	9.00	9.20
D1	9.90	10.00	10.10	6.90	7.00	7.10
E	11.80	12.00	12.20	8.80	9.00	9.20
E1	9.90	10.00	10.10	6.90	7.00	7.10
eB	11.05	--	11.25	8.10	--	8.25
e	0.50BSC			0.40BSC		
L	0.45	--	0.75	0.45	--	0.75
L1	1.00REF			1.00REF		
θ	0°	--	7°	0°	--	7°



说明

Dimensions "D1" and "E1" do not include mold flash.

6.1.3 LQFP48 封装



Symbol	7 x 7 Millimeter		
	Min	Nom	Max
A	--	--	1.60
A1	0.05	--	0.15
A2	1.35	1.40	1.45
b	0.17	--	0.27
b1	0.17	0.20	0.23
c	0.09	--	0.20
c1	0.13BSC		
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
eB	8.10	--	8.25
e	0.50BSC		
L	0.45	--	0.75
L1	1.00REF		
θ	0	--	7°




说明

Dimensions "D1" and "E1" do not include mold flash.

Symbol	4 x 4 Millimeter		
	Min	Nom	Max
A	--	--	0.80
A1	0.00	0.02	0.05
b	0.15	0.20	0.25
c	0.203REF		
D	3.90	4.00	4.10
D2	2.60	2.70	2.80
e	0.40BSC		
Nd	2.80BSC		
E	3.90	4.00	4.10
E2	2.60	2.70	2.80
Ne	2.80BSC		
L	0.25	0.30	0.35
h	0.30	0.35	0.40
K	0.35REF		

6.2 焊盘示意图


6.2.1 LQFP80 封装 (12mm x 12mm)



说明

- 尺寸单位是毫米。
- 尺寸仅做参考。


6.2.2 LQFP64 封装 (10mm x 10mm)



说明

- 尺寸单位是毫米。
- 尺寸仅做参考。


6.2.3 LQFP64 封装 (7mm x 7mm)



说明

- 尺寸单位是毫米。
- 尺寸仅做参考。


6.2.4 LQFP48 封装 (7mm x 7mm)



说明

- 尺寸单位是毫米。
- 尺寸仅做参考。

6.2.5 QFN32 封装 (4mm x 4mm)



说明

- 尺寸单位是毫米。
- 尺寸仅做参考。


6.3 丝印说明

以下给出各封装正面丝印的 Pin1 位置和信息说明。


LQFP80 封装 (12mm x 12mm)

LQFP64 封装 (10mm x 10mm) /LQFP64 封装 (7mm x 7mm)

LQFP48 封装 (7mm x 7mm)



QFN32 封装 (4mm x 4mm)



说明

上图空白框表示与生产相关的可选标记，本节不作说明。

6.4 封装热阻系数

封装芯片在指定工作环境温度下工作时，芯片表面的结温 T_j (°C) 可以按照下面的公式计算：

$$T_j = T_A + (P_D \times \theta_{JA})$$

- T_A 是指封装芯片工作时的环境温度，单位是°C；
- θ_{JA} 是指封装对环境的热阻系数，单位是°C/W；
- P_D 等于芯片的内部功耗 (P_{INT}) 和芯片工作时 I/O 引脚产生的功耗 (P_{IO}) 之和，单位是 W。

$$P_D = P_{INT} + P_{IO}$$

▶ P_{INT} 是芯片的内部功耗，产品的 I_{CC} 与 V_{CC} 的乘积。

► P_{IO} 是芯片所有输出 IO 的功耗，计算公式为： $P_{IO} = \Sigma(V_{OL} * I_{OL}) + \Sigma((V_{CC} - V_{OH}) * I_{OH})$

芯片在指定工作环境温度下工作时芯片表面的结温 T_j ，不可以超出芯片可容许的最大结温度 T_{j0} 。

表 6-5 各封装热阻系数表

Package Type and Size	Thermal Resistance Junction-ambient Value (θ_{JA})	Unit
LQFP80 12mm x 12mm / 0.5mm pitch	55 ± 10%	°C/W
LQFP64 10mm x 10mm / 0.5mm pitch	65 ± 10%	°C/W
LQFP64 7mm x 7mm / 0.4mm pitch	75 ± 10%	°C/W
LQFP48 7mm x 7mm / 0.5mm pitch	75 ± 10%	°C/W
QFN32 4mm x 4mm / 0.4mm pitch	51.61 ± 10%	°C/W

7 订购信息

Part Number		HC32L166MCTA-LQFP80	HC32L166KCTA-LQFP64	HC32L166KCTA-LQ64	HC32L166JCTA-LQ48	HC32L160FCUA-QFN32TR	HC32L166MATA-LQFP80	HC32L166KATA-LQFP64	HC32L166KATA-LQ64	HC32L166JATA-LQ48	HC32L160FAUA-QFN32TR	
I/O		72	56		40	26	72	56		40	26	
CPU	Core	Cortex-M0+										
	Frequency	48MHz										
Memory	Flash	256KB					128KB					
	RAM	32KB					16KB					
Power supply voltages		1.8~5.5V										
Temp Range		-40~85°C										
DMAC		2ch										
TIMER	General Timer	4										
	Advanced Timer	3										
	LPTimer	2										
RTC		1										
WDT		1										
WWDT		1										
Connectivity	UART	4			2		4			2		
	LPUART	2			1		2			1		
	I2C	2										
	SPI	2			1		2			1		
Analog	12-bit ADC	25ch	23ch		17ch	8ch	25ch	23ch		17ch	8ch	
	12-bit DAC	1ch										
	OPA	1			-		1			-		
	VC	3										
Display	LCD	4*47/6*45/8*43	4*40/6*38/8*36		4*26	-	4*47/6*45/8*43	4*40/6*38/8*36		4*26	-	
LVD		1										
CRC		√										
Security	AES	√										
Package Type		LQFP80(12*12mm)	LQFP64(10*10mm)	LQ64(7*7mm)	LQFP48(7*7mm)	QFN32(4*4mm)	LQFP80(12*12mm)	LQFP64(10*10mm)	LQ64(7*7mm)	LQFP48(7*7mm)	QFN32(4*4mm)	
Packaging		Tray				Tape & Reel		Tray				Tape & Reel
Pitch		0.5mm		0.4mm	0.5mm	0.4mm	0.5mm		0.4mm	0.5mm	0.4mm	

订购前，请联系销售窗口咨询最新量产信息。

版本记录

文档版本	发布日期	修改说明
Rev1.00	2024/04/22	第一次正式发布。
Rev1.01	2024/05/17	<p>新增：</p> <ol style="list-style-type: none"> “引脚配置及功能”章节“引脚功能说明”中端口复用表增加 PF11 端口。 <p>修改：</p> <ol style="list-style-type: none"> “产品特性”章节超低功耗性能中休眠模式功耗由“30μA/MHz@3V@24MHz”修改为“23μA/MHz@3V@48MHz”； “电气特性-工作条件-ESD 特性”章节 VESD_{HBM} 参数最大值由“4”修改为“6”，最小值由“-”修改为“-6”；VESD_{CDM} 参数最小值由“-”修改为“-1.5”；I_{latchup} 参数最大值由“\pm200”修改为“200”，最小值由“-”修改为“-200”； “电气特性-参数条件”章节描述内容中字符“δ”修改为“σ”； “电气特性-绝对最大额定值”的电压特性表中 VCC-VSS 参数最大值由“5.5”修改为“6.0”； “电气特性-工作条件-供电电流特性”章节修改 I_{DD} (DeepSleep) 中电流数据； “电气特性-工作条件-内部时钟源特性-内部低速时钟 RC10K”章节 Dev 参数最小值由“50”修改为“-50”。 <p>删除：</p> <ol style="list-style-type: none"> “引脚配置及功能”章节引脚功能说明中 PB00 的 ANALOG 描述删除 VCO_INN10。
Rev1.02	2025/01/06	<ol style="list-style-type: none"> 产品特性：超低功耗性能中“休眠模式功耗”由“2.0μA@3V 深度休眠模式+RTC 工作”修改为“1.5μA@3V 深度休眠模式+RTC 工作”； 电气特性：“参数条件”章节最大值和最小值、典型参数值定义优化；整个章节数据来源根据最新规范调整；“工作条件-VC 特性”章节 T_{response} 参数典型值由“250、140”修改为“2500、1400”；“RESETB 引脚特性”章节 V_{F(RESETB)} 和 V_{NF(RESETB)} 数据单位由“ns”修改为“μs”； 封装信息：“封装热阻系数”章节描述由“P_D 等于芯片的内部功耗和 I/O 功耗之和 P_{I/O}”修改为“P_D 等于芯片的内部功耗 (P_{INT}) 和芯片工作时 I/O 引脚产生的功耗 (P_{I/O}) 之和”； 订购信息：新增主频和内核信息。