

CMT8602X 增强型隔离式双通道栅极驱动器

特性

- 通用: 双路低侧, 双路高侧或半桥驱动器
- 工作温度范围: $-40^{\circ}\text{C} \sim 125^{\circ}\text{C}$
- 4A 峰值拉电流, 6A 峰值灌电流输出
- 3V ~ 5.5V 输入 VCCI 工作范围, 可连接数字和模拟控制器
- 共模瞬态抗扰度 CMTI 大于 150 kV/us
- 隔离层寿命 > 40 年
- TLL 和 CMOS 兼容
- 高达 30V 的 VDD 输出驱动电源
 - 9V 和 13V VDD UVLO 选项
- 开关参数:
 - 40 ns 典型传播延迟
 - 50 ns 最小脉冲宽度
 - 5 ns 最大延迟匹配
 - 9 ns 最大脉宽失真
- 可编程的重叠和死区时间
- 抑制短于 25ns 的输入脉冲和噪声瞬态
- 电源定序快速禁用
- 安全相关认证:
 - 符合 DIN V VDE V 0884-11:2017-01 标准的 8000 V_{PK} 增强型隔离
 - 符合 UL1577 标准且长达 1 分钟的 5700 V_{RMS} 隔离
 - 获得 CSA 认证, 符合 IEC 60950-1、IEC 62368-1、IEC 61010-1 和 IEC 60601-1 终端设备标准
 - 申请 CQC 认证, 符合 GB4943.1-2011 标准
- 采用 SOW14 / SOW16 / SOP16 封装

应用

- HEV 和 EV 电池充电器
- 直流/直流和交流/直流电源中的隔离式转换器
- 电机驱动和直流/交流光伏逆变器

- LED 照明
- 感应加热
- 不间断电源 (UPS)

说明

CMT8602X 是隔离式双通道栅极驱动器, 具有 4A 峰值拉电流和 6A 峰值灌电流。该器件设计用于驱动高达 5MHz 的功率 MOSEFT, IGBT 和 SiC MOSEFT, 具有一流的传播延迟和脉宽失真度。

输入侧通过一个 5700 V_{rms} 增强型隔离层与两个输出驱动器隔离, 共模瞬态抗扰度 (CMTI) 的最小值为 150 kV/us。两个二次侧驱动器之间采用内部功能隔离, 支持高达 1500V_{DC} 的工作电压。

每个驱动器可配置为两个低侧驱动器, 两个高侧驱动器或一个死区时间 (DT) 可编程的半桥驱动器。使能引脚在设为高电平时可同时关断两个输出, 在保持开路或接地时允许器件正常运行。作为一种失效防护机制, 初级侧逻辑故障会强制两个输出为低电平。

器件信息

器件型号	封装	起订量
CMT8602X-K	SOW14	1000
CMT8602X-W	SOW16	1000
CMT8602X-N	SOP16	3000

目录

特性.....	1
应用.....	1
说明.....	1
1 引脚说明	4
2 产品规格	5
2.1 建议工作条件.....	5
2.2 绝对最大额定值	6
2.3 ESD 额定值	6
2.4 热量信息	7
2.5 额定功率	7
2.6 隔离特性	8
2.7 安规认证	9
2.8 安全限定范围	9
2.9 电气特性	10
2.10 开关特性	11
2.11 典型参数	12
3 参数测量	16
3.1 最小脉冲	16
3.2 传播延时与脉宽失真	16
3.3 上升时间与下降时间	17
3.4 输入与禁止控制响应时间	17
3.5 可编程死区时间	17
3.6 UVLO 输出上电延时	18
3.7 CMTI 测试电路	18
4 功能说明	19
4.1 功能简介	19
4.2 功能原理框图	19
4.3 特征描述	21
4.3.1 VDD, VCCI 和欠压锁存 (UVLO)	21
4.3.2 输入与输出真值表	22
4.3.3 驱动器输入级	22
4.3.4 驱动器输出级	22
4.4 设备功能控制	23
4.4.1 禁止控制	23
4.4.2 可编程死区时间 (DT)	23
5 应用信息	24
5.1 应用信息	24
5.2 典型应用	24
6 供电电源推荐	25
7 PCB 布局	25
7.1 布局指南	25
7.1.1 组件布局条件	25

7.1.2	接地布局条件	25
7.1.3	高电压条件	26
7.1.4	热条件	26
7.2	布局示例	26
8	订购信息	27
9	封装信息	28
10	文档变更记录	31
11	联系方式	32

1 引脚说明




图 1-1. CMT8602X SOW16 引脚分布图




图 1-2. CMT8602X SOP16 引脚分布图




图 1-3. CMT8602X SOW14 引脚分布图

表 1-1. CMT8602X 引脚说明

引脚号			引脚名称	I/O ^[1]	详细说明
SOW16	SOW14	SOP16			
5	5	5	DIS	I	Dis 为高电平时禁止 2 个驱动器输出，低电平时允许驱动器输出。如果不使用，建议将引脚接地，以获得更好的抗噪性。当连接到距离较远的 μC 时，使用 $\approx 1\text{nF}$ 的靠近 DIS 引脚的低 ESR/ESL 电容器旁路。
6	6	6	DT	I	DT 引脚配置： ● 将DT连接至V _{CCI} 。允许输出交叠；isables the DT feature and allows the outputs to overlap. ● 当DT与GND之间连接一个电阻用于调节死区时间： $t_{\text{DT}}(\text{ns}) = 10 \times R_{\text{DT}}(\text{k}\Omega)$ 。建议在DT与GND之间放置至少2.2 nF 的旁路电容紧靠DT引脚，以或得更好的抗扰度。
4	4	4	GND	P	主侧接地基准。主侧所有信号接地参考端。
14	12	14	GNDA		A 侧接地端
9	9	9	GNDB		B 侧接地端
1	1	1	INA	I	A 通道的信号输入端。INA 输入具有 TTL/CMOS 兼容输入阈值。使用时候，此引脚会内部拉低。如果不使用，建议将引脚接地，以获得更好的抗噪性。
2	2	2	INB	I	B 通道的信号输入端。INB 输入具有 TTL/CMOS 兼容输入阈值。使用时候，此引脚会内部拉低。如果不使用，建议将引脚接地，以获得更好的抗噪性。
7		7	NC	-	无内部连接。该引脚可以保持浮动或者连接到 V _{CCI} ，或连接到 GND。
12		12	NC	-	无内部连接。
13		13	NC	-	无内部连接。
15	13	15	OUTA	O	栅极驱动器 A 的输出端。连接到 A 沟道场效应管或 IGBT 的栅极。
10	10	10	OUTB	O	栅极驱动器 B 的输出端。连接到 B 沟道场效应管或 IGBT 的栅极。
3	3	3	VCCI	P	主侧供电电压。尽可能的使用靠近器件的低 ESR/ESL 电容器局部解耦到地。
8	8	8	VCCI	P	该引脚内部短接到引脚 3。
16	14	16	VDDA	P	驱动器 A 的次级侧电源。尽可能的使用靠近器件的低 ESR/ESL 电容器局部解耦到地。
11	11	11	VDDDB	P	驱动器 B 的次级侧电源。尽可能的使用靠近器件的低 ESR/ESL 电容器局部解耦到 GNDB。
备注：					
[1] P = 电源, I = 输入, O = 输出：					

2 产品规格

2.1 建议工作条件

在自然通风条件下的工作温度范围内（除非另外说明）

表 2-1. 建议工作条件


参数	符号	条件	最小	最大	单位
VCCI 输入电源电压	V _{CCI}		3	5.5	V
驱动器输出偏置电压	V _{DDA} , V _{DDB}	CMT8602X	9	25	V
结温	T _J		-40	150	°C
环境温度	T _A		-40	125	°C

2.2 绝对最大额定值

在自然通风条件下的工作温度范围内（除非另外说明）

表 2-1. 绝对最大额定值^[1]

参数	符号	条件	最小	典型	最大	单位
输入偏置电压	V_{CCI} to GND		-0.3		5.5	V
驱动偏置电压	V_{DDA} -GNDA, V_{ddb} -GNDB		-0.3		30	V
输出信号电压	OUTA to GNDA, OUTB to GNDB		-0.3		$V_{VDDA} + 0.3$, $V_{Vddb} + 0.3$	V
	OUTA to GNDA, OUTB to GNDB, Transient for 200 ns		-2		$V_{VDDA}+0.3$, $V_{Vddb}+0.3$	V
输入信号电压	INA, INB, DIS and DT to GND		-0.3		$V_{VCCI} + 0.3$	V
	INA, INB Transient for 50ns		-5		$V_{VCCI} + 0.3$	V
通道间隔离电压	GNDA-GNDB		SOW14		1500	V
结温	T_J		-40		150	°C
存储温度	T_{stg}		-65		150	°C
备注: [1]. 超过“绝对最大额定参数”可能会造成设备永久性损坏。该值为压力额定值，并不意味着在该压力条件下设备功能受影响，但如果长时间暴露在绝对最大额定值条件下，可能会影响设备可靠性。						



警告! ESD 敏感器件。对芯片进行操作的时候应注意做好 ESD 防护措施，以免芯片的性能下降或者功能丧失。

2.3 ESD 额定值

表 2-2. ESD 额定值

参数	符号	条件	最大	单位
静电放电	V _{ESD}	人体模型(HBM), 根据 ANSI/ESDA/JEDEC JS-001 ^[1]	±4000	V
		组件充电模式 (CDM), 根据 JEDEC specification JESD22-C101 ^[2]	±1500	
备注: [1]. JEDEC 文件 JEP155 指出, 500V HBM 可以通过标准 ESD 控制过程进行安全制造。 [2]. JEDEC 文件 JEP157 指出, 250V CDM 可以通过标准 ESD 控制过程进行安全制造。				

2.4 热信息

表 2-4. 热信息

热量参数	符号	CMT8602X		单位
		SOW16/SOW14	SOP16	
PN 结对环境热阻	$R_{\theta JA}$	97.3		°C/W
PN 结对器件外壳(顶部)热阻	$R_{\theta JC(top)}$	23.3		°C/W
PN 结对顶部表征参数	ψ_{JT}	35		°C/W
PN 结对板表征参数	ψ_{JB}	34		°C/W

2.5 额定功率

表 2-5. 额定功率

参数	符号	条件	CMT8602X	单位
输入侧和输出侧最大耗散功率	P_D	$V_{CCI} = 5.5\text{ V}$, $V_{DDA/B} = 13\text{ V}$, $I_{NA/B} = 3.3\text{ V}$, 2 MHz 50% 占空比 方波, 1.0 nF 负载.	1.33	W
最大输入耗散功率	P_{DI}		0.01	W
最大驱动侧耗散功率	P_{DA} , P_{DB}		0.66	W

2.6 隔离特性

表 2-6. 隔离信息

Parameter	Symbol	Condition	Value		Unit
			SOW16/14	SOP16	
外部间隙 ^[1]	CLR	端子间的最短隔空距离	> 8	> 4	mm
外部爬电距离 ^[1]	CRP	端子间沿壳体最短距离	> 8	> 4	mm
隔离距离	DTI	双绝缘的最小内部间隙(内部间隙) (2 × 8.5 μm)	> 30	> 30	μm
相对漏电指数	CTI	DIN EN 60112 (VDE 0303-11); IEC 60112	> 600	> 400	V
材料组		依据 IEC 60664-1	I		
IEC 60664-1 过压类别		额定电压 ≤ 600 V _{RMS}	I-IV		
		额定电压 ≤ 1000 V _{RMS}	I-III		
DIN V VDE V 0884-11 (VDE V 0884-11): 2017-01 ^[2]					
最大重复峰值隔离电压	V _{IORM}	交流电压 (双极)	565	2121	V _{PK}
最大工作隔离电压	V _{IOWM}	交流电压(正弦波); 时间相关的介质击穿测试 (TDDb)	400	1500	V _{RMS}
		直流电压		2121	V _{DC}
最大瞬态隔离电压	V _{IOTM}	V _{TEST} = V _{IOTM} , t = 60 s (认证) V _{TEST} = 1.2 × V _{IOTM} , t = 1 s (100% 产品测试)	5300	8000	V _{PK}
最大浪涌隔离电压 ^[3]	V _{IOSM}	测试方法依据 IEC 62368-1, 1.2/50 μs 波形, V _{TEST} = 1.6 × V _{IOSM} = 12800 V _{PK} (认证)	5300	8000	V _{PK}
表征电荷 ^[4]	q _{pd}	方法 a, I/O 安全测试后分组 2/3 V _{ini} = V _{IOTM} , t _{ini} = 60 s; V _{pd(m)} = 1.2 × V _{IORM} = 2545 V _{PK} , t _m = 10 s	<5		pC
		方法 a, 环境测试后分组 1. V _{ini} = V _{IOTM} , t _{ini} = 60 s; V _{pd(m)} = 1.6 × V _{IORM} = 3394 V _{PK} , t _m = 10 s	<5		
		方法 b1; 常规测试 (100% 生产测试) 和预处理 (抽样测试) V _{ini} = 1.2 × V _{IOTM} ; t _{ini} = 1 s; V _{pd(m)} = 1.875 × V _{IORM} = 3977 V _{PK} , t _m = 1 s	<5		

Parameter	Symbol	Condition	Value		Unit
			SOW16/14	SOP16	
栅电容, 输入到输出 ^[5]	C_{IO}	$V_{IO} = 0.4 \sin(2\pi ft)$, $f = 1 \text{ MHz}$	1.2		pF
隔离电阻, 输入到输出 ^[5]	R_{IO}	$V_{IO} = 500 \text{ V}$, $T_A = 25^\circ\text{C}$	$> 10^{12}$		Ω
		$V_{IO} = 500 \text{ V}$, $100^\circ\text{C} \leq T_A \leq 125^\circ\text{C}$	$> 10^{11}$		
		$V_{IO} = 500 \text{ V}$, $T_S = 150^\circ\text{C}$	$> 10^9$		
污染度			2		
气候类别			40/125/21		
UL 1577					
V_{ISO}	最大隔离电压	$V_{TEST} = V_{ISO} = 5700 \text{ V}_{RMS}$, $t = 60 \text{ sec.}$ (认证), $V_{TEST} = 1.2 \times V_{ISO} = 6840 \text{ V}_{RMS}$, $t = 1 \text{ sec}$ (100% 生产测试)	5700		V_{RMS}
备注: [1]. 应根据应用的设备隔离标准采纳相应的爬电距离和间隙需求标准。PCB 设计中应注意保持爬电距离和间隙距离, 确保板上隔离器的安装垫不会导致相应距离减少。某些情况下, PCB 板上的爬电距离和间隙是相等的。在 PCB 板上加凹槽和肋条设计有助于改善该指标。 [2]. 该隔离器仅适用于安全额定值范围内的安全电气绝缘。应通过适当的保护电路确保符合安全额定值。 [3]. 在空气和油中进行测试, 以确定隔离栅的固有浪涌抗扰度。 [4]. 表征电荷是由局部放电 (pd) 引起的放电。 [5]. 隔离栅两侧的所有管脚连接在一起, 形成一个双端装置。					

2.7 安规认证

表 2-7. 安规认证

VDE	UL		CQC	TUV
DIN VDE V0884-11:2017-01 (申请中)	UL 1577 Component Recognition Program	Approved under CSA Component Acceptance Notice 5A	GB 4943.1-2011	EN 61010-1:2010 (3rd Ed) and EN 60950-1:2006/A2:2013 (申请中)
证书编号: 申请中	证书编号: UL-US-2439077-1	证书编号: UL-CA-2429797-1	证书编号: CQC11-471543-2022	证书编号: 申请中

2.8 安全限定范围

安全限位是指在输入或输出电路发生故障时, 对隔离栅的潜在损害降到最低。

表 2-8. 安全限定值

参数	符号	测试条件	位置	最小值	典型值	最大值	单位
安全电源电流	I_S	$\theta_{JA} = 97.3^\circ\text{C/W}$, $V_{VDDA/B} = 15 \text{ V}$, $T_J = 150^\circ\text{C}$, $T_A = 25^\circ\text{C}$	驱动器 A, 驱动器 B			TBD	mA

		$\theta_{JA} = 97.3^{\circ}\text{C/W}$, $V_{DDA/B} = 30\text{ V}$, $T_J = 150^{\circ}\text{C}$, $T_A = 25^{\circ}\text{C}$	驱动器 A, 驱动器 B			TBD	mA
安全总功耗	P_S	$R_{\theta JA} = 97.3^{\circ}\text{C/W}$, $T_A = 25^{\circ}\text{C}$, $T_J = 150^{\circ}\text{C}$	输入侧			TBD	mW
			驱动器 A			TBD	
			驱动器 B			TBD	
			总计			TBD	
最高安全工作温度 ^[1]	T_S					TBD	$^{\circ}\text{C}$
备注: [1]. 最高安全温度 T_S 与器件规定的最高结温 T_J 相同。IS 和 PS 参数分别表示安全电流和安全功率。最大值不应超过 IS 和 PS 的限制值。最大值也随环境温度 T_A 而变化。第 1.4 节表中的结对环境热阻 $R_{\theta JA}$ 是安装在含铅表面贴装封装的高 k 测试板上器件的热阻。每个参数的值可以通过下列公式得出: $T_J = T_A + R_{\theta JA} \times P$, 其中 P 代表器件功率消耗 $T_{J(\max)} = T_S = T_A + R_{\theta JA} \times P_S$, 其中 $T_{J(\max)}$ 代表最大结温; $P_S = I_S \times V_I$, V_I 代表最大输入电压。							

2.9 电气特性

所有测试条件为: $V_{VCCI} = 3.3\text{ V}$ 或 5.0 V , V_{VCCI} 与 GND 之间接 $0.1\text{ }\mu\text{F}$ 旁路电容, $V_{VDDA} = V_{VDDB} = 15\text{ V}$, V_{VDDA} 与 V_{VDDB} , GND 与 GND 之间接 $0.1\text{ }\mu\text{F}$ 旁路电容, 除非另有说明, 典型值测试条件为: $T_A = -40^{\circ}\text{C}$ to $+125^{\circ}\text{C}$ ^[1]

参数	符号	条件	最小值	典型值	最大值	单位
电源电流						
V_{VCCI} 静态电流	I_{VCCI}	$V_{INA} = 0\text{ V}$, $V_{INB} = 0\text{ V}$		1.4	2.0	mA
V_{VDDA} 和 V_{VDDB} 的静态电流	I_{VDDA} , I_{VDDB}	$V_{INA} = 0\text{ V}$, $V_{INB} = 0\text{ V}$		1.1	1.8	mA
V_{VCCI} 工作电流	I_{VCCI}	每通道电流 $C_{OUT} = 100\text{ pF}$ ($f = 500\text{ kHz}$)		2.0		mA
V_{VDDA} 和 V_{VDDB} 的工作电流	I_{VDDA} , I_{VDDB}	每通道电流 $C_{OUT} = 100\text{ pF}$ ($f = 500\text{ kHz}$)		3		mA
VCCI 欠压锁定阈值						
上升阈值	V_{VCCI_ON}		2.55	2.7	2.85	V
下降阈值	V_{VCCI_OFF}		2.35	2.5	2.65	V
迟滞欠压阈值	V_{VCCI_HYS}			0.2		V
VDD 欠压锁定阈值						
上升阈值	V_{VDDA_ON} V_{VDDB_ON}		8.1	8.6	9.1	V
下降阈值	V_{VDDA_OFF} V_{VDDB_OFF}		7.45	7.95	8.55	V
迟滞欠压阈值	V_{VDDA_HYS} V_{VDDB_HYS}			0.65		V
INA, INB 和 DIS 逻辑输入						
输入逻辑高电平	V_{INAH} V_{INBH} V_{DISH}		1.6	1.8	2	V

输入逻辑低电平	$V_{\text{INAL}}, V_{\text{INBL}}, V_{\text{DISL}}$		0.8	1	1.2	V
输入逻辑迟滞电压	$V_{\text{INA_HYS}}, V_{\text{INB_HYS}}, V_{\text{DIS_HYS}}$			0.8		V
负瞬态值, 以 GND 为参考, 50 ns 的脉冲	$V_{\text{INA}}, V_{\text{INB}}$	没有生产测试, 只是台架测试	-5			V
驱动输出						
输出电流峰值	$I_{\text{OA+}}, I_{\text{OB+}}$	$C_{\text{VDD}} = 10 \mu\text{F}$, $C_{\text{LOAD}} = 0.18 \mu\text{F}$, $f = 1 \text{ kHz}$, 板上测试		4		A
输出电流峰值	$I_{\text{OA-}}, I_{\text{OB-}}$	$I_{\text{OUT}} = -10 \text{ mA}$, $R_{\text{OHA}}, R_{\text{OHB}}$ 不代表上拉驱动性能		6		A
高状态下的输出阻抗	$R_{\text{OHA}}, R_{\text{OHB}}$	$I_{\text{OUT}} = 10 \text{ mA}$, $T_A = 25^\circ\text{C}$, $R_{\text{OHA}}, R_{\text{OHB}}$ 不代表上拉驱动性能		5		Ω
低状态下的输出阻抗	$R_{\text{OLA}}, R_{\text{OLB}}$	$I_{\text{OUT}} = 10 \text{ mA}$, $T_A = 25^\circ\text{C}$		0.55		Ω
高状态下的输出电压	$V_{\text{OHA}}, V_{\text{OHB}}$	$V_{\text{VDDA}}, V_{\text{Vddb}} = 12 \text{ V}$, $I_{\text{OUT}} = -10 \text{ mA}$, $T_A = 25^\circ\text{C}$		11.95		V
低状态下的输出电压	$V_{\text{OLA}}, V_{\text{OLB}}$	$V_{\text{VDDA}}, V_{\text{Vddb}} = 12 \text{ V}$, $I_{\text{OUT}} = 10 \text{ mA}$, $T_A = 25^\circ\text{C}$		5.5		mV
死去时间和交叠程序						
死区时间	DT	DT 引脚拉至 V_{CCI}	交叠时间由 INA, INB 决定			-
		DT pin is left open, min spec characterized only, tested for outliers	0	12	20	ns
		$R_{\text{DT}} = 20 \text{ k}\Omega$	160	200	240	

备注:

[1]. 在测试条件下, 电流方向定义为正极, 对应的引脚则是负极(除非另有说明)。

2.10 开关特性

所有测试条件为: $V_{\text{CCI}} = 3.3 \text{ V}$ 或 5.0 V , V_{CCI} 与 GND 之间接 $0.1 \mu\text{F}$ 旁路电容, $V_{\text{VDDA}} = V_{\text{Vddb}} = 15 \text{ V}$, V_{DDA} 与 V_{ddb} , GND

与 GNDB 之间接 0.1 μF 旁路电容，除非另有说明，典型值测试条件为： $T_A = -40^\circ\text{C}$ to $+125^\circ\text{C}$ ^[1]

参数	符号	条件	最小值	典型值	最大值	单位
输出上升时间，20% 至 80% 之间	t_{RISE}	$C_{\text{OUT}} = 1.8 \text{ nF}$		6	16	ns
输出下降时间，90% 至 10% 之间	t_{FALL}	$C_{\text{OUT}} = 1.8 \text{ nF}$		7	12	ns
最小输入脉宽	t_{PWmin}	Output does not change the state if input signal less than t_{PWmin}		30	50	ns
下降沿传播延迟	t_{PDHL}	INx high threshold, V_{INH} , to 90% of the output	30	40	50	ns
上升沿传播延迟	t_{PDLH}	INx low threshold, V_{INL} , to 10% of the output	25	35	45	ns
脉宽失真	t_{PWD}	$ t_{\text{PDLHA}} - t_{\text{PDHLA}} , t_{\text{PDLHB}} - t_{\text{PDHLB}} $			9	ns
V_{OUTA} 与 V_{OUTB} 之间的延迟匹配	t_{DM}	$f = 100 \text{ kHz}$			5	ns
$V_{\text{DDA}}, V_{\text{DDB}}$ 上电延迟: UVLO 上升至 OUTA, OUTB .	$T_{\text{DD+ to OUT}}$	INA 或 INB 连接 V_{DD}		50		μs
高电平共模瞬态抗扰度	$ CM_H $	INA 和 INB 连接到 V_{CCI} ; $V_{\text{CM}}=1500 \text{ V}$		150		V/ns
低电平共模瞬态抗扰度	$ CM_L $	INA 和 INB 连接到 GND; $V_{\text{CM}}=1500 \text{ V}$		150		

2.11 典型参数

除非另有说明， $V_{\text{DDA}} = V_{\text{DDB}} = 15 \text{ V}$, $V_{\text{CCI}} = 3.3 \text{ V}$, $T_A = 25^\circ\text{C}$, $C_L = 0 \text{ pF}$.





Figure 2-11-3. Per Channel Current Consumption ($I_{VDDA/B}$) vs Frequency (10-nF Load, $V_{DD} = 15\text{ V}/25\text{ V}$)




Figure 2-11-4. Per Channel ($I_{VDDA/B}$) Supply Current Vs. Temperature (No Load, Different Switching Frequencies)




Figure 2-11-5. Per Channel ($I_{VDDA/B}$) Quiescent Supply Current vs Temperature (No Load, Input Low, No Switching)




Figure 2-11-6. Per channel ($I_{VDDA/B}$) Quiescent supply current vs temperature (no load, input HIG, no switching)




Figure 2-11-7. Rising and Falling Times vs Load ($V_{DD} = 15\text{ V}$)




Figure 2-11-8. Output Resistance vs Temperature




Figure 2-11-9. Propagation Delay vs Temperature




Figure 2-11-10. Pulse Width Distortion vs Temperature




Figure 2-11-11. Propagation Delay vs V_{CC1} Figure 2-11-12. Propagation Delay Matching (tDM) vs V_{DD} 

Figure 2-11-13. Propagation Delay Matching (tDM) vs Temperature




Figure 2-11-14. VDD 9-V UVLO Threshold vs Temperature




Figure 2-11-15. UVLO Hysteresis Temperature




Figure 2-11-16. IN/DIS High Threshold




Figure 2-11-17. IN/DIS LOW Threshold




Figure 2-11-18. IN/DIS Hysteresis vs Temperature





Figure 2-11-19. Dead Time vs Temperature
(with RDT = 20 kΩ and 100 kΩ)Figure 2-11-20. Dead Time Matching vs Temperature
(with RDT = 20 kΩ and 100 kΩ)

Figure 2-11-21. Typical Output Waveforms



3 参数测量

3.1 最小脉冲

典型的 30 ns deglitch 滤波器可去除由接地反弹或开关瞬态引入的小输入脉冲。必须在 INA 或 INB 上施加持续时间大于 t_{PWmin} 的输入脉冲，通常为 30 ns，以保证 OUTA 或 OUTB 的输出状态改变。deglitch 滤波器的详细操作信息见下图。




图 3-1. Deglitch 滤波器 – 打开




图 3-2. Deglitch 滤波器 – 关闭

3.2 传播延时与脉宽失真

如图 3-3 所示，给出了脉宽失真(t_{PWD})和两通道(A/B)间传输延时匹配度(t_{DM})的测量。为了测量延迟匹配，两路输入信号必须同步，DT 引脚必须短接到 VCCI 以实现输出重叠。




图 3-3. 延迟匹配与脉宽失真

3.3 上升时间与下降时间

图 3-4 所示。给出了上升时间(t_{RISE})与下降时间(t_{FALL})的定义。




图 3-4. 上升时间与下降时间

3.4 输入与禁止控制响应时间

如图 3-5 所示，为禁止控制响应时序。




图 3-5. 禁止时序图

3.5 可编程死区时间

将 DT 连接到 V_{CC1}，禁用 DT 特性并允许输出重叠。在 DT 和 GND 之间放置一个电阻(R_{DT})，根据公式调整死区时间: $DT(ns) = 10 \times R_{DT}(k\Omega)$ 。建议使用 2.2 nF 或更大的陶瓷电容绕过该引脚，靠近 DT 引脚，以获得更好的抗噪性。




图 3-6. 死区时间参数设置

3.6 UVLO 输出上电延时

当电源电压从欠压锁存 (UVLO) 状态开始上升时，从电源上升到器件进入正常工作模式并正确提供驱动器输出直接存在一个延时，称为上电延时。针对输入侧，输出侧供电电源，延迟时间分别定义为 $t_{V_{CC1+} \text{ to OUT}}$ (通常为 40 μs) 和 $t_{V_{DD+} \text{ to OUT}}$ (通常为 50 μs)。建议在驱动器的 V_{CC1} 和 V_{DD} 偏置电源准备好后，在启动 PWM 信号之后再考虑适当的余量。图 3-7 和图 3-8 分别表示了 V_{CC1} 和 V_{DD} 的上电时序图。如果 INA 或 INB 在 V_{CC1} 或 V_{DD} 超过各自的阈值之前处于活跃状态，输出将不会更新直到 $t_{V_{CC1+} \text{ to OUT}}$ 或 $t_{V_{DD+} \text{ to OUT}}$ 超过其 UVLO 上升阈值。而当 V_{CC1} 或 V_{DD} 接收到小于各自的电压阈值时，会因为电源摆率产生 <1 μs 的延迟，驱动器将输出置于低电平。该延迟时间设计可确保系统安全工作即使出现 V_{CC1} 或 V_{DD} 断电。




图 3-7. V_{CC1} 上电 UVLO 延迟

图 3-8. V_{DDA/B} 上电 UVLO 延迟

3.7 CMTI 测试电路

图 3-9 所示为 CMT8602X 的 CMTI 测试电路。




图 3-9. 共模瞬态抑制 (CMTI) 测试电路

4 功能说明

4.1 功能简介

在大功率电源，电机驱动等应用中，为了快速切换功率晶体管以降低开关损耗，通常在控制器输出与功率管之间放置一个大电流，高频栅极驱动器，以增强控制器的驱动能力。有几种情况，控制器不能提供足够的电流来驱动功率晶体管的栅极。数字控制器尤其如此，因为来自数字控制器的输入信号通常是 3.3V 逻辑信号，只能提供微弱的电流。CMT8602X 是灵活的双栅极驱动器，可以配置为适合各种电源和电机驱动拓扑结构，以及驱动多种类型的晶体管。

CMT8602X 具有许多功能，使其能够与控制电路很好地集成并保护栅极，例如：电阻可编程死区(DT)控制，禁用引脚和输入/输出电源的欠压锁定(UVLO)。当输入打开或输入脉冲持续时间太短时，CMT8602X 仍保持输出低电平。驱动输入是 CMOS 和 TTL 兼容的接口与数字和模拟电源控制器一样。每个通道由其各自的输入引脚(INA 和 INB)控制，允许对每个输出进行完全独立的控制。

4.2 功能原理框图




图 4-1. 主动下拉特性简化图

4.3 特征描述

4.3.1 VDD, VCCI 和欠压锁存 (UVLO)

CMT8602X 在两个输出的 VDD 和 GND 引脚之间的每个电源电压上都有一个内部欠压锁定(UVLO)保护功能。当设备启动时 VDD 偏置电压低于 V_{VDD_ON} 或启动后低于 V_{VDD_OFF} 时，无论输入引脚的状态如何，VDD UVLO 特性会将通道输出保持在低电平。

当驱动器的输出级处于无偏置或 UVLO 状态时，驱动器输出通过有源箝位电路保持低电平，该电路限制驱动器输出上的电压上升(如下面的图所示)。在这种情况下，上部 PMOS 被 R_{HI_Z} 阻住，而下部 NMOS 栅极通过 R_{CLAMP} 连接到驱动器输出。在这种配置中，无论是否有偏置功率，输出都有效地箝位到较低 NMOS 器件的阈值电压，一般为 1.75 V 左右。




图 4-2. 有源下拉

VDD UVLO 保护具有迟滞特性(V_{VDD_HYS})，可以防止来自电源的地噪声颤振。这也允许器件接受偏置电压的小幅下降，这些情况通常发生在器件刚开始工作时而和工作电流消耗突然增加时。

CMT8602X 的输入端也具有内部欠压锁定(UVLO)保护功能。输入不能影响输出，除非在启动时电源电压 VCCI 超过 V_{VCCI_ON} 。当启动后电源电压 VCCI 低于 V_{VCCI_OFF} 时，输出保持低电平，不能响应输入。与 VDD 的 UVLO 一样，输入端也存在迟滞(V_{VCCI_HYS})以确保器件平稳运行。

表 4-1. VCCI UVLO 逻辑特性

条件	输入		输出	
	INA	INB	OUTA	OUTB
器件上电期间, $V_{CCI-GND} < V_{VCCI_ON}$	H	L	L	L
器件上电期间, $V_{CCI-GND} < V_{VCCI_ON}$	L	H	L	L
器件上电期间, $V_{CCI-GND} < V_{VCCI_ON}$	H	H	L	L
器件上电期间, $V_{CCI-GND} < V_{VCCI_ON}$	L	L	L	L
器件上电后, $V_{CCI-GND} < V_{VCCI_OFF}$	H	L	L	L
器件上电后, $V_{CCI-GND} < V_{VCCI_OFF}$	L	H	L	L
器件上电后, $V_{CCI-GND} < V_{VCCI_OFF}$	H	H	L	L
器件上电后, $V_{CCI-GND} < V_{VCCI_OFF}$	L	L	L	L

表 4-2.VDD UVLO 逻辑特性

条件	输入		输出	
	INA	INB	OUTA	OUTB
器件上电期间, $V_{DD-GND} < V_{VDD_ON}$	H	L	L	L
器件上电期间, $V_{DD-GND} < V_{VDD_ON}$	L	H	L	L
器件上电期间, $V_{DD-GND} < V_{VDD_ON}$	H	H	L	L
器件上电期间, $V_{DD-GND} < V_{VDD_ON}$	L	L	L	L
器件上电后, $V_{DD-GND} < V_{VDD_ONF}$	H	L	L	L
器件上电后, $V_{DD-GND} < V_{VDD_ONF}$	L	H	L	L
器件上电后, $V_{DD-GND} < V_{VDD_ONF}$	H	H	L	L
器件上电后, $V_{DD-GND} < V_{VDD_ONF}$	L	L	L	L

4.3.2 输入与输出真值表

假定 VCCI, VDDA, VDDDB 处于通电状态, 下表显示了使用 INA、INB 和 DIS 时候其相应的输出状态。

表 4-3. 输入与输出真值表 [1][2]

输入		DIS	输出		说明
INA	INB		OUTA	OUTB	
L	L	L	L	L	如果启用死区时间设置功能, 驱动器输出的跳变时间取决于死区时间。
L	H	L	L	H	
H	L	L	H	L	
H	H	L	L	L	死区时间由外界电阻 R_{DT} 设置。
H	H	L	H	H	DT 上拉至 V_{CCI} 。
开路	开路	L	L	L	
X	X	H	L	L	
注:					
[1]. X = 无关; H = 高电平; L = 低电平。					
[2]. 为了提高抗噪性, 建议在不使用这些引脚时, 将 INA、INB 和 DIS 连接到 GND, 将 DT 连接到 VCCI。					

4.3.3 驱动器输入级

CMT8602X 的输入引脚(INA, INB 和 DIS)兼容于 TTL 和 CMOS 逻辑输入电平, 且不受 VDD 电源电压的制约。由于 CMT8602X 的高电平阈值典型值为 1.8 V (V_{INAH}), 低电平阈值典型值为 1 V 的典型低阈值, 其随温度变化很小。可以轻松连接逻辑电平控制信号 (比如 3.3V 的微控制器)。0.8V 的宽范围迟滞确保良好的噪声抑制和器件的稳定运行。若任一输入引脚保持开路状态时, 电路内部的下拉电阻将该引脚强制拉低。通常这些电阻典型值是 200 kΩ。对于不使用的信号输入引脚, 建议将引脚接地。但是需要注意的是, 驱动器输入信号的幅值不应超过 V_{CCI} 引脚处的电压。

4.3.4 驱动器输出级

CMT8602X 提供两路独立输出。内部电路在输出侧提供驱动器 A 与驱动器 B 之间的功能隔离。驱动器输出级集成了上拉和下拉电路, 提供较高的灌电流和拉电流驱动, 以满足大功率晶体管的驱动要求。

CMT8602X 的上拉结构包括了 P 沟道 MOSFET 与一个 N 沟道 MOSFET 并联, 构成输出上拉电路。其中, N 沟道 MOSFET 仅在输出由低电平到高电平转换器件短暂导通, 以在短时间内增强驱动电流, 快速导通外部晶体管。

R_{OH} 为导通电阻的直流测试结果, 仅代表 P 通道器件的导通电阻。这是因为上拉 N 通道器件在直流条件下保持在关断状态,

并且仅在输出从低到高状态变化时短暂打开。因此，CMT8602X 在这个短暂导通阶段的有效电阻远低于 R_{OH} 参数所表示的有效电阻。CMT8602X 的下拉结构仅包含了一个 N 沟道 MOSFET。 R_{OL} 为导通电阻的直流测试结果，代表设备在下拉状态的阻抗。CMT8602X 的输出电压摆幅可以达到电源轨到轨（VDD 与 GND 之间的电压）




图 4-3. 输出级

4.4 设备功能控制

4.4.1 禁止控制

设备具有驱动器禁止控制（DIS），将 DIS 引脚置为高电平时，关闭隔离器并拉低驱动器输出；当 DIS 引脚接低电平或开路时，使能驱动器的正常工作。DISABLE 响应时间在 40ns 内，响应速度与传播延迟一样快。只有当 VCCI 电压保持在 UVLO 阈值之上，使能控制才起作用。如果不使用 DISABLE 引脚，建议将该引脚接地，以获得更好的抗噪性；当将 DIS 引脚距离微控制器较远时，建议在靠近 DIS 引脚处放置一个约 1nF 的低 ESR/ESL 旁路电容。

4.4.2 可编程死区时间（DT）

CMT8602X 允许用户通过以下方式调整死区时间(DT):

4.4.2.1 在 DT 脚和 GND 脚之间连接编程电阻

可以通过在 DT 和 GND 之间放置一个电阻 R_{DT} 来编程 t_{DT} 。合适的 R_{DT} 值可以根据以下公式（1）获取，其中 R_{DT} 以 k Ω 为单位， t_{DT} 以 ns 为单位。

$$t_{DT} \approx 10 * R_{DT} \quad (1)$$

DT 引脚的稳态电压在 0.8 V 左右，当 $R_{DT} = 100k\Omega$ 时，DT 引脚电流小于 10 μ A。当使用 $R_{DT} > 5k\Omega$ 时，建议在 R_{DT} 芯片附近并联一个 2.2nF 或以上的陶瓷电容在两个通道之间，以获得更好的抗噪性和死区时间匹配。不建议 DT 引脚处于浮动状态。输入信号的下降沿激活另一个信号的编程死区时间。设置输出信号的死区时间由更长的驱动程序设定的死区时间或输入信号自己的死区时间决定。如果两个输入同时为高电平，则两个输出立即设为低电平。此功能不影响正常的编程死区设置。不同驱动死区时间逻辑运行条件的说明和解释如下图：




图 4-4. Input and Output Logic Relationship with Input Signals

Condition A: 输入信号 INB 拉低，同时 INA 拉高时：INB 的下降沿触发可编程死区时间功能，且 t_{DT} 作用于 OUTA。器件立刻将输出信号 OUTB 置于低电平，输出信号 OUTA 经过所设置的死区时间 t_{DT} 后变成高电平。

Condition B: 输入信号 INA 拉低，同时 INB 拉高时：INA 的下降沿触发可编程死区时间功能，且 t_{DT} 作用于 OUTB。器件立刻将输出信号 OUTA 置于低电平，输出信号 OUTB 经过所设置的死区时间 t_{DT} 后变为高电平。

Condition C: 输入信号 INB 拉低，INA 仍保持低电平：器件立刻将输出信号 OUTB 置于低电平；INB 的下降沿触发可编程死区功能，且 t_{DT} 作用于 OUTA。输出信号 OUTA 经过所设置的死区时间 t_{DT} 后允许变为高电平。这种情况下，由于 INA 在 t_{DT} 后仍然保持在低电平，这意味着 INA 输入本身的死区时间大于 t_{DT} ，因此，当 INA 拉高时，OUTA 立即输出高电平。

Condition D: 输入信号 INA 拉低，INB 仍保持低电平：器件立刻将输出信号 OUTA 置于低电平；INA 的下降沿触发可编程死区时间功能，且 t_{DT} 作用于 OUTB。输出信号 OUTB 经过所设置的死区时间 t_{DT} 后允许变为高电平。这种情况下，由于 INB 在 t_{DT} 后仍然保持在低电平，这意味着 INB 输入本身的死区时间大于 t_{DT} ，因此，当 INB 拉高时，OUTB 立即输出高电平。

Condition E: 输入信号 INA 拉高，而 INB 和 OUTB 仍保持高电平：器件立刻将输出信号 OUTB 置于低电平，且 OUTA 继续保持低电平，以避免直通；OUTB 拉低后，经过一个延时触发可编程死区时间功能，且 t_{DT} 作用于 OUTA。由于 OUTB 已经置低，输出信号 OUTA 经过所设置的死区时间 t_{DT} 后变为高电平。

Condition F: 输入信号 INB 拉高，而 INA 和 OUTA 仍保持高电平：器件立刻将输出信号 OUTA 置于低电平，且 OUTB 继续保持低电平，以避免直通；OUTA 拉低后，经过一个延时触发可编程死区时间功能，且 t_{DT} 作用于 OUTB。由于 OUTA 已经置低，输出信号 OUTB 经过所设置的死区时间 t_{DT} 后变为高电平。

5 应用信息

5.1 应用信息

CMT8602X 有效地结合了隔离和缓冲驱动功能进行优化设计，用于驱动 MOSFETs, IGBTs 或 GaN 晶体管。CMT8602X 灵活的通用功能(具有高达 5.5V 的 V_{CCI} 和 30V 的 V_{DDA}/V_{ddb})，可以配置为双通道低边，双通道高边驱动器和半桥驱动器。凭借集成的组件，先进的保护功能(UVLO/死区时间/禁用控制)和优化的开关性能，使 CMT8602X 能够为企业、电信、汽车和工业应用实现小型化、更高效的设计，提高应用可靠性。

5.2 典型应用

下面图中的电路显示了 CMT8602X 典型半桥驱动配置的参考设计，可用于几种流行的功率转换器拓扑，如同步整流 buck, 同步整流 boost 电源转换器，以及半桥/全桥隔离拓扑和三相电机驱动应用。




图 5-1. 典型功能框图

6 供电电源推荐

CMT8602X 推荐的供电电压范围(V_{CCI}): 3 V 至 5.5 V; 输出偏置电压范围(V_{DDA}/V_{DDB}): 9 V 至 30 V。该偏置电压范围的下端由内部欠压锁定(UVLO)保护功能控制。正常工作情况下, V_{DD} 和 V_{CCI} 不能低于各自的 UVLO 阈值。 V_{DDA}/V_{DDB} 范围的上端取决于 CMT8602X 驱动的功率器件的最大栅极电压。建议最大电压 (V_{DDA}/V_{DDB}) 为 30V。在 V_{DD} 和 GND 引脚之间应该放置一个本地旁路电容。该电容器应放置在尽可能靠近器件的位置。推荐使用低 ESR 的陶瓷电容。建议在器件中放置两个电容:一个用于器件偏置, 约 $10\mu\text{F}$, 一个并联用于高频滤波 $\leq 100\text{nF}$ 。类似地, 旁路电容也应该放置在 V_{CCI} 和 GND 引脚之间。考虑到 CMT8602X 输入侧的逻辑电路所产生的少量电流, 该旁路电容的最小推荐值为 100nF 。

7 PCB 布局

7.1 布局指南

为了达到 CMT8602X 的最优性能, PCB 布局时需要遵循以下原则:

7.1.1 组件布局条件

- 为了保证电源的稳定性和低噪声, 低 ESR 和低 ESL 电容器必须靠近器件连接在 V_{CCI} 和 GND 引脚之间以及 V_{DD} 和 GND 引脚之间, 以便在接通外部电源时支持高峰值电流。
- 为避免开关节点 GNDA (HS) 引脚上出现较大的负瞬变, 需最小化上管的源极和下管的源极的走线, 以减小计生电感效应。
- 建议将死区时间设定电阻 R_{DT} 及其旁路电容放置在设备 DT 引脚附近。
- 当连接距离较远的 μC 时, 建议使用约 1nF 的低 ESR/ESL 电容, C_{DIS} , 靠近 DIS 引脚旁路。

7.1.2 接地布局条件

- 必须将晶体管栅极充放电的峰值电流限制在最小的物理环路区域内。这将减少环路电感和最小化晶体管栅极端子上的噪声。栅极驱动器必须尽可能靠近晶体管。

- 注意高电流路径，包括自举电容、自举二极管、本地 GNDB 参考旁路电容和低侧晶体管体/反并联二极管。自举电容通过自举二极管由 V_{DD} 旁路电容器按周期充电。这种充电发生在很短的时间间隔内，并且涉及高峰值电流。为了确保可靠运行，需要最小化电路板上的环路长度和面积。

7.1.3 高电压条件

- 为确保主次侧之间的隔离性能，请避免在驱动器下方放置任何 PCB 走线或铜线。为了防止隔离性能的污染，建议使用 PCB 插口。
- 对于半桥或双通道高侧/低侧配置，其中通道 A 和通道 B 驱动器可以在高达 $1500 V_{DC}$ 的直流电压下工作，应该尝试增加 PCB 布局在高侧和低侧 PCB 走线之间的爬电距离。

7.1.4 热条件

- 当驱动电压高，负载重，或者开关频率高时，CMT8602X 可能会消耗大量的功率。适当的 PCB 布局可以从器件到 PCB 帮助散热和最小化结板热阻抗(θ_{JB})。
- 建议采用铜线增加连接 V_{DDA} , V_{ddb} , GNDA 和 GNDB 引脚，优先考虑最远距离连接 GNDA 和 GNDB。但是必须注意前文提到的高压 PCB 因素。
- 如果系统有多层结构，建议将 V_{DDA} , V_{ddb} , GNDA 和 GNDB 引脚通过多个尺寸合适的过孔连接到内部地或电源平面以确保不同高压平面的走线和铜线不重叠。

7.2 布局示例

下图显示了一个两层 PCB 布局示例，其中标记了 SOIC-16 宽体封装的信号和关键组件。




图 7-1. 布局示例

备注:

1. 为保证隔离性能，主侧和次侧之间没有 PCB 铜线走线。




图 7-2. 底层走线布局(翻转)


8 订购信息

表 8-1. CMT8602X 订购信息

产品型号	隔离电压 (V _{RMS})	驱动侧 UVLO TYP.	运行条件	车规等级	封装	最小起订量 (MOQ)	MSL
CMT8602A-W	5700	6V	-40 to 125℃	/	SOW16	1000	3
CMT8602A-K	5700	6V	-40 to 125℃	/	SOW14	1000	3
CMT8602A-N	3750	6V	-40 to 125℃	/	SOP16	3000	3
CMT8602B-W	5700	9V	-40 to 125℃	/	SOW16	1000	3
CMT8602B-K	5700	9V	-40 to 125℃	/	SOW14	1000	3
CMT8602B-N	3750	9V	-40 to 125℃	/	SOP16	3000	3
CMT8602C-W	5700	13V	-40 to 125℃	/	SOW16	1000	3
CMT8602C-K	5700	13V	-40 to 125℃	/	SOW14	1000	3
CMT8602C-N	3750	13V	-40 to 125℃	/	SOP16	3000	3

如需了解更多产品及产品线信息，请访问 www.hoperf.cn。
有关采购或价格需求，请联系 sales@hoperf.com 或者当地销售代表。

产品命名规则:



9 封装信息

CMT8602X 封装信息如下所示。




图 9-1. CMT8602X SOW 16 封装




图 9-2. CMT8602X SOW 14 封装

表 9-1. CMT8602X SOW16/SOW14 封装尺寸

Symbol	Scale (mm)		
	Min.	Typ.	Max.
A	-	-	2.65
A1	-	0.10	-
b	0.31	-	0.51
c	0.10	-	0.33
D	10.1	-	10.50
E	9.97	-	10.63
E1	7.40	-	7.60
e	1.27		
L	0.40	-	1.27
L1	1.40		
θ	0	-	8°




图 9-3. CMT8602X SOP 16 封装

表 9-2. CMT8602X SOP 封装尺寸

符号	尺寸 (毫米 mm)		
	最小值	典型值	最大值
A	-	-	1.75
A1	0.10	-	0.25
b	0.36	-	0.49
c	0.19	-	0.25
D	9.80	9.90	10.0
E	5.80	-	6.20
E1	3.80	3.90	4.00
e	1.27		
L	0.40	-	1.00
L1	1.05		
θ	0	-	8°

10 文档变更记录

表 10-1.文档变更记录表

版本号	章节	变更描述	日期
0.1	全部	初始版本	2023/03/27
0.2	All	修改推荐驱动侧供电电压至 25V，最大驱动侧供电电压至 30V	2023/7/17
	1.11	更新典型性能图	2024/10/3
	8	订购信息增加 MSL 等级信息	2024/12/3

HOPERF Confidential

11 联系方式

深圳市华普微电子股份有限公司

中国广东省深圳市南山区西丽街道万科云城三期 8A 栋 30 层

邮编：518052

电话：+86 - 755 - 82973805

销售：sales@hoperf.com

网址：www.hoperf.cn

版权所有 © 深圳市华普微电子股份有限公司，保留一切权利

深圳市华普微电子股份有限公司（以下简称：“HOPERF”）保留随时更改、更正、增强、修改 HOPERF 产品和/或本文档的权利，恕不另行通知。非经本公司书面许可，任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部，并不得以任何形式传播。由于产品版本升级或其他原因，本文档内容会不定期进行更新。HOPERF 的产品不建议应用于生命相关的设备和系统，在使用该器件中因为设备或系统运转失灵而导致的损失，HOPERF 不承担任何责任。

HOPERF 商标和其他 HOPERF 商标为深圳市华普微电子股份有限公司的商标，本文档提及的其他所有商标或注册商标，由各自的所有人拥有。