

CC2S1210

内置参考振荡器、分辨率可变、
10 位至 16 位 R/D 转换器


特性

- ◆ 完整的单芯片旋变数字转换器
- ◆ 最大跟踪速率: 3125 rps(10 位分辨率)
- ◆ 精度: ± 10 弧分
- ◆ 分辨率: 10/12/14/16 位, 由用户设置
- ◆ 并行和串行 10 位至 16 位数据端口
- ◆ 绝对位置与速度输出
- ◆ 系统故障检测
- ◆ 可编程故障检测阈值
- ◆ 差分输入
- ◆ 增量式编码器仿真
- ◆ 内置可编程正弦波振荡器
- ◆ 兼容 DSP 和 SPI 接口标准
- ◆ 电源电压: 5 V, 逻辑接口电压 2.3 V 至 5 V
- ◆ 额定温度范围: $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$
- ◆ 采用 LQFP48-7x7 封装

应用

- ◆ 直流和交流伺服电机控制
- ◆ 编码器仿真
- ◆ 电动助力转向
- ◆ 电动汽车
- ◆ 集成的启动发电机/交流发电机
- ◆ 汽车运动检测与控制

产品封装图



概述

CC2S1210 是一款 10 位至 16 位分辨率旋变数字转换器, 集成片上可编程正弦波振荡器, 为旋变器提供正弦波激励。


转换器的正弦和余弦输入端允许输入 $3.15 \text{ V p-p} \pm 27\%$ 、频率为 2 kHz 至 20 kHz 范围内的信号。Type II 伺服环路用于跟踪输入信号, 并将正弦和余弦输入端的信息转换为输入角度和速度所对应的数字量。最大跟踪速率为 3125 rps。

产品特色介绍:


- (1) 比率跟踪转换。Type II 跟踪环路能够连续输出位置数据, 且没有转换延迟。它还可以抑制噪声, 并提供参考和输入信号的谐波失真容限。
- (2) 系统故障检测。故障检测电路可以检测旋变的信号丢失、超范围输入信号、输入信号失配或位置跟踪丢失。各故障检测阈值可以由用户单独编程, 以便针对特定应用进行优化。
- (3) 输入信号范围。正弦和余弦输入端支持 $3.15 \text{ V p-p} \pm 27\%$ 的差分输入电压。
- (4) 可编程激励频率。可以轻松地将激励频率设置为 2 kHz 至 20 kHz 范围内的多个标准频率。
- (5) 3 种格式位置数据。通过 16 位并行端口或 4 线串行接口可以访问 10 位至 16 位绝对角位置数据。增量式编码器仿真采用标准 A-quad-B 格式, 并提供方向输出。
- (6) 数字速度输出。通过 16 位并行端口或 4 线串行接口可以访问 10 位至 16 位带符号的数字量速度。

器件信息

器件型号	封装外形	封装尺寸 (典型值)
CC2S1210FAC	LQFP48-7x7	7.0mm×7.0mm




功能框图



订购信息

产品名称	封装外形	包装
CC2S1210FAC	LQFP48-7x7	编带, 2000pcs/卷

管脚定义



LQFP48-7x7 封装

名称	编号	功能
RES1	1	分辨率选择 1。逻辑输入。利用 RES1 和 RES0，可以对分辨率进行编程。
CS	2	片选。低电平有效逻辑输入。CS 保持低电平时，器件使能
RD	3	边沿触发的逻辑输入。SOE 引脚为高电平时，该引脚用作并行数据输出 DB15 至 DB0 的帧同步信号和输出使能信号。CS 和 RD 保持低电平时，输出缓冲器使能。SOE 引脚为低电平时，RD 引脚应保持高电平。
WR/FSYNC	4	边沿触发的逻辑输入。SOE 引脚为高电平时，该引脚用作并行数据输入 DB7 至 DB0 的帧同步信号和输入使能信号。CS 和 WR/FSYNC 保持低电平时，输入缓冲器使能。SOE 引脚为低电平时，WR/FSYNC 引脚用作串行数据总线的帧同步信号和使能信号。
DGND	5,19	数字地。这些引脚是 CC2S1210 数字电路的接地基准点。所有数字输入信号都参照此 DGND 电压。这两个引脚均可以连到系统的 AGND 平面。DGND 和 AGND 电压在理想情况下应保持等电位，并且电位差(甚至在瞬态电压存在情况时)不得超过 0.3 V。
DVDD	6	数字电源电压(4.75 V 至 5.25 V)引脚。为 CC2S1210 的所有数字电路提供电源电压。AVDD 和 DVDD 电压在理想情况下应保持等电位，并且电位差(甚至在瞬态电压存在情况时)不得超过 0.3 V。
CLKIN	7	时钟输入。可以将晶振或振荡器用在 CLKIN 和 XTALOUT 引脚，以提供 CC2S1210 需要的时钟频率。或者，也可以将一个单端时钟施加于 CLKIN 引脚。CC2S1210 的额定输入频率范围为 6.144 MHz 至 10.24 MHz。
XTALOUT	8	晶体振荡器输出。当利用晶振或振荡器提供 CC2S1210 所需的时钟频率时，应将晶振施加在 CLKIN 和 XTALOUT 引脚上。当使用单端时钟源时，应将 XTALOUT 引脚视为不连接引脚。

接上表:

名称	编号	功能
SOE	9	串行输出使能。逻辑输入。该引脚使能并行或串行接口。 <u>SOE</u> 引脚保持低电平时, 选择串行接口; <u>SOE</u> 引脚持高电平时, 选择并行接口。
SAMPLE	10	采样结果。逻辑输入。 <u>SAMPLE</u> 信号发生高电平至低电平转换后, 数据从位置和速度积分器传输到位置和速度寄存器, 故障寄存器也会进行更新。
DB15 / SDO	11	数据位 15 / 串行数据输出总线。 <u>SOE</u> 引脚为高电平时, 该引脚用作 DB15: 一个由 <u>CS</u> 和 <u>RD</u> 控制的三态数据输出引脚。 <u>SOE</u> 引脚为低电平时, 该引脚用作 SDO, 即由 <u>CS</u> 和 <u>WR/FSYNC</u> 控制的串行数据输出总线。各位在 <u>SCLK</u> 的上升沿逐个输出。
DB14 / SDI	12	数据位 14 / 串行数据输入总线。 <u>SOE</u> 引脚为高电平时, 该引脚用作 DB14: 一个由 <u>CS</u> 和 <u>RD</u> 控制的三态数据输出引脚。 <u>SOE</u> 引脚为低电平时, 该引脚用作 SDI, 即由 <u>CS</u> 和 <u>WR/FSYNC</u> 控制的串行数据输入总线。各位在 <u>SCLK</u> 的下降沿逐个输入。
DB13 / SCLK	13	数据位 13 / 串行时钟。并行模式下, 该引脚用作 DB13: 一个由 <u>CS</u> 和 <u>RD</u> 控制的三态数据输出引脚。串行模式下, 该引脚用作串行时钟输入。
DB12 ~ DB9	14 ~ 17	数据位 12 至数据位 9。由 <u>CS</u> 和 <u>RD</u> 控制的三态数据输出引脚。
VDRIVE	18	逻辑电源输入。此引脚的电源电压决定逻辑接口的工作电压。对此引脚去耦至 <u>DGND</u> 。此引脚的电压范围为 2.3 V 至 5.25 V, 可以与 <u>AVDD</u> 和 <u>DVDD</u> 的电压范围不同, 但不得超过任何一者 0.3 V 以上。
DB8	20	数据位 8。由 <u>CS</u> 和 <u>RD</u> 控制的三态数据输出引脚。
DB7 ~ DB0	21 ~ 28	数据位 7 至数据位 0。由 <u>CS</u> 、 <u>RD</u> 和 <u>WR/FSYNC</u> 控制的三态数据输入/输出引脚。
A	29	增量式编码器仿真输出 A。逻辑输出。此输出自动运行; 如果施加于转换器的旋变器格式输入信号有效, 则此输出有效。
B	30	增量式编码器仿真输出 B。逻辑输出。此输出自动运行; 如果施加于转换器的旋变器格式输入信号有效, 则此输出有效。
NM	31	North Marker 增量式编码器仿真输出。逻辑输出。此输出自动运行; 如果施加于转换器的旋变器格式输入信号有效, 则此输出有效。
DIR	32	方向。逻辑输出。此输出与增量式编码器仿真输出一同使用。 <u>DIR</u> 输出指示输入旋转的方向, 角旋转不断增大时为高电平。
RESET	33	复位。逻辑输入。CC2S1210 需要一个外部复位信号使 <u>RESET</u> 输入保持低电平, 直到 <u>VDD</u> 达到规定的工作电压范围 4.75 V 至 5.25 V 以内。
LOT	34	跟踪丢失。逻辑输出。 <u>LOT</u> 由 <u>LOT</u> 引脚为逻辑低电平(不闩锁)来表示。参见位置跟踪检测丢失部分。
DOS	35	信号降级。逻辑输出。当旋变输入(正弦或余弦)超过规定的 DOS 正弦/余弦阈值时, 或者当正弦输入电压与余弦输入电压之间出现幅度失配时, 就会检测到信号降级(DOS)。DOS 由 <u>DOS</u> 引脚为逻辑低电平来表示。参见信号降级检测部分。
A1	36	模式选择 1。逻辑输入。利用 <u>A1</u> 和 <u>A0</u> 可以选择 CC2S1210 的模式。
A0	37	模式选择 0。逻辑输入。利用 <u>A0</u> 和 <u>A1</u> 可以选择 CC2S1210 的模式。
EXC	38	激励频率。模拟输出。片上振荡器向旋变器提供正弦波激励信号(<u>EXC</u>)及其互补信号(<u>EXC</u>)。该参考信号的频率可通过激励频率寄存器进行编程。
EXC	39	激励频率。模拟输出。片上振荡器向旋变器提供正弦波激励信号(<u>EXC</u>)及其互补信号(<u>EXC</u>)。该参考信号的频率可通过激励频率寄存器进行编程。
AGND	40	模拟地。该引脚是 CC2S1210 模拟电路的接地基准点。所有模拟输入信号和外部基准信号都参照此 <u>AGND</u> 电压。 <u>AGND</u> 引脚连到系统的 <u>AGND</u> 平面。 <u>AGND</u> 和 <u>DGND</u> 电压在理想情况下应保持等电位, 并且电位差(甚至在瞬态电压存在情况时)不得超过 0.3 V。

接上表:

名称	编号	功能
SIN	41	差分对 SIN/SINLO 的正模拟输入。输入范围为 2.3 V _{P-P} 至 4.0 V _{P-P} 。
SINLO	42	差分对 SIN/SINLO 的负模拟输入。输入范围为 2.3 V _{P-P} 至 4.0 V _{P-P} 。
AVDD	43	模拟电源电压输入；电压值范围为 4.75 V 至 5.25 V。该引脚为 CC2S1210 上的所有模拟电路提供电源电压。AVDD 和 DVDD 电压在理想情况下应保持等电位，并且电位差(甚至在瞬态电压存在情况时)不得超过 0.3 V。
COSLO	44	差分对 COS/COSLO 的负模拟输入。输入范围为 2.3 V _{P-P} 至 4.0 V _{P-P} 。
COS	45	差分对 COS/COSLO 的正模拟输入。输入范围为 2.3 V _{P-P} 至 4.0 V _{P-P} 。
REFBYP	46	基准电压旁路。基准电压去耦电容连在此引脚。典型推荐值为 10 uF 和 0.01 uF。
REFOUT	47	基准电压输出。
RES0	48	分辨率选择 0。逻辑输入。利用 RES0 和 RES1，可以对 CC2S1210 的分辨率进行编程。

极限参数

参数	符号	数值	单位
AV _{DD} 至 AGND, DGND		-0.3 ~ +7.0	V
DV _{DD} 至 AGND, DGND		-0.3 ~ +7.0	V
V _{DRIVE} 至 AGND, DGND		-0.3 ~ AV _{DD}	V
AV _{DD} 至 DV _{DD}		-0.3 ~ 0.3	V
AGND 至 DGND		-0.3 ~ +0.3	V
模拟输入电压至 AGND		-0.3 ~ AV _{DD} + 0.3	V
数字输入电压至 DGND		-0.3 ~ V _{DRIVE} + 0.3	V
数字输出电压至 DGND		-0.3 ~ V _{DRIVE} + 0.3	V
模拟输出电压摆幅		-0.3 ~ AV _{DD} + 0.3	V
输入电流至除电源外的任何引脚 ^[1]		±10	mA
工作温度范围(环境)	T _A	-40 ~ +125	°C
存储温度范围	T _S	-65 ~ +150	°C
θ _{JA} 热阻 ^[2]		54	°C/W
θ _{JA} 热阻 ^[2]		15	°C/W
符合 RoHS 标准回流焊温度		260 ⁺⁰ ₋₅	°C
静电保护 (ESD)	HBM	4	kV
	CDM	0.5	kV
闩锁保护	LU	400	mA

[1]最高 100 mA 的瞬态电流不会造成闩锁。

[2]JEDEC 2S2P 标准板。

注意: 应用时不要超过最大额定值, 以防止损坏。长时间工作在最大额定值的情况下可能影响器件的可靠性。

工作特性 (除非另有说明, $AV_{DD} = DV_{DD} = 5.0 \text{ V} \pm 5\%$, $CLKIN = 8.192 \text{ MHz} \pm 25\%$, EXC 频率 = 10 kHz 至 20 kHz(10 位)、6 kHz 至 20 kHz(12 位)、3 kHz 至 12 kHz(14 位)、2 kHz 至 10 kHz(16 位); $T_A = T_{MIN}$ 至 T_{MAX})

参数	条件	最小值	典型值	最大值	单位
正弦、余弦输入					
电压幅度	正弦波形, 差分 SIN 至 SINLO, COS 至 COSLO	2.3	3.15	4.0	V_{P-P}
输入偏置电流	$VIN = 4.0 \text{ V p-p}$, $CLKIN = 8.192 \text{ MHz}$			8.25	μA
输入阻抗	$VIN = 4.0 \text{ V p-p}$, $CLKIN = 8.192 \text{ MHz}$	485			$\text{k}\Omega$
锁相范围	正弦/余弦与 EXC 输出的关系, 控制寄存器 D3 = 0	-30		50	度
共模抑制	10 Hz 至 1 MHz, 控制寄存器 D4 = 1		± 20		弧秒/V
角度精度					
角度精度				$\pm 10 + 1 \text{ LSB}$	弧分
分辨率	无失码	10, 12, 14, 16			位
积分非线性 (INL)	10 位			± 2	LSB
	12 位			± 4	LSB
	14 位			± 8	LSB
	16 位			± 32	LSB
微分非线性(DNL)				± 0.9	LSB
可重复性			± 1		LSB
速度输出					
速度精度	10 位			± 4	LSB
	12 位			± 4	LSB
	14 位			± 8	LSB
	16 位			± 32	LSB
分辨率		9, 11, 13, 15			位

接上表:

参数	条件	最小值	典型值	最大值	单位
动态性能					
带宽	10 位	CLKIN = 10.24 MHz	2000		6500 Hz
		CLKIN = 8.192 MHz	2900		5300 Hz
	12 位	CLKIN = 10.24 MHz	900		2800 Hz
		CLKIN = 8.192 MHz	1200		2200 Hz
	14 位	CLKIN = 10.24 MHz	400		1500 Hz
		CLKIN = 8.192 MHz	600		1200 Hz
	16 位	CLKIN = 10.24 MHz	100		350 Hz
		CLKIN = 8.192 MHz	125		275 Hz
跟踪速率	10 位	CLKIN = 10.24 MHz			3125 rps
		CLKIN = 8.192 MHz			2500 rps
	12 位	CLKIN = 10.24 MHz			1250 rps
		CLKIN = 8.192 MHz			1000 rps
	14 位	CLKIN = 10.24 MHz			625 rps
		CLKIN = 8.192 MHz			500 rps
	16 位	CLKIN = 10.24 MHz			156.25 rps
		CLKIN = 8.192 MHz			125 rps
加速度误差	10 位	50,000 rps ² , CLKIN = 8.192 MHz		30	弧分
	12 位	10,000 rps ² , CLKIN = 8.192 MHz		30	弧分
	14 位	2500 rps ² , CLKIN = 8.192 MHz		30	弧分
	16 位	125 rps ² , CLKIN = 8.192 MHz		30	弧分
建立时间 10°	10 位	建立至±2 LSB, CLKIN = 8.192 MHz		0.6	ms
	12 位	建立至±2 LSB, CLKIN = 8.192 MHz		2.2	ms
	14 位	建立至±2 LSB, CLKIN = 8.192 MHz		6.5	ms
	16 位	建立至±2 LSB, CLKIN = 8.192 MHz		27.5	ms
建立时间 179°	10 位	建立至±2 LSB, CLKIN = 8.192 MHz		1.5	ms
	12 位	建立至±2 LSB, CLKIN = 8.192 MHz		4.75	ms
	14 位	建立至±2 LSB, CLKIN = 8.192 MHz		10.5	ms
	16 位	建立至±2 LSB, CLKIN = 8.192 MHz		45	ms
EXC / <u>EXC</u> 输出					
电压	负载±100 μ A, 典型差分输出 (EXC / <u>EXC</u>) = 7.2 V _{P-P}	3.2	3.6	4.0	V _{P-P}
中心电压		2.40	2.47	2.53	V
频率		2		20	kHz
EXC / <u>EXC</u> 直流失配				30	mV
EXC / <u>EXC</u> 交流失配				100	mV
总谐波失真(THD)	前 5 个谐波		-58		dB

接上表:

参数	条件	最小值	典型值	最大值	单位
基准电压源					
REFOUT	$\pm I_{OUT} = 100 \mu A$	2.40	2.47	2.53	V
温漂			100		ppm/°C
PSRR			-40		dB
CLKIN, XTALOUT					
输入低电压 V_{IL}				0.8	V
输入高电压 V_{IH}		2.4			V
逻辑输入					
输入低电压 V_{IL}	$V_{DRIVE} = 2.7 V$ 至 $5.25 V$			0.8	V
输入高电压 V_{IH}	$V_{DRIVE} = 2.7 V$ 至 $5.25 V$	2.4			V
低电平输入电流 I_{IL} (无上拉)				10	uA
低电平输入电流 I_{IL} (上拉)	RES0、RES1、 \overline{RD} 、 \overline{WR} / \overline{FSYNC} 、 A0、A1 和 \overline{RESET} 引脚			80	uA
高电平输入电流 I_{IH}		-10			uA
逻辑输出					
输出低电压 V_{OL}	$V_{DRIVE} = 2.7 V$ 至 $5.25 V$			0.4	V
输出高电压 V_{OH}	$V_{DRIVE} = 2.7 V$ 至 $5.25 V$	2.4			V
高电平三态漏电流 I_{OZH}		-10			uA
低电平三态漏电流 I_{OZL}				10	uA
电源要求					
AV_{DD}		4.75		5.25	V
DV_{DD}		4.75		5.25	V
V_{DRIVE}		2.3		5.25	V
电源					
I_{AVDD}				12	mA
I_{DVDD}				35	mA
I_{OVDD}				2	mA

时序规格 (除非另有说明, $AV_{DD} = DV_{DD} = 5.0 \text{ V} \pm 5\%$, $T_A = T_{MIN}$ 至 T_{MAX})


参数	说明	在 T_{MIN} 、 T_{MAX} 的限值		单位
		最小值	最大值	
f_{CLKIN}	时钟输入频率	6.144	10.240	MHz
t_{CK}	时钟周期($= 1/f_{CLKIN}$)	98	163	ns
t_1	\overline{RD} / \overline{CS} 低电平之前的 A0 和 A1 建立时间	2		ns
t_2	\overline{CS} 下降沿至 \overline{WR} / \overline{FSYNC} 上升沿的延迟时间	22		ns
t_3	写入周期中的地址/数据建立时间	3		ns
t_4	写入周期中的地址/数据保持时间	2		ns
t_5	\overline{WR} / \overline{FSYNC} 上升沿至 \overline{CS} 上升沿的延迟时间	2		ns
t_6	\overline{CS} 上升沿至 \overline{CS} 下降沿的延迟时间	10		ns
t_7	写入地址与写入数据之间的延迟时间	$2 \times t_{CK} + 20$		ns
t_8	\overline{WR} / \overline{FSYNC} 上升沿之后的 A0 和 A1 保持时间	2		ns
t_9	连续写入周期之间的延迟时间	$6 \times t_{CK} + 20$		ns
t_{10}	\overline{WR} / \overline{FSYNC} 上升沿与 \overline{RD} 下降沿之间的延迟时间	2		ns
t_{11}	\overline{CS} 下降沿至 \overline{RD} 下降沿的延迟时间	2		ns
t_{12}	配置模式下 \overline{RD} 低电平至数据有效的使能延迟时间 $V_{DRIVE} = 4.5 \text{ V}$ 至 5.25 V	37		ns
	$V_{DRIVE} = 2.7 \text{ V}$ 至 3.6 V	25		
t_{13}	\overline{RD} 上升沿到 \overline{CS} 上升沿	2		ns
t_{14A}	\overline{RD} 高电平至数据高阻态的禁用延迟时间	16		ns
t_{14B}	\overline{CS} 高电平至数据高阻态的禁用延迟时间	16		ns
t_{15}	\overline{RD} 上升沿与 \overline{WR} / \overline{FSYNC} 下降沿之间的延迟时间	2		ns
t_{16}	\overline{SAMPLE} 脉冲宽度	$2 \times t_{CK} + 20$		ns
t_{17}	\overline{RD} / \overline{CS} 变为低电平之前的 \overline{SAMPLE} 延迟时间	$6 \times t_{CK} + 20$		ns
t_{18}	\overline{RD} 低电平之前的 \overline{RD} 保持时间	2		ns
t_{19}	\overline{RD} / \overline{CS} 低电平至数据有效的使能延迟时间 $V_{DRIVE} = 4.5 \text{ V}$ 至 5.25 V		17	ns
	$V_{DRIVE} = 2.7 \text{ V}$ 至 3.6 V	21		
t_{20}	\overline{RD} 脉冲宽度	6		ns
t_{21}	\overline{RD} / \overline{CS} 低电平时 A0 和 A1 建立时间至数据有效的时间 $V_{DRIVE} = 4.5 \text{ V}$ 至 5.25 V		36	ns
	$V_{DRIVE} = 2.7 \text{ V}$ 至 3.6 V	37		
t_{22}	\overline{WR} / \overline{FSYNC} 下降沿至 SCLK 上升沿的延迟时间	3		ns
t_{23}	\overline{WR} / \overline{FSYNC} 下降沿至 SDO 解除高阻态的延迟时间 $V_{DRIVE} = 4.5 \text{ V}$ 至 5.25 V		16	ns
	$V_{DRIVE} = 2.7 \text{ V}$ 至 3.6 V	26		

接上表:


参数	说明	在 T_{MIN} 、 T_{MAX} 的限值		单位
		最小值	最大值	
t_{24}	SCLK 上升沿至 DB_x 有效的延迟 $V_{DRIVE} = 4.5\text{ V}$ 至 5.25 V $V_{DRIVE} = 2.7\text{ V}$ 至 3.6 V	24 18		ns
t_{25}	SCLK 高电平时间	$0.4 \times t_{SCLK}$		ns
t_{26}	SCLK 低电平时间	$0.4 \times t_{SCLK}$		ns
t_{27}	SCLK 下降沿之前的 SDI 建立时间	3		ns
t_{28}	SCLK 下降沿之后的 SDI 保持时间	2		ns
t_{29}	$\overline{WR/FSYNC}$ 上升沿至 SDO 高阻态的延迟时间	15		ns
t_{30}	$\overline{WR/FSYNC}$ 下降沿之前的 SAMPLE 延迟时间	$6 \times t_{CK} + 20$		ns
t_{31}	普通模式下 \overline{CS} 下降沿至 $\overline{WR/FSYNC}$ 下降沿的延迟时间	2		ns
t_{32}	$\overline{WR/FSYNC}$ 下降沿之前的 A0 和 A1 建立时间	2		ns
t_{33}	$\overline{WR/FSYNC}$ 下降沿之后的 A0 和 A1 保持时间 普通模式下, $A0 = 0, A1 = 0/1$ 配置模式下, $A0 = 1, A1 = 1$	$24 \times t_{CK} + 5$ $8 \times t_{CK} + 5$		ns
t_{34}	$\overline{WR/FSYNC}$ 上升沿至 $\overline{WR/FSYNC}$ 下降沿的延迟时间	10		ns
f_{SCLK}	SCLK 输入频率 $V_{DRIVE} = 4.5\text{ V}$ 至 5.25 V $V_{DRIVE} = 2.7\text{ V}$ 至 3.6 V		20	MHz

典型性能参数


(除非另有说明, $AV_{DD} = DV_{DD} = V_{DRIVE} = 5.0\text{ V}$, $T_A = 25^\circ\text{C}$, $SIN/SINLO = 3.15\text{V}_{\text{P-P}}$, $COS/COSLO = 3.15\text{V}_{\text{P-P}}$, $CLKIN = 8.192\text{MHz}$ 。)




典型 16 位角度精度码直方图, 10,000 次采样, 迟滞使能




典型 16 位角度精度码直方图, 10,000 次采样, 迟滞禁用




典型 14 位角度精度码直方图, 10,000 次采样, 迟滞使能




典型 14 位角度精度码直方图, 10,000 次采样, 迟滞禁用




典型 12 位角度精度码直方图, 10,000 次采样, 迟滞使能




典型 12 位角度精度码直方图, 10,000 次采样, 迟滞禁用







典型 10 位角度精度码直方图, 10,000 次采样, 迟滞使能




典型 10 位角度精度码直方图, 10,000 次采样, 迟滞禁用




典型 16 位 10°阶跃响应




典型 14 位 10°阶跃响应




典型 12 位 10°阶跃响应




典型 10 位 10°阶跃响应




典型 16 位 179° 阶跃响应




典型 14 位 179° 阶跃响应




典型 12 位 179° 阶跃响应




典型 10 位 179° 阶跃响应




典型系统幅频响应




典型系统相位响应




典型 16 位跟踪误差与加速度的关系



典型 14 位跟踪误差与加速度的关系




典型 12 位跟踪误差与加速度的关系



典型 10 位跟踪误差与加速度的关系

旋变格式信号



经典旋转变压器

旋变器是一种旋转变压器，通常配置是初级绕组位于转子上，两个次级绕组则位于定子上。不过，可变磁阻旋变器的转子上不存在绕组，如上图所示。初级绕组和次级绕组均位于定子上，但转子的特殊设计使得次级耦合随着角位置变化而发生正弦变化。无论何种配置，旋变输出电压($T_3 - T_1, T_2 - T_4$)的计算公式均相同，如公式 1 所示。

$$T_3 - T_1 = V_p M \sin \omega t \sin \theta \quad (1)$$

$$T_2 - T_4 = V_p M \sin \omega t \cos \theta$$


其中：

θ 为轴角，

$\sin \omega t$ 为转子激励频率，


V_p 为转子激励幅度，

M 为转子和定子之间的耦合系数



经典可变磁阻旋转变压器

两个定子绕组机械错位 90° (参见上图)。初级绕组采用交流基准源激励。随后在定子次级绕组上的耦合的幅度是转子(轴)相对于定子的位置的函数。因此，旋变产生由轴角的正弦和余弦调制的两个输出电压($T_3 - T_1, T_2 - T_4$)。旋变格式信号是指从旋变输出获得的信号，如公式 1 所示。下图为输出格式的示意图。



旋变电信号示意图

工作原理

旋变-数字转换

CC2S1210 按照 Type II 跟踪闭环原理工作。输出连续跟踪旋变的位置，而不需要外部转换和等待状态。当旋变的位置旋转了相当于最低有效位的角度时，输出更新 1 LSB。

转换器产生输出角 ϕ ，反馈后与输入角 θ 进行比较，借此来跟踪轴角 θ ；两个角度之差即为误差，如果转换器正确跟踪输入角，误差趋于 0。为了测量误差，将 S3-S1 乘以 $\cos\phi$ ，并将 S2-S4 与 $\sin\phi$ 相乘。

$$E_0 \sin\omega t \times \sin\theta \cos\phi \quad (\text{for S3 - S1})$$

$$E_0 \sin\omega t \times \cos\theta \sin\phi \quad (\text{for S2 - S4})$$

二者的差值为：

$$E_0 \sin\omega t \times (\sin\theta \cos\phi - \cos\theta \sin\phi) \quad (2)$$

利用内部产生的合成基准信号来解调该信号，得到：

$$E_0 (\sin\theta \cos\phi - \cos\theta \sin\phi) \quad (3)$$

公式 3 等效于 $E_0 \sin(\theta - \phi)$ ；当 $\theta - \phi$ 的值(角误差)较小时，

$E_0 \sin(\theta - \phi)$ 约等于 $E_0 (\theta - \phi)$ 。

一个闭环系统由一个相位敏感的解调器、一些积分器和一个补偿滤波器形成，它可以将误差信号归零。当该目标得以实现时，在转换器的额定精度范围内， ϕ 等于旋变器角度 θ 。之所以使用 Type II 跟踪环路，是因为它能跟踪恒定速度输入，而不存在固有误差。

故障检测电路

CC2S1210 故障检测电路可以检测旋变信号丢失、超范围输入信号、输入信号失配或位置跟踪丢失。发生故障时，CC2S1210 所指示的位置可能与旋变的实际轴位置偏差很大。

监控信号

CC2S1210 将位置寄存器中的角度与来自旋变的正弦和余弦输入信号进行比较，产生一个监控信号。该监控信号的产生方式与“旋变-数字转换”部分所述的误差信号相似。输入信号 $\sin\theta$ 和 $\cos\theta$ 分别乘以输出角的 \sin 和 \cos 值，然后相加。

$$\text{监控} = A1 \times \sin\theta \times \sin\phi + A2 \times \cos\theta \times \cos\phi \quad (4)$$

其中：

$A1$ 为正弦输入信号的幅度($A1 \times \sin\theta$)。

$A2$ 为余弦输入信号的幅度($A2 \times \cos\theta$)。

θ 为旋变器角度。

ϕ 为存储在位置寄存器中的角度。

请注意，公式 4 显示的是解调之后的情形，载波信号 $\sin\omega t$ 被消除。此外，对于匹配的输入信号(即没有发生故障)， $A1 = A2$ 。

当 $A1 = A2$ 且转换器正确跟踪($\theta = \phi$)时，监控信号输出具有恒定的幅度 $A1$ ($\text{监控} = A1 \times (\sin 2\theta + \cos 2\theta) = A1$)，它与轴角无关。当 $A1 \neq A2$ 时，监控信号幅度以两倍的轴旋转速率在 $A1$ 与 $A2$ 之间变化。监控信号用于检测输入信号是否降级或丢失，如下文所述。

信号丢失检测

当发生下述四种情况中的一种情况时，CC2S1210 即指示已发生信号丢失(LOS)。

- 任一旋变输入(正弦或余弦)降至指定的 LOS 正弦/余弦阈值以下。此阈值由用户定义，通过写入内部寄存器(地址 0x88，参见寄存器图部分)进行设置。
- 任一旋变输入引脚(SIN、SINLO、COS 或 COSLO)与传感器断开连接。
- 任一旋变输入引脚(SIN、SINLO、COS 或 COSLO)对 CC2S1210 的电源轨或接地轨削波。参见正弦/余弦输入削波部分。
- 发生配置奇偶校验错误。参见配置奇偶校验错误部分。

如果旋变的任一定子绕组(正弦或余弦)开路或具有若干短路环，就会引起信号丢失情况。LOS 由 DOS 和 LOT 引脚均门锁为逻辑低电平输出表示。当用户进入配置模式并读取故障寄存器时，DOS 和 LOT 引脚复位至无故障状态。LOS 条件的优先级高于 DOS 和 LOT 条件，如故障检测解码表所示。为了确定 LOS 故障检测的原因，用户必须读取故障寄存器(地址 0xFF，参见寄存器映射部分)。

当由于旋变输入(正弦或余弦)降至指定的 LOS 正弦/余弦阈值以下而检测到信号丢失时，旋变在 CC2S1210 可检测到 LOS 之前可能转过的电角度称为 LOS 角度延迟。它由用户指定的 LOS 正弦/余弦阈值和施加于 CC2S1210 的输入信号最大幅度决定。最差情况角度延迟可以通过下式计算：

$$\text{角度延迟} = 2 \times \text{Arc cos} \left[\frac{\text{LOS 阈值}}{\text{最大正弦/余弦幅度}} \right] \quad (5)$$

以上公式基于 CC2S1210 在指示 LOS 故障前可以看到的最差情况下的角度误差。最差情况是指旋变的一个输入信号(正弦或余弦)丢失，而另一个信号位于其峰值幅度；例如：正弦输入丢失，而输入角度为 90°。最差情况角度延迟是最差情况角度误差的两倍。

信号降级检测

当发生下述两种情况中的一种情况时，CC2S1210 即指示已发生信号降级(DOS)。

- 任一旋变输入(正弦或余弦)超过指定的 DOS 正弦/余弦阈值。此阈值由用户定义，通过写入内部寄存器(地址 0x89，参见寄存器映射部分)进行设置。
- 正弦与余弦输入信号的幅度失配超过指定的 DOS 正弦/余弦失配阈值。此阈值由用户定义，通过写入内部寄存器(地址 0x8A，参见寄存器映射部分)进行设置。CC2S1210 将监控信号的最小和最大幅度连续存入内部寄存器，并计算最小值与最大值的差值，以判断是否发生 DOS 失配。内部最小值和最大值寄存器的初始值必须由用户分别在地址 0x8C 和地址 0x8B 中定义(参见寄存器映射部分)。

DOS 由 DOS 引脚为逻辑低电平来表示。指示 DOS 后，输出闩锁在低电平，直到用户进入配置模式并读取故障寄存器。DOS 条件的优先级高于 LOT 条件，如故障检测解码表所示。为了确定 DOS 故障检测的原因，用户必须读取故障寄存器(地址 0xFF，参见寄存器映射部分)。

LOS 和 DOS 检测的时间延迟

注意，监控信号是在 CC2S1210 内部时钟的有效沿产生。内部时钟是由外部施加的 CLKIN 频率 2 分频产生；使用 8.192 MHz 的 CLKIN 频率时，CC2S1210 内部时钟为 4.096 MHz。CC2S1210 将监控信号的最小和最大幅度连续存入内部寄存器，并以设定的时间间隔将这些内部寄存器中存储的值与用户配置的 LOS 和 DOS 阈值进行比较。该时间间隔称为窗口计数器周期，取决于用户所配置的激励频率。设置时间间隔时，应确保两个窗口计数器周期至少包括施加于旋变的激励频率的一个完整周期。窗口计数器周期用内部时钟周期定义。针对 CC2S1210 的激励频率范围，窗口计数器周期如下表所示。

窗口计数器周期与激励频率范围的关系表 (CLKIN = 8.192 MHz)

激励频率范围	内部时钟周期数	窗口计数器周期 (μs)
2 kHz ≤ Exc Freq < 4 kHz	1065	260
4 kHz ≤ Exc Freq < 8 kHz	554	135.25
8 kHz ≤ Exc Freq ≤ 20 kHz	256	62.5

当旋变输入(正弦或余弦)低于或超过 LOS 和 DOS 阈值时，CC2S1210 会在两个窗口计数器周期以内检测到 LOS 或 DOS。例如，对于 10 kHz 的激励频率，故障检测时间在 125 μs 以内。检测持续故障的时间在读取和清除故障寄存器的一个窗口计数器周期以内。

请注意，检测 DOS 失配故障的时间延迟取决于旋变的旋转速度。最差情况下，DOS 失配故障检测的时间延迟为旋变旋转一整周所需的时间。

位置跟踪丢失检测

当发生下述情况时，CC2S1210 即指示已发生跟踪丢失 (LOT)。

- CC2S1210 的内部误差信号已超过指定的角度阈值。此阈值由用户定义，通过写入内部寄存器(地址 0x8D，参见寄存器映射部分)进行设置。
- 输入信号超过最大跟踪速率。最大跟踪速率取决于用户定义的分辨率和 CLKIN 频率。

LOT 由 LOT 引脚为逻辑低电平(不闩锁)来表示。LOT 具有迟滞，直到内部误差信号小于 LOT 下限寄存器(地址 0x8E，参见寄存器映射部分)中定义的值时才会被清除。

当超过最大跟踪速率时，则只有等到速度小于最大跟踪速率，并且内部误差信号小于 LOT 下限寄存器中定义的值时，LOT 才会被清

零。LOT 可以指示位置的阶跃变化(例如在将一个 RESET 信号施加于 CC2S1210 之后)。

它还能用作内置测试功能，以指示跟踪转换器正常工作。LOT 条件的优先级低于 DOS 和 LOS 条件，如故障检测解码表所示。LOT 和 DOS 引脚不能用来同时指示 LOT 和 DOS 情况。不过，故障寄存器会单独指示每种情况。为了确定 LOT 故障检测的原因，用户必须读取故障寄存器(地址 0xFF，参见寄存器映射部分)。

故障检测解码表

条件	DOS 引脚	LOT 引脚	优先级
信号丢失(LOS)	0	0	1
信号降级(DOS)	0	1	2
跟踪丢失(LOT)	1	0	3
无故障	1	1	N/A

正弦/余弦输入削波

如果任一旋变输入引脚(SIN、SINLO、COS 或 COSLO)对 CC2S1210 的电源轨或接地轨削波，CC2S1210 将指示已发生削波错误。如果输入幅度小于 0.15 V 或大于 AVDD – 0.2 V 并持续 4 μs 以上，它将指示削波故障。

正弦/余弦输入削波错误由 DOS 和 LOT 引脚均闩锁为逻辑低电平输出表示。故障寄存器的位 D7 也会通过设为高来表示正弦/余弦输入削波错误。当用户进入配置模式并读取故障寄存器时，DOS 和 LOT 引脚复位至无故障状态。

配置奇偶校验错误

CC2S1210 包括多个用户可编程寄存器，允许用户对该器件进行配置。CC2S1210 的各读/写寄存器由用户利用 7 位信息进行编程。第 8 位是保留的奇偶校验位。如果这些寄存器中的数据被破坏，CC2S1210 将指示已发生配置奇偶校验错误。配置奇偶校验错误由 DOS 和 LOT 引脚均闩锁为逻辑低电平输出表示。故障寄存器的位 D0 也会通过设为高电平来表示配置奇偶校验错误。发生奇偶校验错误时，建议用户通过 RESET 引脚复位器件。

锁相错误

如果激励频率的相位与正弦和余弦信号的相位二者之差超过指定的锁相范围，CC2S1210 将指示已发生锁相错误。锁相错误由 LOT 引脚为逻辑低电平(不闩锁)来表示。故障寄存器的位 D1 也会通过设为高来表示锁相错误。

片上可编程正弦波振荡器

片上振荡器向旋变提供正弦波激励信号(EXC)及其补码信号(̄EXC)。可以将此参考信号的频率设置为 2 kHz 至 20 kHz 范围内的多个标准频率。此信号的幅度为 3.6V_{P-P}，中心电压为 2.5V。

CC2S1210 的参考激励输出需要一个外部缓冲放大器来提供增益和额外电流，以驱动旋变。

CC2S1210 还提供一个相位锁定至其正弦和余弦输入的内部合成参考信号。旋变初级绕组与次级绕组之间的相位误差会降低 RDC 的精度, 而该同步参考信号可以补偿相位误差。它还能补偿温度和传输线缆所引起的相移, 从而不需要外部预设相位补偿电路。

合成参考生成

当旋变高速旋转时, RDC 往往会像电机一样, 在提供理想的正弦和余弦输出的同时产生速度电压。这些速度电压与主信号波形正交。此外, 旋变绕组的非零电阻会导致参考输入与正弦和余弦输出之间发生非零相移。速度电压和相移的结合导致 RDC 出现跟踪误差, 它近似等于:

$$\text{误差} = \text{相移} \times \frac{\text{旋转速率}}{\text{参考频率}} \quad (6)$$

为了补偿以上所述的旋变参考激励与正弦/余弦信号之间的相位误差, RDC 内部会产生一个与参考频率载波同相的合成参考信号。合成参考信号利用内部滤波的正弦和余弦信号获得, 其生成方法是: 确定正弦或余弦(为了提高相位精度, 取二者中的较大信号)的零交越, 并且评估旋变参考激励的相位。合成参考可将参考与正弦/余弦输入之间的相移降至 10°以下, 对-30°~50°的相移有效。如果需要更大的锁相范围, 则可将控制寄存器中的位 D5 设为 0, 以将锁相范围扩大到 360°(参见控制寄存器部分)。




图 1 CC2S1210 推荐配置图

在此推荐配置中, 转换器在旋变的 SIN、SINLO、COS 和 COSLO 信号输出中引入 $V_{REF}/2$ 偏移。如果正弦和余弦信号符合建议的规格, 各信号可以连接到不同的对地电位。请注意: EXC 和 \overline{EXC} 输出为差分式, 本身具有 2 倍的增益。

图 2 显示了建议的缓冲电路。电容 C1 可以与电阻 R2 并联, 以滤除 EXC 和 \overline{EXC} 输出上可能存在的任何噪声。应谨慎选择此滤波器的截止频率, 确保滤波器所引起的载波相移不超过 CC2S1210 的锁相范围。

$$\text{电路的增益为: 载波增益} = -(R2/R1)(1/(1+R2 \times C1 \times \omega)) \quad (7)$$

以及

$$V_{OUT} = (V_{REF} \times (1 + \frac{R2}{R1})) - (\frac{R2}{R1}) \times (\frac{1}{1 + R2 \times C1 \times \omega}) V_{IN} \quad (8)$$

其中: ω 是所用信号的角频率, V_{REF} 是一个直流电压, 其值应使得 V_{OUT} 总是一个正值, 从而不需要负电源。




图 2 缓冲电路

对于模拟输入引脚 SIN、SINLO、COS 和 COSLO, 推荐使用单独的屏蔽双绞线电缆。屏蔽端应接在 REFOUT 或 AGND 处。

CC2S1210 配置

工作模式

CC2S1210 有两种工作模式：配置模式和普通模式。配置模式用于对寄存器进行编程，以设置 CC2S1210 的激励频率、分辨率和故障检测阈值。配置模式也可用于回读故障寄存器中的信息。位置和速度寄存器中的数据也可以在配置模式下进行回读。CC2S1210 可以完全工作在配置模式下；或者初始配置完成后，可以让器件离开配置模式，工作在普通模式下。在普通模式下工作时，数据输出可提供角位置或角速度数据。A0 和 A1 输入用来确定 CC2S1210 是否处于配置模式，以及是否将位置或速度数据提供给输出引脚，参见配置设置模式表。

设置激励频率

将频率控制字写入激励频率寄存器(地址 0x91，参见寄存器映射部分)，可以设置 CC2S1210 激励频率。

$$\text{激励频率} = \frac{(\text{FCW} \times f_{\text{CLKIN}})}{2^{15}}$$

其中 FCW 为频率控制字，f_{CLKIN} 为 CC2S1210 的时钟频率。

激励频率的规定范围是从 2 kHz 到 20 kHz，以 250 Hz 的增量进行设置。为了实现工作特性表中的角度精度指标，应按照下方激励频率与分辨率的关系表所列选择激励频率。

建议激励频率与分辨率的关系表 (f_{CLKIN} = 8.192 MHz)

分辨率	典型带宽	最小激励频率	最大激励频率
10 位	4100 Hz	10 kHz	20 kHz
12 位	1700 Hz	6 kHz	20 kHz
14 位	900 Hz	3 kHz	12 kHz
16 位	250 Hz	2 kHz	10 kHz

请注意，各种分辨率和带宽所对应的推荐频率范围(如激励频率与分辨率的关系表所示)是针对 8.192 MHz 的时钟频率而定义的。推荐的激励频率范围与 CC2S1210 的时钟频率成比例。当以 8.192 MHz 的时钟频率工作时，CC2S1210 的默认激励频率为 10 kHz。

A0 和 A1 输入

CC2S1210 允许用户直接从并行输出或通过串行接口读取角位置或角速度数据。利用 A0 和 A1 输入可以选择所需的信息。这些输入也可用于使器件进入配置模式。故障寄存器和其余片内寄存器的数据可以在配置模式下进行访问。

配置模式设置表

A0	A1	结果
0	0	普通模式—位置输出
0	1	普通模式—速度输出
1	0	保留
1	1	配置模式

RES0 和 RES1 输入

普通模式下，数字输出的分辨率利用 RES0 和 RES1 输入引脚进行选择。配置模式下，分辨率的选择是通过设置控制寄存器中的 RES0 和 RES1 位。切换普通模式与配置模式时，用户负责确保控制寄存器中设置的分辨率与 RES0 和 RES1 输入引脚所设置的分辨率一致。如果两种分辨率设置不同，输出数据可能不正确。

分辨率设置表

RES0	RES1	分辨率(位)	位置 LSB(弧分)	速度 LSB(rps) ¹
0	0	10	21.1	4.88
0	1	12	5.3	0.488
1	0	14	1.3	0.06
1	1	16	0.3	0.004

¹ CLKIN = 8.192 MHz.速度 LSB 大小和最大跟踪速率与 CLKIN 频率成正比。

寄存器映射

寄存器存储区分配表

寄存器名称	寄存器地址	寄存器数据	读/写
位置	0x80	D15 至 D8	只读
	0x81	D7 至 D0	只读
速度	0x82	D15 至 D8	只读
	0x83	D7 至 D0	只读
LOS 阈值	0x88	D7 至 D0	读/写
DOS 超量程阈值	0x89	D7 至 D0	读/写
DOS 失配阈值	0x8A	D7 至 D0	读/写
DOS 复位最大阈值	0x8B	D7 至 D0	读/写
DOS 复位最小阈值	0x8C	D7 至 D0	读/写
LOT 上限	0x8D	D7 至 D0	读/写
LOT 下限	0x8E	D7 至 D0	读/写
激励频率	0x91	D7 至 D0	读/写
控制	0x92	D7 至 D0	读/写
软复位	0xF0	D7 至 D0	只写
故障	0xFF	D7 至 D0	只读

位置寄存器

16 位寄存器

地址	位	读/写
0x80	D15 至 D8	只读
0x81	D7 至 D0	只读

位置寄存器包含旋变输入信号的角位置的数字表示。值以 16 位二进制格式存储。位置寄存器中的值在 SAMPLE 输入的下降沿之后更新。

请注意，当使能迟滞(参见控制寄存器部分)且分辨率较低时，16 位数字输出的多位 LSB 设为 0。例如，对于 10 位分辨率，数据位 D15 至 D6 提供有效数据，D5 至 D0 则设为 0。当迟滞禁用时，无论分辨率是多少，位置寄存器中存储的值都是 16 位。分辨率较低时，可以忽略 16 位数字输出的多位 LSB。例如，对于 10 位分辨率，数据位 D15 至 D6 提供有效数据，D5 至 D0 则可以忽略。

速度寄存器

16 位寄存器

地址	位	读/写
0x82	D15 至 D8	只读
0x83	D7 至 D0	只读

速度寄存器包含旋变输入信号的角速度的数字表示。速度寄存器中的值在采样输入的下降沿之后更新。值以 16 位二进制补码格式存储。

对于各分辨率，CC2S1210 可跟踪的最大速度见工作特性表。例如，对于 16 位分辨率、8.192 MHz 输入时钟，CC2S1210 的最大跟踪速率为±125 rps。如果速度为+125 rps，0x7FFF 将被存储在速度寄存器中；如果速度为-125 rps，0x8000 将被存储在速度寄存器中。

无论分辨率为多少，速度寄存器中存储的值都是 16 位。分辨率较低时，应忽略 16 位数字输出的多位 LSB。例如，对于 10 位分辨率，数据位 D15 至 D6 提供有效数据，D5 至 D0 则应被忽略。对于 10 位分辨率、8.192 MHz 输入时钟，CC2S1210 的最大跟踪速率为±2500 rps。如果速度为+2500 rps，0x1FF 将被存储在速度寄存器的位 D15 至 D6 中；如果速度为-2500 rps，0x3FF 将被存储在速度寄存器的位 D15 至 D6 中。在这个 10 位的例子中，速度输出的 LSB 大小为 4.88 rps。

LOS 阈值寄存器

8 位寄存器

地址	位	读/写
0x88	D7 至 D0	读/写

LOS 阈值寄存器决定 CC2S1210 的信号丢失阈值。CC2S1210 允许用户在 0V 至 4.82V 范围内设置 LOS 阈值。LOS 阈值的分辨率为 7 位，即 38mV。请注意，MSB (D7) 应设为 0。上电时 LOS 阈值的默认值为 2.2V。

DOS 超量程阈值寄存器

8 位寄存器

地址	位	读/写
0x89	D7 至 D0	读/写

DOS 超量程阈值寄存器决定 CC2S1210 的信号降级阈值。CC2S1210 允许用户在 0V 至 4.82V 范围内设置 DOS 超量程阈值。DOS 超量程阈值的分辨率为 7 位，即 38mV。请注意，MSB (D7) 应设为 0。上电时 DOS 超量程阈值的默认值为 4.1V。

DOS 失配阈值寄存器

8 位寄存器

地址	位	读/写
0x8A	D7 至 D0	读/写

DOS 失配阈值寄存器决定 CC2S1210 的信号失配阈值。CC2S1210 允许用户在 0V 至 4.82V 范围内设置 DOS 失配阈值。DOS 失配阈值的分辨率为 7 位，即 38mV。请注意，MSB (D7) 应设为 0。上电时 DOS 失配阈值的默认值为 380mV。

DOS 复位最大和最小阈值寄存器

8 位寄存器

地址	位	读/写
0x8B	D7 至 D0	读/写
0x8C	D7 至 D0	读/写

CC2S1210 将监控信号的最小和最大幅度连续存入内部寄存器，并计算最小值与最大值的差值，以判断是否发生 DOS 失配。内部最小值和最大值寄存器的初始值必须由用户定义。故障寄存器清除时，存储监控信号的最大和最小幅度的寄存器复位至 DOS 复位最大和最小阈值寄存器中存储的值。DOS 复位最大和最小阈值的分辨率均为 7 位，即 38 mV。请注意，MSB (D7) 应设为 0。为确保正常工作，建议将 DOS 复位最小阈值寄存器设为比 DOS 超量程阈值至少小 1 LSB，将 DOS 复位最大阈值寄存器设为比 LOS 阈值寄存器至少大 1 LSB。DOS 复位最小阈值寄存器和 DOS 复位最大阈值寄存器的默认值分别为 3.99V 和 2.28V。

LOT 上限寄存器

8 位寄存器

地址	位	读/写
0x8D	D7 至 D0	读/写

LOT 上限寄存器决定 CC2S1210 的位置跟踪丢失阈值。LOT 上限为 7 位字。请注意，MSB (D7) 应设为 0。LOT 下限的范围、LSB 大小和上电时 LOT 下限的默认值取决于 CC2S1210 的分辨率设置，如 LOT 上限/下限表所示。

LOT 下限寄存器

8 位寄存器

地址	位	读/写
0x8E	D7 至 D0	读/写

LOT 下限寄存器决定位置跟踪丢失故障检测的迟滞电平。当 CC2S1210 的内部误差信号超过 LOT 上限，即发生跟踪丢失(LOT)情况。LOT 具有迟滞，直到内部误差信号小于 LOT 下限寄存器中定义的值时才会被清除。LOT 下限为 7 位字。请注意，MSB(D7)应设为 0。LOT 下限的范围、LSB 大小和上电时 LOT 下限的默认值取决于 CC2S1210 的分辨率设置，如 LOT 上限/下限表所示。

LOT 上限/下限表

分辨率 (位)	范围 (度)	LSB 大小 (度)	LOT 默认 下限(度)	LOT 默认 上限(度)
10	0 至 45	0.35	2.5	12.5
12	0 至 18	0.14	1.0	5.0
14	0 至 9	0.09	0.5	2.5
16	0 至 9	0.09	0.5	2.5

激励频率寄存器

8 位寄存器

地址	位	读/写
0x91	D7 至 D0	读/写

激励频率寄存器决定 CC2S1210 激励输出的频率。要设置激励频率，须将一个 7 位频率控制字写入该寄存器。请注意，MSB (D7) 应设为 0。

$$FCW = \frac{(\text{激励频率} \times 2^{15})}{f_{\text{CLKIN}}} \quad (9)$$

其中 FCW 为频率控制字， f_{CLKIN} 为 CC2S1210 的时钟频率。激励频率的规定范围是从 2 kHz 到 20 kHz，以 250 Hz 的增量进行设置。为了确保 CC2S1210 在规定的频率范围内工作，频率控制字应为 0x4 与 0x50 之间的值。

例如，如果用户要求激励频率为 5 kHz，而时钟频率为 8.192 MHz，则需要编程的码可由下式算出：

$$FCW = \frac{(5\text{kHz} \times 2^{15})}{8.192\text{MHz}} = 14 \quad (\text{十六进制})$$

上电时默认激励频率为 10 kHz。

控制寄存器

8 位寄存器

地址	位	读/写
0x92	D7 至 D0	读/写

控制寄存器为 8 位寄存器，用于设置 CC2S1210 的控制模式。上电时控制寄存器的默认值为 0x7E。

控制寄存器位功能描述表

位	说明
D7	地址/数据位
D6	保留，置 1
D5	锁相范围 0 = 360°, 1 = -30° ~ 50°
D4	0 = 禁用迟滞，1 = 使能迟滞
D3	设置编码器分辨率 EnRES1
D2	设置编码器分辨率 EnRES0
D1	设置分辨率 RES1
D0	设置分辨率 RES0

地址/数据位

写入 CC2S1210 的每个 8 位字的 MSB 决定该 8 位字是寄存器地址还是数据。CC2S1210 所定义的各寄存器地址的 MSB (D7) 为高。写入 CC2S1210 的各数据字的 MSB 为低。

请注意，将一个数据字写入 CC2S1210 时，MSB 会在内部重新配置为奇偶校验位。当从任何读/写寄存器(见寄存器存储区分配表)读取数据时，位 D6 至 D0 的奇偶校验会重新加以计算，并与先前存储的奇偶校验位进行比较。8 位输出的 MSB 用来指示是否发生配置错误。如果 MSB 返回高，则表明从器件回读的数据与在上一个写入周期中写入器件的配置数据不一致。

锁相范围

锁相范围允许 CC2S1210 补偿激励频率与正弦/余弦输入的相位差。推荐工作模式是使用默认锁相范围 $-30^\circ \sim 50^\circ$ 。如果需要更大的锁相范围，可以设置 360° 范围。不过，在这种工作模式下，CC2S1210 在发生信号丢失故障后应当复位。如果不复位，可能导致角度输出数据出现 180° 误差。

迟滞

CC2S1210 的位置积分器输出与位置寄存器输入之间有 ± 1 LSB 的迟滞。在高噪声环境下工作时，此迟滞可以用来防止 LSB 闪烁。CC2S1210 的最大跟踪速度由带宽决定。各分辨率设置对应不同的带宽，如工作特性表所示。最大跟踪速度和带宽与分辨率成反比，即最大跟踪速度随着分辨率的降低而提高。用户可以选择禁用迟滞，以便对位置输出进行过采样，并且在指定的带宽内通过外部均值滤波实现更高分辨率输出。

设置控制寄存器的位 D4 可以使能或禁用迟滞功能。上电时默认使能迟滞。

设置编码器分辨率

CC2S1210 编码器输出的分辨率可以与数字输出的分辨率相同，也可以比后者低。例如，当 CC2S1210 位置输出的分辨率设为 16 位时，编码器输出的分辨率可以设为 14、12 或 10 位。这样，用户可以利用较低带宽实现 16 位分辨率设置的高性能，而无需在外部对 A-quad-B 编码器输出进行分频。上电时编码器输出的默认分辨率为 16 位。参见增量式编码器输出部分。

编码器分辨率设置表

EnRES0	EnRES1	分辨率(位)
0	0	10
0	1	12
1	0	14
1	1	16

设置分辨率

普通模式下，数字输出的分辨率利用 RES0 和 RES1 输入引脚进行选择(见分辨率设置表)。配置模式下，分辨率的选择是通过设置控制寄存器中的 RES0 和 RES1 位。切换普通模式与配置模式时，用户负责确保控制寄存器中设置的分辨率与 RES0 和 RES1 输入引脚所设置的分辨率一致。上电时数字输出的默认分辨率为 12 位。

软件复位寄存器

8 位寄存器

地址	位	读/写
0xF0	D7 至 D0	只写

用户在配置模式下寻址软件复位寄存器，即将软件复位寄存器的 8 位地址 0xF0 写入 CC2S1210，将启动 CC2S1210 的软件复位。软件复位会重新初始化激励频率输出和内部 Type II 跟踪环路。软件复位不会覆盖配置寄存器中存储的数据。但应注意，故障寄存器中的数据会复位。在采用两个或更多旋变-数字转换器，并利用同一时钟源驱动这些转换器的应用中，可以使用软件复位来同步所有转换器激励频率的相位。

故障寄存器

8 位寄存器

地址	位	读/写
0xFF	D7 至 D0	只读

CC2S1210 能够检测 8 种独立的故障条件。发生故障时，DOS 和 / 或 LOT 输出引脚变为低电平。通过读取故障寄存器，用户可以确定故障检测输出引脚的触发原因。请注意，故障寄存器位为高有效，即故障位变为高时表示故障已发生。

故障寄存器 Bit 功能描述表

位	说明
D7	正弦/余弦输入削波
D6	正弦/余弦输入低于 LOS 阈值
D5	正弦/余弦输入超过 DOS 超量程阈值
D4	正弦/余弦输入超过 DOS 失配阈值
D3	跟踪误差超过 LOT 阈值
D2	速度超过最大跟踪速率
D1	相位误差超过锁相范围
D0	配置奇偶校验错误

数字接口

角位置和角速度用二进制数据表示，可以通过一个 16 位并行接口或者一个时钟速率最高为 25 MHz 的 4 线串行接口提取。CC2S1210 利用一组片内寄存器控制其可编程功能。数据通过串行或并行接口写入这些寄存器。

SOE输入

串行输出使能引脚 **SOE** 处于高电平时，并行接口使能。**SOE** 引脚处于低电平时，串行接口使能，引脚 DB0 至 DB12 进入高阻态。引脚 DB13 为串行时钟输入(SCLK)，引脚 DB14 为串行数据输入(SDI)，引脚 DB15 为串行数据输出 (SDO)，**WR** / **FSYNC** 为帧同步输入。

SAMPLE输入

CC2S1210 按照 Type II 跟踪闭环原理工作。环路连续跟踪旋变的位置和速度，而不需要外部转换和等待状态。位置和速度寄存器位于环路外部，在 **SAMPLE** 信号发生高电平至低电平转换后进行更新。为了保证数据得以正确锁存，此引脚必须保持低电平至少 t_{16} ns。

数据格式

数字角度数据将旋变轴的绝对位置表示为 10 位至 16 位无符号二进制字。数字速度数据为 10 位至 16 位二进制补码字，它表示旋变轴沿顺时针或逆时针方向旋转的速度。

并行接口

当 **SOE** 引脚处于高电平时，选择并行接口。片选引脚 **CS** 必须处于低电平才能使能该接口。

写入 CC2S1210

利用 8 位并行接口 D7 至 D0 和 **WR** / **FSYNC** 引脚，可以在并行模式下写入 CC2S1210 的片内寄存器。写入 CC2S1210 的每个 8 位字的 MSB 决定该 8 位字是寄存器地址还是数据。CC2S1210 所定义的各寄存器地址的 MSB (D7) 为高(参见寄存器映射部分)。写入 CC2S1210 的各数据字的 MSB 为低。若要写入其中一个寄存器，用户首先必须利用 A0 和 A1 输入将 CC2S1210 置于配置模式。然后，利用引脚 DB7 至 DB0 将 8 位地址写入，并利用 **WR** / **FSYNC** 输入的上升沿予以锁存。随后可以在引脚 DB7 至 DB0 上提供数据，并再次利用 **WR** / **FSYNC** 输入将数据锁存至器件。图 3 给出了写入配置寄存器时应遵循的时序要求。请注意，在写入 CC2S1210 时，**RD** 输入应保持高电平。

读取 CC2S1210

可以从 CC2S1210 回读下列数据：

- 角位置
- 角速度
- 故障寄存器数据
- 片内寄存器的状态

角位置和角速度数据既可以在普通模式下回读，也可以在配置模式下回读。要读取故障寄存器或其余片内寄存器的状态，必须将器件置于配置模式。

在配置模式下读取 CC2S1210

若要回读其中一个片内寄存器所存储的数据，包括故障寄存器，用户首先必须利用 A0 和 A1 输入将 CC2S1210 置于配置模式。然后将要读取的 8 位寄存器地址写入器件，如“**写入 CC2S1210**”部分所述。这将把相关数据传输至输出寄存器。然后就可以像上文所述那样，利用 **RD** 输入读取数据。当从任何读/写寄存器(见寄存器存储区分配表)回读数据时，8 位字由相关寄存器中的 7 位数据 D6 至 D0 和差错位 D7 组成。如果差错位返回高，则表明从器件回读的数据与在上一个写入周期中写入器件的配置数据不一致。

如果用户想在配置模式下回读角位置或角速度数据，则需要 **SAMPLE** 输入的一个下降沿，以更新位置和速度寄存器中的信息。然后可以寻址所需的寄存器，像上文所述那样回读这些寄存器中的数据。图 4 显示了读取配置寄存器时应遵循的时序要求。

在普通模式下读取 CC2S1210

若要从 CC2S1210 回读位置或速度数据，首先应当利用 **SAMPLE** 输入更新位置和速度寄存器中存储的信息。当 **SAMPLE** 输入发生高电平至低电平转换时，数据将从位置和速度积分器传输到位置和速度寄存器。故障寄存器也会在此时进行更新。A0 和 A1 输入的状态决定是将位置数据还是速度数据传输至输出寄存器。**CS** 引脚必须保持低电平才能将所选数据传输至输出寄存器。最后，利用 **RD** 输入读取输出寄存器中的数据，并使能输出缓冲器。**CS** 和 **RD** 保持低电平时，输出缓冲器使能。当 **RD** 返回高电平时，数据引脚也返回高阻态。如果用户要连续读取数据，可以在释放起的至少 t_{20} ns 后重新使用 **RD**。读取周期的时序要求如图 5 所示。请注意，当 **RD** 为低电平时，**WR** / **FSYNC** 输入应为高电平。

故障寄存器清除

CC2S1210 的 LOT 引脚和/或 DOS 引脚变为低电平时, 即表示检测到故障。CC2S1210 能够检测 8 种独立的故障条件。要确定是何种条件触发了故障指示, 用户必须进入配置模式并读取故障寄存器。若要复位故障指示器, 必须再施加一个 SAMPLE 脉冲。这可确保初始采样与随后读取故障寄存器之间可能发生的任何故障都会被捕捉到。因此, 为了读取和清除故障寄存器, 需要发生下述一系列事件:

- SAMPLE 输入发生高电平至低电平转换, 以清除
- SAMPLE 输入应保持低电平 t_{16} ns, 然后可以返回高电平。
- CC2S1210 应处于配置模式, 即 A0 和 A1 均设为逻辑高电平。
- 应按照“在配置模式下读取”部分所述读取故障寄存器。

- SAMPLE 输入再次发生高电平至低电平转换, 以清除
- DOS 和/或 LOT 引脚上的故障指示。
- 请注意, 如果是持续故障, 故障指示器将在指定的故障时间延迟内重新触发。

图 6 显示了清除故障寄存器时应遵循的时序要求。

请注意, 退出配置模式之前写入 CC2S1210 的最后一个有效寄存器地址, 在重新进入配置模式时会再次有效。因此, 完成 CC2S1210 的初始配置后, 建议在离开配置模式之前, 将故障寄存器地址写入 CC2S1210。这可以简化普通模式下故障寄存器的读取和清除操作, 因为现在只要反转 A0 和 A1 位就能访问位置、速度和故障信息, 而无需再次寻址寄存器。




图 3 并行端口写入时序——配置模式




图 4 并行端口读取时序——配置模式




图 5 并行端口读取时序




图 6 并行端口——清除故障寄存器

串行接口

将 **SOE** 引脚维持在低电平状态, 可选中此串行接口。CC2S1210 串行接口由四个信号构成: **SDO**、**SDI**、**WR/FSYNC** 和 **SCLK**。**SDI** 用于将数据传输至片内寄存器中, **SDO** 则用于从片内寄存器中获取数据, 包括位置、速度和故障寄存器。**SCLK** 是器件的串行时钟输入, 所有数据传输(无论是 **SDI** 上还是 **SDO** 上)均相对于该 **SCLK** 信号进行。**WR/FSYNC** 用于帧同步数据。**WR/FSYNC** 的下降沿使 **SDI** 和 **SDO** 线路脱离高阻态。**WR/FSYNC** 的上升沿使 **SDI** 和 **SDO** 线路返回高阻态。串行接口不需要 **CS** 输入, 它应保持低电平。

SDO 输出

在普通工作模式下, 数据作为 24 位字在串行时钟输入 **SCLK** 的控制下移出器件。数据是在 **SCLK** 的上升沿移出。图 7 给出了这种操作的时序图。

SDI 输入

SDI 输入在配置模式下寻址片内寄存器以及用作菊花链输入。数据是在 **SCLK** 的下降沿移入器件。图 7 给出了这种操作的时序图。

写入 CC2S1210

利用串行接口可以访问 CC2S1210 的片内寄存器。若要写入其中一个寄存器, 用户首先必须利用 **A0** 和 **A1** 输入将 CC2S1210 置于配置模式。然后, 利用 **SDI** 引脚将 8 位地址写入 CC2S1210, 并利用 **WR/FSYNC** 输入的上升沿予以锁存。随后可以在 **SDI** 引脚上提供数据, 并再次利用 **WR/FSYNC** 输入将数据锁存至器件。8 位写操作的 **MSB** 决定该 8 位字是一个寄存器地址(**MSB** 设为高电平)还是待写入的数据(**MSB** 设为低)。图 8 给出了写入配置寄存器时应遵循的时序要求。

在配置模式下读取 CC2S1210

若要回读其中一个片内寄存器所存储的数据, 包括故障寄存器, 用户首先必须利用 **A0** 和 **A1** 输入将 CC2S1210 置于配置模式。然后将要读取的 8 位寄存器地址写入器件, 如“**写入 CC2S1210**”部分所述。这将把相关数据传输至输出寄存器。

配置模式下, 输出移位寄存器为 8 位宽。数据作为 8 位字在串行时钟输入 **SCLK** 的控制下移出器件。图 9 给出了这种操作的时序图。当从任何读/写寄存器(见寄存器存储区分配表)回读数据时, 8 位字由相关寄存器中的 7 位数据 **D6** 至 **D0** 和差错位 **D7** 组成。如果差错位返回高, 则表明从器件回读的数据与在上一个写入周期中写入器件的配置数据不一致。

若要在配置模式下回读角位置或角速度数据, 则需要 **SAMPLE** 输入的一个下降沿, 以更新位置和速度寄存器中的信息。

在普通模式下读取 CC2S1210

若要从 CC2S1210 回读位置或速度数据, 首先应当利用 **SAMPLE** 输入更新位置和速度寄存器中存储的信息。当 **SAMPLE** 输入发生高电平至低电平转换时, 数据将从位置和速度积分器传输到位置和速度寄存器。故障寄存器也会在此时进行更新。**A0** 和 **A1** 输入的状态决定是将位置数据还是速度数据传输至输出寄存器。

普通模式下, 输出移位寄存器为 24 位宽。24 位字由 16 位角度数据(位置或速度数据)和其后的 8 位故障寄存器数据组成。数据以 **MSB** 优先(位 23)方式在 **SDO** 引脚上读出。位 23 至位 8 对应于角度信息。角位置数据格式为无符号二进制, 全 0 表示 0 度, 全 1 表示 360 度 - 1 LSB。角速度数据格式为二进制补码, **MSB** 代表旋转方向。位 7 至位 0 对应于故障信息。如果用户不需要故障信息, 可以在第 16 个 **SCLK** 上升沿之后拉高 **WR/FSYNC**。

故障寄存器清除

CC2S1210 的 **LOT** 引脚和/或 **DOS** 引脚变为低电平时, 即表示检测到故障。CC2S1210 能够检测 8 种独立的故障条件。要确定是何种条件触发了故障指示, 用户必须进入配置模式并读取故障寄存器。若要复位故障指示器, 必须再施加一个 **SAMPLE** 脉冲。这可确保初始采样与随后读取故障寄存器之间可能发生的任何故障都会被捕捉到。因此, 为了读取和清除故障寄存器, 需要发生下述一系列事件:

- **SAMPLE** 输入发生高电平至低电平转换。
- **SAMPLE** 输入应保持低电平 $t_{16\text{ ns}}$, 然后可以返回高电平。
- CC2S1210 应处于配置模式, 即 **A0** 和 **A1** 均设为逻辑高电平。
- 按照“**在配置模式下读取**”部分所述读取故障寄存器。
- **SAMPLE** 输入再次发生高电平至低电平转换, 以清除 **DOS** 和/或 **LOT** 引脚上的故障指示。请注意, 如果是持续故障, 故障指示器将在指定的故障时间延迟内重新触发。




图 7 串行接口时序图




图 8 串行接口写入时序——配置模式




图 9 串行接口读取时序——配置模式




图 10 串行接口读取时序

增量式编码器输出

A、B 和 NM 增量式编码器仿真输出为自由式；而且如果施加于转换器的旋变格式输入信号有效，则输出有效。

CC2S1210 可配置为用于仿真 256 线、1024 线、4096 线或 16,384 线编码器。例如，如果 CC2S1210 配置为 12 位分辨率，则转一圈将产生 1024 个 A、B 脉冲。角旋转不断增大时(即顺时针方向)，脉冲 A 超前于脉冲 B。

CC2S1210 编码器仿真输出的分辨率一般配置为与数字输出的分辨率相同。不过，编码器仿真输出的分辨率也可以低于数字输出的分辨率。例如，如果 CC2S1210 的分辨率配置为 16 位，则编码器仿真输出的分辨率也可以配置为 14 位、12 位或 10 位。但是，编码器仿真输出的分辨率不得高于数字输出的分辨率。如果 CC2S1210 被配置为编码器仿真输出的分辨率高于与数字输出的分辨率，CC2S1210 内部将覆盖此配置。此时，编码器仿真输出的分辨率设为与数字输出的分辨率一致。通过写入控制寄存器的位 D3 和 D2，可以对编码器仿真输出的分辨率进行编程。

当绝对角位置经过零点时，即产生路标脉冲。路标脉冲宽度在内部设置为 90°且相对于周期 A。图 11 显示了 A、B 和 NM 之间的关系。




图 11 顺时针旋转的 A、B 和 NM 的时序

A 和 B 输出使得 CC2S1210 加上旋变的解决方案能够直接取代光学编码器，而无需修改或升级现有应用软件。

上电时序控制和复位

CC2S1210 需要一个外部复位信号使 RESET 输入保持低电平，直到 V_{DD} 达到规定的工作电压范围 4.5V 至 5.5V 以内。

在 V_{DD} 处于规定范围之后，RESET 引脚必须保持低电平至少 10 μ s(即图 37 中的 t_{RST})。对 CC2S1210 施加一个 RESET 信号，将把输出位置初始化为 0x000 值(通过并行、串行和编码器接口输出的度数)，并导致器件指示 LOS(LOT 和 DOS 引脚拉低)，如图 12 所示。

如果没有正确控制上电复位时序，可能会导致位置指示不正确。

在 RESET 输入的上升沿之后，必须为器件留出至少 t_{TRACK} ms 的时间(见图 12)，以便内部电路稳定下来，并且跟踪环路建立至输入位置的阶跃变化。在 t_{TRACK} 期间，LOT 和 DOS 引脚可能会指示故障，原因是 RESET 引起的阶跃响应。t_{TRACK} 的持续时间取决于转换器分辨率，如下方关系表所示。经过 t_{TRACK} 之后，应按照“清除故障寄存器”部分所述读取和清除故障寄存器。读取和清除故障寄存器所需的时间表示为 t_{FAULT}，它由应用所用的 DSP/微处理器的接口速度决定。(请注意，如果位置数据是通过编码器输出获取，则可以在 t_{TRACK} 期间监控这些输出。)

t_{TRACK} 与分辨率的关系表 (f_{CLKIN} = 8.192 MHz)

分辨率(位)	<u>t_{TRACK}</u> (ms)
10	10
12	20
14	25
16	60




图 12 上电时序控制和复位

电路动态特性

环路响应模型




图 13 RDC 系统响应框图

RDC 是一种混合信号器件，利用两个 ADC 对来自旋变的信号进行数字化处理，并利用 Type II 跟踪环路将其转换为数字的位置和速度字。

第一增益级包括正弦/余弦输入端的 ADC 增益和输入第一积分器的误差信号的增益。第一积分器产生一个与速度成比例的信号。补偿滤波器包含一个极点和一个零点，用于提供相位裕量并减小高频噪声增益。第二积分器与第一积分器相同，用于从速度信号产生位置输出。正弦/余弦查找表具有单位增益。参数 K_1 、 K_2 、 a 、 b 和 c 的值如 RDC 系统响应参数表所示。

下列公式为图 13 所示各模块的传递函数，这些公式合并便构成了完整 RDC 系统的环路响应。

积分器 1 和积分器 2 传递函数：

$$I(z) = \frac{c}{1 - z^{-1}} \quad (10)$$

补偿滤波器传递函数：

$$C(z) = \frac{1 - az^{-1}}{1 - bz^{-1}} \quad (11)$$

RDC 开环传递函数：

$$G(z) = K_1 \times K_2 \times I(z)^2 \times C(z) \quad (12)$$

RDC 闭环传递函数：

$$H(z) = \frac{G(z)}{1 + G(z)} \quad (13)$$

RDC 系统响应参数表

参数	说明	10 位分辨率	12 位分辨率	14 位分辨率	16 位分辨率
K_1 (标称值)	ADC 增益	1.8/2.5	1.8/2.5	1.8/2.5	1.8/2.5
K_2	误差增益	$6 \times 10^6 \times 2\pi$	$18 \times 10^6 \times 2\pi$	$82 \times 10^6 \times 2\pi$	$66 \times 10^6 \times 2\pi$
a	补偿器零点系数	8187/8192	4095/4096	8191/8192	32,767/32,768
b	补偿器极点系数	509/512	4085/4096	16,359/16,384	32,757/32,768
c	积分器增益	1/1,024,000	1/4,096,000	1/16,384,000	1/65,536,000

为将 $G(z)$ 转换到 s 平面，用下式替换 z ，以执行双线性逆变换：

$$z = \frac{\frac{2}{t} + s}{\frac{2}{t} - s} \quad (14)$$

其中 t 为采样周期($1/4.096 \text{ MHz} \approx 244 \text{ ns}$)。

替换后，开环传递函数 $G(s)$ 为：

$$G(s) = \frac{K_1 \times K_2 (1-a)}{a-b} \times \frac{1+st + \frac{s^2 t^2}{4}}{s^2} \times \frac{1+s \times \frac{t(1+a)}{2(1-a)}}{1+s \times \frac{t(1+b)}{2(1-b)}} \quad (15)$$

此变换可产生低频($f < f_{\text{SAMPLE}}$)时的最佳匹配。在这种频率(在 CC2S1210 的闭环带宽范围内)，该传递函数可以简化为：

$$G(s) \approx \frac{K_a}{s^2} \times \frac{1+st_1}{1+st_2} \quad (16)$$

其中：

$$t_1 = \frac{t(1+a)}{2(1-a)}$$

$$t_2 = \frac{t(1+b)}{2(1-b)}$$

$$K_a = \frac{K_1 \times K_2 (1-a)}{a-b}$$

求解各值可得到 t_1 、 t_2 和 K_a ，如下方关系表所示

环路传递函数参数与分辨率的关系表 ($f_{\text{CLKIN}} = 8.192 \text{ MHz}$)

分辨率(位)	t_1 (ms)	t_2 (ms)	K_a (sec^{-2})
10	0.4	42	39.6×10^6
12	1	91	6.5×10^6
14	2	160	1.6×10^6
16	8	728	92.7×10^3

请注意，闭环响应描述为：

$$H(s) = \frac{G(s)}{1 + G(s)} \quad (17)$$

将计算结果转换到 s 域，便能量化开环直流增益(K_a)。此值可用于计算环路的加速度误差(参见误差源部分)。

误差源

加速度

采用 Type II 伺服环路的跟踪转换器不存在速度延迟，但却存在与加速度有关的误差。此误差可利用转换器的加速度常数(K_a)进行量化。

$$K_a = \frac{\text{输入加速度}}{\text{跟踪误差}} \quad (18)$$

变换可得：

$$\text{跟踪误差} = \frac{\text{输入加速度}}{K_a} \quad (19)$$


分子和分母的单位必须一致。CC2S1210 的最大加速度由用户应用可接受的最大跟踪误差决定。例如，如果可接受的最大跟踪误差为 5°，则最大加速度定义为产生 5°输出位置误差(即当器件指示 LOT 时)的加速度。

下例显示了在一个 12 位应用中，如何通过最大跟踪误差(5°)计算最大加速度：

$$\text{最大加速度} = \frac{K_a (\text{sec}^{-2}) \times 5^\circ}{360^\circ/\text{rev}} \cong 90,300 \text{ rps}^2 \quad (20)$$

外形尺寸

LQFP48-7x7 封装



符号	尺寸 (mm)		
	最小值	典型值	最大值
A			1.60
A1	0.05		0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.18		0.26
b1	0.17	0.20	0.23
c	0.13		0.17
c1	0.12	0.13	0.14
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
eB	8.10		8.25
e	0.50 BSC		
L	0.45		0.75
L1	1.00 REF		
theta	0		7°

打标:

第一行: CC2S1210 – 产品名称

第二行: FAC – 封装尾缀

第三行: XXYYWW

- XX – 封装厂代码
- YY – 封装年份的后两位
- WW – 封装时的星期数



注意:

1. 尺寸单位为毫米



2. 详情参考产品名称定义

包装信息

卷盘尺寸



载带尺寸及芯片 PIN1 位置



符号	W	E	F	P1	P0	P2
尺寸 (mm)	16.0 ^{+0.10} _{-0.15}	1.75 ^{+0.10} _{-0.10}	7.5 ^{+0.10} _{-0.10}	12.00 ^{+0.10} _{-0.10}	4.00 ^{+0.10} _{-0.10}	2.00 ^{+0.10} _{-0.10}
符号	D0	D1	T	A0	B0	K0
尺寸 (mm)	Φ1.50 ^{+0.10} _{-0.00}	Φ1.50 ^{+0.10} _{-0.00}	0.35 ^{+0.05} _{-0.05}	9.40 ^{+0.10} _{-0.10}	9.40 ^{+0.10} _{-0.10}	2.30 ^{+0.10} _{-0.10}

关于芯进

成都芯进电子股份有限公司(CrossChip Microsystems Inc.)成立于 2013 年，是一家国家高新技术企业，从事集成电路设计与销售。公司技术实力雄厚，拥有 60 余项各类专利，主要应用于霍尔传感器信号处理，拥有下列产品线：

- ✓ 高精度线性霍尔传感器
- ✓ 各类霍尔开关
- ✓ 单相电机驱动器
- ✓ 单芯片电流传感器
- ✓ AMR 磁阻传感器
- ✓ 隔离驱动类芯片

联系我们

成都

地址：四川省成都市高新区天辰路 88 号 3 号楼 1 单元 1-5 楼

电话：+ 86 -028 - 87787685

邮箱：support@crosschipmicro.com

网址：<https://www.crosschipmicro.com>

深圳

地址：深圳市南山区科技园国信投资大厦 1005-1007

上海

地址：上海市浦东新区盛荣路 88 号盛大天地源创谷 1 号楼 602 室

苏州

地址：江苏省苏州市虎丘区苏州高新区金山东路 78 号