



AMG8603

3-8 串全集成智能电池管理 SOC 芯片

1 产品特性

- 集成 MagicBMS 核心的 SOC 级电池管理系统
 - 支持 I2C/SMBUS/UART/RS485 通讯接口
 - 支持 I2C/SPI Master 功能，可外挂 EEPROM, RTC 等外设
 - 支持软件看门狗功能
 - 支持在线 Firmware 升级功能
- 集成高精度全电池保护功能
 - 过压/欠压保护功能
 - 充电高温/低温保护功能
 - 放电高温/低温保护功能
 - 内部过温保护功能
 - 放电过流 1/2，短路保护功能
 - 充电过流保护功能
 - 电池电压平衡功能
 - 电池连接断线检查和保护功能
 - 负载检测，充电器检测功能
 - 电子锁控制功能
 - EDSG 控制充放电管功能
 - 反向电流强制打开 MOSFET 功能
- 高精度采集功能
 - 8 路电池电压采集通道
 - 可选 BAT, VDDA, VCC, VD33, PACK 电压
 - 1 路 PACK 电压采集通道 (可选)
 - 2 路 AUX 电压采集通道 (可选)
 - 3 路外部温度采集通道 (可选)
 - 20-bits 电流采集和库仑计，分辨率高达 2μV
- 低边 NMOS 驱动，支持预防/预充功能
- 工作模式：正常工作模式，休眠模式
- 封装：QFN-48

2 产品描述

AMG8603 是一款 3 到 8 串高性能的 SOC 级锂电池包管理芯片。


AMG8603 基于创新的 MagicBMS 一体化系统架构，为锂电池包 BMS 主板提供高可靠性、高精度、高耐压、低功耗、低 PCB 占板面积的集成化解决方案。

AMG8603 内部集成了高精度信号采集转换、全功能保护硬件状态机、高耐压低功耗电源转换，无需外部 MCU 和电源转换芯片配合，可独立监测和保护锂电池包，实现对外通讯功能。集成的 MAG-ICGAUGE™ 算法可实现软件保护及电量计算功能。

AMG8603 的全功能保护硬件状态机及高精度数据采集单元，减少了系统 BOM 成本。

AMG8603 可应用在电动工具，扫地机器人，吸尘器以及户外电源等应用场合。

料号	封装	尺寸 (典型值)
AMG8603-QNCR	QFN-48	7mm×7mm×0.75mm





目录

1 产品特性	1	12.15 UART	33
2 产品描述	1	12.16 I2C	33
3 版本	3	12.17 SPI	33
4 引脚图	4	12.18 I2S	34
5 极限电气性能	7	12.19 ADC	34
6 ESD 性能	8	12.20 CRC	34
7 热性能	8	12.21 SWD	34
8 正常工作范围	8	12.22 引脚复用	35
9 电气参数	9	13 高压采集前端	37
10 电气参数-控制部分	13	13.1 电源部分	38
11 芯片介绍	25	13.2 参考电压	39
11.1 系统框图	27	13.3 ADC	40
12 主核	28	13.4 工作模式	42
12.1 总线简介	28	13.5 电压采集	44
12.2 存储器映像	28	13.6 电流采集	45
12.3 Flash	30	13.7 外部温度采集	47
12.4 SRAM	30	13.8 辅助信号采集	48
12.5 NVIC	30	13.9 充电器和负载检测	49
12.6 外部中断/事件控制器 EXTI	31	13.10 I2C 通讯接口	51
12.7 时钟和启动	31	13.11 中断输出接口	52
12.8 启动模式	31	13.12 EDSG 功能	53
12.9 供电方案	31	13.13 保护功能	54
12.10 供电监视器	31	13.14 被动均衡	65
12.11 电压调压器	31	14 封装	68
12.12 低功耗模式	32	15 卷带信息	69
12.13 定时器和看门狗 TIM & WDG	32	16 订货信息	70
12.14 GPIO	33		



3 版本

日期	版本	变更描述
2023/2/15	PREV0.1	初版
2023/5/18	V1.0	增加 AGND 走线的布局建议



4 引脚图




图 1: AMG8603 引脚图

引脚	名称	类型	引脚描述
1	VBAT	I	电池包电压检测端
2	VC8	I	Cell8 电池正连接端
3	VC7	I	Cell7 电池正连接端和 Cell8 电池负连接端
4	VC6	I	Cell6 电池正连接端和 Cell7 电池负连接端
5	VC5	I	Cell5 电池正连接端和 Cell6 电池负连接端
6	VC4	I	Cell4 电池正连接端和 Cell5 电池负连接端
7	VC3	I	Cell3 电池正连接端和 Cell4 电池负连接端
8	VC2	I	Cell2 电池正连接端和 Cell3 电池负连接端
9	VC1	I	Cell1 电池正连接端和 Cell2 电池负连接端
10	VC0	I	Cell1 电池负连接端
11	GNDA	I	模拟地
12, 15	NC	I	悬空
13	SRP	I	电流采集正端
14	SRN	I	电流采集负端

Continued on next page



引脚	名称	类型	引脚描述
16	DSG	O	放电 MOS 驱动端
17	DSGD	I	负载状态检测端
18	CHG	O	充电 MOS 驱动端
19	CHGD	I	充电器连接检测端
20	SDA	I/O	I2C 通讯接口数据线
21	SCL/AIO0	I/O	I2C 通讯接口时钟线, 内部连接, 外部增加上拉电阻
22	AIO1	I/O	可选模拟输入或者数字输出端口 1
23	AIO2	I/O	可选模拟输入或者数字输出端口 2
24	AIO3	I/O	可选模拟输入或者数字输出端口 3
25	AIO4	I/O	可选模拟输入或者数字输出端口 4
26	DIO0/NRST	I/O	可选数字输入或者输出端口 0/芯片复位功能
27	AIO5/OSC_IN	I/O	可选模拟输入或者数字输出端口 5 或者振荡器输入
28	AIO6/OSC_OUT	I/O	可选模拟输入或者数字输出端口 6 或者振荡器输出
29	DIO1	I/O	可选数字输入或者输出端口 1
30	VDDIO	P	内部供电输入引脚
31	VSSIO	G	内部供电数字地
32	DIO2/SWDIO	I/O	可选数字输入或者输出端口 2 或者 SWD 烧录数据端口
33	DIO3/BOOT0/SWDCLK	I/O	可选数字输入或者输出端口 3 或者 BOOT0 选择引脚或者 SWD 烧录时钟端口
34	AIO7	I/O	可选模拟输入或者数字输出端口 7
35	DIO4/WK	I/O	可选数字输入或者输出端口 4 或者唤醒端口
36	DIO5	I/O	可选数字输入或者输出端口 5
37	DIO6	I/O	可选数字输入或者输出端口 6
38	ALARM/DIO7	I/O	中断输出端口或者可选数字输入或者输出端口 7
39	EFETC	I/O	MOSFET 控制外部输入端口
40	THM0	I/O	外部温度检测端子 0
41	THM1	I/O	外部温度检测端子 1
42	THM2	I/O	外部温度检测端子 2
43	VREF2	O	电压基准输出端 2 (0.262V)
44	VREF1	O	电压基准输出端 1 (2.6215V)
45	GNDD	G	数字地
46	VD33	P	LDO 输出端
47	VDDA	P	LDO 输出端

Continued on next page



引脚	名称	类型	引脚描述
48	VCC	I	芯片电源



5 极限电气性能

参数		最小值	最大值	单位
输入电压	VBAT, VCC to GNDA	- 0.3	55	V
	VC0 to GNDA	- 0.3	6	V
	VC1~VC8 to GNDA	- 0.3	55	V
	THM0~THM2 to GNDA	- 0.3	6	V
	SRP, SRN to GNDA	- 0.3	6	V
	SRP - SRN	- 0.3	0.3	V
	CHGD	VCC - 55	VCC+0.3	V
	DSGD to GNDA	- 0.3	55	V
	AIOx, DIOx, SCL, SDA to GNDA	- 0.3	5.5	V
	EFETC to GNDA	- 0.3	6	V
输出电压	VREF1,VREF2 to GNDA	- 0.3	6	V
	DSG to GNDA	- 0.3	20	V
	CHG	VCC - 55	VCC+0.3	V
	ALARM to GNDA	- 0.3	6	V
电流	I _{VD33}		50	mA
环境温度, T _A		- 40	85	°C
芯片结温, T _J		- 40	105	°C
储藏温度, T _{STG}			125	°C



6 ESD 性能

符号	名称	标准	引脚	能力	单位
HBM	Human Body Model ESD	ANSI/ESDEC/JEDEC JS-001 - 2011	VC _n , n=0 to 8	1000	V
			All others pins	2000	V
CDM	Charged Device Model ESD	JEDEC-EIA/JESD22-C101E		500	V

- (1) JEDEC document JEP155 states that 500-V HBM allows safe manufacturing with a standard ESD control process.
- (2) JEDEC document JEP157 states that 250-V CDM allows safe manufacturing with a standard ESD control process.

7 热性能

封装	θ_{JA}	θ_{JC}	单位
QFN-48	28.4	18.6	°C/W

8 正常工作范围

以下参数基于常温 25°C 环境

参数		测试条件	最小值	典型值	最大值	单位
VCC	芯片供电电压		6	30.4	36	V
VC _n	电池电压范围		1.5		4.5	V
T _a	环境温度		- 40		85	°C



9 电气参数

如无特殊说明，典型值的测试条件均为 $T_A = 25^\circ\text{C}$, $V_{\text{BAT}} = 32\text{V}$ 。最大值，最小值参数的测试条件为 $T_A = -40^\circ\text{C}$ to 85°C , $V_{\text{BAT}} = 32\text{V}$ 。

工作参数

参数	描述	测试条件	最小值	典型值	最大值	单位
VCC	工作电压		6		40	V
V_{VDDA}	芯片 VDDA 输出电压	$C_{\text{VDDA}} = 1\mu\text{F}$, No Load		5		V
		$C_{\text{VDDA}} = 1\mu\text{F}$, $I_{\text{Load}} = 5\text{mA}$		4.9		V
$I_{\text{CC_NOR}}$	正常工作模式下功耗	$V_{\text{CC}}=40\text{V}$, $T_A=25^\circ\text{C}$, 功能全开, 250ms 扫描周期		65		μA
		$V_{\text{CC}}=40\text{V}$, $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$, 功能全开, 250ms 扫描周期		65		μA
$I_{\text{CC_SLP}}$	休眠模式下功耗	$V_{\text{CC}}=0\text{V}$, $T_A=25^\circ\text{C}$, 休眠模式 2		5		μA
		$V_{\text{CC}}=40\text{V}$, $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$, 休眠模式 2		5		μA
$I_{\text{LKG_VC}}$	VC 输入引脚漏电	$V_{\text{C}_n} - V_{\text{C}_{n-1}} = 3.8\text{V}$, $n = 1$ to 8		TBD		μA

电压采样精度

参数	描述	测试条件	最小值	典型值	最大值	单位
$V_{\text{ACC_IC}}$	单体电压测量精度 (芯片) ⁽¹⁾	$2.0\text{V} \leq V_{\text{C}_n} - V_{\text{C}_{n-1}} \leq 4.0\text{V}$, $T_A = 25^\circ\text{C}$	- 2.0		2.0	mV
		$2.0\text{V} \leq V_{\text{C}_n} - V_{\text{C}_{n-1}} \leq 4.0\text{V}$, $T_A = -10^\circ\text{C} \sim 60^\circ\text{C}$	- 3.5		3.5	mV
		$2.0\text{V} \leq V_{\text{C}_n} - V_{\text{C}_{n-1}} \leq 4.0\text{V}$, $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$	- 7.0		7.0	mV
$V_{\text{ACC_BRD}}$	单体电压测量精度 (板级) ⁽²⁾	$2.0\text{V} \leq V_{\text{C}_n} - V_{\text{C}_{n-1}} \leq 4.2\text{V}$, $T_A = 25^\circ\text{C}$	- 2.0		2.0	mV
		$2.0\text{V} \leq V_{\text{C}_n} - V_{\text{C}_{n-1}} \leq 4.2\text{V}$, $T_A = -10^\circ\text{C} \sim 60^\circ\text{C}$	- 5.0		5.0	mV
		$2.0\text{V} \leq V_{\text{C}_n} - V_{\text{C}_{n-1}} \leq 4.2\text{V}$, $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$	- 10.0		10.0	mV
$V_{\text{ACC_BAT}}$	总压测量精度	$V_{\text{BAT}}=30\text{V}$, $T_A=25^\circ\text{C}$	- 0.2		0.2	V
		$V_{\text{BAT}}=30\text{V}$, $T_A=0^\circ\text{C} \sim 60^\circ\text{C}$	- 0.4		0.4	V
		$V_{\text{BAT}}=30\text{V}$, $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$	- 0.5		0.5	V

(1) 基于单体芯片测试数据

(2) 芯片经过回流焊温度后，板级精度会出现偏移。建议通过板级的多点校准，提升板级精度。上表中参数范围仅为测试版参考。



电流采样精度

参数	描述	测试条件	最小值	典型值	最大值	单位
V_{CURR}	电流采样输入范围	$V_{SRP} - V_{SRN}$	- 200		200	mV
V_{ZDF}	ADC2 采样零点漂移	$T_A = 25^{\circ}\text{C}$	- 40		40	μV
V_{ACC}	ADC2 采样精度	$T_A = 25^{\circ}\text{C}$		± 10		μV
V_{RES}	ADC2 采样分辨率	$T_A = 25^{\circ}\text{C}$		± 2		μV

电流采样精度

参数	描述	测试条件	最小值	典型值	最大值	单位
V_{THM}	温度测量输入端电压		0		5	V
I_{SRC_LT}	输出电流当测量低温时		11.5	12.0	12.5	μA
I_{SRC_HT}	输出电流当测量高温时		98.0	100.0	102.0	μA
V_{ACC_THM}	温度采样精度	$T_A = 25^{\circ}\text{C}$		± 2		mV

REF 参数

参数	描述	测试条件	最小值	典型值	最大值	单位
V_{REF1}	REF1 电压		2.620	2.621	2.623	V
V_{REF2}	REF2 电压			0.262		V
V_{VREF1}	VREF1 温漂	$T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$		± 15		ppm/ $^{\circ}\text{C}$
V_{VREF2}	VREF2 温漂	$T_A = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$		± 15		ppm/ $^{\circ}\text{C}$

驱动参数

参数	描述	测试条件	最小值	典型值	最大值	单位
CHG on 输出电流	CHG on 输出电流	驱动电流配置可选	10		40	μA
V_{DSG}	DSG on 输出电压		8	12	15	V
V_{DSG}	DSG off 电压				100	mV

充电器/负载检测参数

参数	描述	测试条件	最小值	典型值	最大值	单位
V_{CHGIN}	充电器插入识别阈值			- 1.0	- 0.6	V
V_{LDIN}	负载插入识别阈值		1.1			V



均衡参数

参数	描述	测试条件	最小值	典型值	最大值	单位
I_{BAL}	内部均衡电流	$R_{FL} = 100\Omega, VC_n - VC_{n-1} = 4.0V$			10	mA

断线诊断参数

参数	描述	测试条件	最小值	典型值	最大值	单位
V_{OW_TH}	断线诊断触发电压		0.75	0.80	0.85	V
V_{OW_RLS}	断线诊断释放电压		0.95	1.00	1.05	V
t_{OW}	断线诊断周期		60	64	68	s

I²C 参数

参数	描述	测试条件	最小值	典型值	最大值	单位
f_{SCL}	时钟频率	SCL duty = 50%			100	kHz
$t_{HD:STA}$	Start 信号 Hold 时间		4.0			μs
t_{LOW}	SCL 时钟低信号周期		4.7			μs
t_{HIGH}	SCL 时钟高信号周期		4.0			μs
$t_{SU:STA}$	重新开始信号 Repeat Start 信号建立时间		4.7			μs
$t_{HD:DAT}$	SDA 输入数据 Hold 时间		0			ns
$t_{SU:DAT}$	SDA 输入数据建立时间		250			ns
t_r	SCL 时钟上升时间	10% to 90%			1000	ns
t_f	SCL 时钟下降时间	90% to 10%			300	ns
$t_{SU:STO}$	STOP 信号建立时间		4.0			μs
t_{BUF}	总线空闲时间		4.7			μs
t_{RST}	I ² C 总线复位时间		1.9		2.1	s
R_{PU}	上拉电阻		1.5			k Ω



IO 参数

参数	描述	测试条件	最小值	典型值	最大值	单位
V_{IH}	输入高阈值电压	DEFAULT, SPEEDUP, EFETC, SDA, SCL 输入高	$0.7 \times V_{VD33}$	V_{BO}		V
V_{IL}	输入低阈值电压	DEFAULT, SPEEDUP, EFETC, SDA, SCL 输入低			$0.2 \times V_{VD33}$	V
V_{OH}	输出高阈值电压	ALARM, SDA 输出高	$0.7 \times V_{VD33}$	V_{BO}		V
V_{OL}	输出低阈值电压	ALARM, SDA 输出低			$0.2 \times V_{VD33}$	V



10 电气参数-控制部分

如无特殊说明，典型值的测试条件均为 $T_A = 25^\circ\text{C}$, $V_{DDIO} = 3.3\text{V}$ 。

功耗参数

参数	描述	测试条件	最小值	典型值	最大值	单位
I_{DIG_NOR}	正常工作模式下功耗	$V_{DDIO} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$, $f_{HCLK} = 24\text{MHz}$, 外设全开, 内部时钟源		3.64		mA
		$V_{DDIO} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$, $f_{HCLK} = 24\text{MHz}$, 外设全关, 内部时钟源		3.07		mA
		$V_{DDIO} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$, $f_{HCLK} = 8\text{MHz}$, 外设全开, 内部时钟源		1.37		mA
		$V_{DDIO} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$, $f_{HCLK} = 8\text{MHz}$, 外设全关, 内部时钟源		1.23		mA
		$V_{DDIO} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$, $f_{HCLK} = 8\text{MHz}$, 外设全开, 内部时钟源		5.33		mA
		$V_{DDIO} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$, $f_{HCLK} = 8\text{MHz}$, 外设全关, 内部时钟源		4.23		mA
I_{DIG_SLP}	休眠工作模式下功耗	$V_{DDIO} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$, $f_{HCLK} = 24\text{MHz}$, 外设全开, 内部时钟源		1.78		mA
		$V_{DDIO} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$, $f_{HCLK} = 24\text{MHz}$, 外设全关, 内部时钟源		1.22		mA
		$V_{DDIO} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$, $f_{HCLK} = 8\text{MHz}$, 外设全开, 内部时钟源		1.11		mA
		$V_{DDIO} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$, $f_{HCLK} = 8\text{MHz}$, 外设全关, 内部时钟源		0.93		mA
		$V_{DDIO} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$, $f_{HCLK} = 48\text{MHz}$, 外设全开, 内部时钟源		2.74		mA
		$V_{DDIO} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$, $f_{HCLK} = 48\text{MHz}$, 外设全关, 内部时钟源		1.62		mA
I_{DIG_SD}	停止模式	$V_{DDIO} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$		56.3	69	μA
		$V_{DDIO} = 3.3\text{V}$, $T_A = -40^\circ\text{C} \sim 105^\circ\text{C}$			145	μA
	深度停止模式	$V_{DDIO} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$		1.3	2.9	μA
		$V_{DDIO} = 3.3\text{V}$, $T_A = -40^\circ\text{C} \sim 105^\circ\text{C}$			64	μA
	待机模式下功耗	$V_{DDIO} = 3.3\text{V}$, $T_A = 25^\circ\text{C}$, IWDG 关闭		0.27	1.2	μA
		$V_{DDIO} = 3.3\text{V}$, $T_A = -40^\circ\text{C} \sim 105^\circ\text{C}$, IWDG 关闭			2.5	μA

- (1) 测试功耗时，所有 IO 处于输入模式，并且连接到固定电平上，无负载。
- (2) 测试功耗时，默认外设全关，除非特殊说明。
- (3) 测试功耗时，Flash 访问时间调整为 f_{HCLK} 。
- (4) 测试功耗时，指令预取功能开启。当开启外设时， $f_{HCLK} = f_{PCLK}$ 。



外设电流消耗

参数	描述	测试条件	最小值	典型值	最大值	单位
I_{PH}	总线 AHB	CRC		0.45		$\mu A/MHz$
		GPIOA		0.23		$\mu A/MHz$
		GPIOB		0.25		$\mu A/MHz$
	总线 APB1	TIM1		3.91		$\mu A/MHz$
		TIM14		1.14		$\mu A/MHz$
		SPI1		2.91		$\mu A/MHz$
		UART1		2.7		$\mu A/MHz$
		SYSCFG		0.06		$\mu A/MHz$
		MCUDBG		0.04		$\mu A/MHz$
		EXTI		0.6		$\mu A/MHz$
		ADC		2.28		$\mu A/MHz$
		TIM3		2.03		$\mu A/MHz$
		UART2		2.63		$\mu A/MHz$
		IWDG		0.35		$\mu A/MHz$
		I2C1		3.25		$\mu A/MHz$
		WWDG		0.15		$\mu A/MHz$

- (1) 测试外设功耗时，所有 IO 处于输入模式，并且连接到固定电平上，无负载。
- (2) 测试外设功耗时，默认外设全关，除非特殊说明。
- (3) 测试外设功耗时，关闭其他外设时钟，只开启一个外设时钟进行功耗测试。
- (4) 测试外设功耗时， $f_{CLK} = 48MHz$ ，不同外设的预分频系数均为默认值测试。

唤醒时间

参数	描述	测试条件	最小值	典型值	最大值	单位
$t_{WUSLEEP}$	Sleep Mode 唤醒时间	系统时钟为 HSI		3		cycles
t_{WUSTOP}	Stop Mode 唤醒时间	系统时钟为 HSI，内部 LDO 使能		11		μs
$t_{WUDEEPSTOP}$	Deep Stop Mode 唤醒时间	系统时钟为 HSI，内部 LDO 处于低功耗模式		14		μs
$t_{WUSTDBY}$	Standby Mode 唤醒时间	PWR->CR[15:14] = 0x1		419		μs
		PWR->CR[15:14] = 0x2		366		μs
		PWR->CR[15:14] = 0x3		392		μs

- (1) 唤醒时间是根据内部时钟 HSI 在唤醒阶段测试得到。唤醒时使用的时钟源由当前操作模式确定。
- (2) 停机或者待机模式下，时钟源为振荡器。
- (3) 睡眠模式下时钟源时进入睡眠模式时，所使用的时钟。



电源复位

参数	描述	测试条件	最小值	典型值	最大值	单位
V_{PVD}	内部可编程选择复位电压选择	PLS[3:0]=0001 (Rising edge)	1.84	2.04	2.24	V
		PLS[3:0]=0001 (Falling edge)	1.71	1.9	2.09	V
		PLS[3:0]=0010 (Rising edge)	2.1	2.33	2.56	V
		PLS[3:0]=0010 (Falling edge)	1.96	2.18	2.4	V
		PLS[3:0]=0011 (Rising edge)	2.36	2.62	2.88	V
		PLS[3:0]=0011 (Falling edge)	2.21	2.46	2.71	V
		PLS[3:0]=0100 (Rising edge)	2.62	2.91	3.2	V
		PLS[3:0]=0100 (Falling edge)	2.46	2.73	3	V
		PLS[3:0]=0101 (Rising edge)	2.87	3.19	3.51	V
		PLS[3:0]=0101 (Falling edge)	2.73	3.03	3.33	V
		PLS[3:0]=0110 (Rising edge)	3.15	3.5	3.85	V
		PLS[3:0]=0110 (Falling edge)	2.99	3.32	3.65	V
		PLS[3:0]=0111 (Rising edge)	3.4	3.78	4.16	V
		PLS[3:0]=0111 (Falling edge)	3.22	3.58	3.94	V
		PLS[3:0]=1000 (Rising edge)	3.7	4.11	4.52	V
		PLS[3:0]=1000 (Falling edge)	3.46	3.84	4.22	V
		PLS[3:0]=1001 (Rising edge)	3.96	4.4	4.84	V
		PLS[3:0]=1001 (Falling edge)	3.74	4.15	4.57	V
		PLS[3:0]=1010 (Rising edge)	4.19	4.65	5.12	V
		PLS[3:0]=1010 (Falling edge)	4.01	4.45	4.9	V
$V_{POR/PDR}^{(1)}$	复位电压			1.65		V
V_{PRD_HYS}	复位电压回滞留值			40		mV
$T_{RESET}^{(1)}$	复位时间			2.5		ms

(1) 最小 V_{POR} 和 V_{PDR} 由设计保证。不在生产中测试。

(2) 复位持续时间的测量方法为从上电 POR 后到用户应用代码第一个 IO 翻转时刻。



内部时钟源-HSI

参数	描述	测试条件	最小值	典型值	最大值	单位
f_{HSI}	频率			8		MHz
ACC_{HSI}	HSI 振荡器偏差	$T_A = -40^{\circ}\text{C} \sim 105^{\circ}\text{C}$	- 2.5		2.5	%
		$T_A = 25^{\circ}\text{C}$	- 1		1	%
T_{STU_HSI}	HSI 振荡器启动时间				20	μs
I_{DD_HSI}	HSI 振荡器功耗			80		μA

(1) 由设计保证。不在生产中测试。

内部时钟源-LSI

参数	描述	测试条件	最小值	典型值	最大值	单位
f_{LSI}	频率	$T_A = 25^{\circ}\text{C}$	36	40	44	kHz
		$T_A = -40^{\circ}\text{C} \sim 105^{\circ}\text{C}$	20	40	70	kHz
T_{STU_LSI}	LSI 振荡器启动时间				100	μs
I_{DD_LSI}	LSI 振荡器功耗			0.2		μA

(1) 由设计保证。不在生产中测试。

PLL 特性

$$f_{PLL_OUT} = \frac{PLLMUL[6:0] + 1}{PLLDIV[2:0] + 1} \times f_{PLL_IN}$$

参数	描述	测试条件	最小值	典型值	最大值	单位
f_{PLL_IN}	PLL 输入时钟		4	8	24	MHz
D_{PLL_IN}	PLL 输入时钟占空比		20		80	%
f_{VCO}	VCO 输出时钟		80		200	MHz
f_{PLL_OUT}	PLL 输出时钟		40		100	MHz
I_{DD_PLL}	PLL 电流消耗			1550		μA

(1) 由设计保证。不在生产中测试。

(2) 根据 PLL 的输入时钟并使用正确的倍频系数保证 f_{PLL_OUT} 处于允许的输出范围内。



存储器特性

参数	描述	测试条件	最小值	典型值	最大值	单位
t_{prog}	烧写时间		131.5		154.5	μs
t_{ERASE}	Page 擦除时间		4		6	ms
t_{ME}	批量擦除时间		30		60	ms
I_{FLASH}	Flash 工作电流	Read mode, 25MHz			1.2	mA
		Write mode			1.2	mA
		Erase mode			0.6	mA
N_{END}	Flash 擦写次数		100000			Cycles
T_{DR}	数据保持时间	$T_A = 105^\circ\text{C}$	10			Years
		$T_A = 85^\circ\text{C}$	20			Years
		$T_A = 25^\circ\text{C}$	100			Years

I/O 端口输入特性

参数	描述	测试条件	最小值	典型值	最大值	单位
V_{IL}	低电平输入电压	$V_{\text{DDIO}} = 3.3\text{V}$			0.8	V
		$V_{\text{DDIO}} = 5\text{V}$			$0.3 \times V_{\text{DDIO}}$	V
V_{IH}	高电平输入电压	$V_{\text{DDIO}} = 3.3\text{V}$	2			V
		$V_{\text{DDIO}} = 5\text{V}$	$0.7 \times V_{\text{DDIO}}$			V
$V_{\text{hys}}^{(1)}$	施密特触发回滞	$V_{\text{DDIO}} = 3.3\text{V}$	$0.1 \times V_{\text{DDIO}}$	0.5		V
		$V_{\text{DDIO}} = 5\text{V}$	$0.1 \times V_{\text{DDIO}}$	0.6		V
$I_{\text{ikg}}^{(2)}$	引脚漏电流	$V_{\text{DDIO}} = 3.3\text{V}$	- 1		1	μA
		$V_{\text{DDIO}} = 5\text{V}$	- 1		1	μA
$R_{\text{PU}}^{(3)}$	内部等效上拉电阻	$V_{\text{DDIO}} = 3.3\text{V}$	50	60	75	$\text{k}\Omega$
$R_{\text{PU}}^{(3)}$	内部等效上拉电阻	$V_{\text{DDIO}} = 5\text{V}$	50	60	75	$\text{k}\Omega$
$R_{\text{PD}}^{(3)}$	内部等效上拉电阻	$V_{\text{DDIO}} = 3.3\text{V}$	50	60	75	$\text{k}\Omega$
		$V_{\text{DDIO}} = 5\text{V}$	50	60	75	$\text{k}\Omega$
C_{IO}	I/O pin capacitance				10	pF

(1) 由设计保证。不在生产中测试。

(2) 若相邻引脚存在反向电流倒灌，则漏电流可能高于最大值。

(3) 上下拉电阻均为内部 Poly 电阻。



I/O 端口输出特性

参数	描述	测试条件	最小值	典型值	最大值	单位
$V_{OL}^{(1)}$	输出低电平电压	$ I_{IO} = 6\text{mA}, V_{DDIO} = 3.3\text{V}, \text{MODE}[1:0] = 11$		0.16		V
		$ I_{IO} = 8\text{mA}, V_{DDIO} = 3.3\text{V}, \text{MODE}[1:0] = 11$		0.2	0.4	V
		$ I_{IO} = 20\text{mA}, V_{DDIO} = 3.3\text{V}, \text{MODE}[1:0] = 11$		0.57		V
$V_{OH}^{(2)}$	输出高电平电压	$ I_{IO} = 6\text{mA}, V_{DDIO} = 3.3\text{V}, \text{MODE}[1:0] = 11$		3.11		V
		$ I_{IO} = 8\text{mA}, V_{DDIO} = 3.3\text{V}, \text{MODE}[1:0] = 11$		3.05		V
		$ I_{IO} = 20\text{mA}, V_{DDIO} = 3.3\text{V}, \text{MODE}[1:0] = 11$		2.62		V
$V_{OL}^{(1)}$	输出低电平电压	$ I_{IO} = 6\text{mA}, V_{DDIO} = 3.3\text{V}, \text{MODE}[1:0] = 10$		0.31		V
		$ I_{IO} = 8\text{mA}, V_{DDIO} = 3.3\text{V}, \text{MODE}[1:0] = 10$		0.42		V
$V_{OH}^{(2)}$	输出高电平电压	$ I_{IO} = 6\text{mA}, V_{DDIO} = 3.3\text{V}, \text{MODE}[1:0] = 10$		2.93		V
		$ I_{IO} = 8\text{mA}, V_{DDIO} = 3.3\text{V}, \text{MODE}[1:0] = 10$		2.79		V
$V_{OL}^{(1)}$	输出低电平电压	$ I_{IO} = 6\text{mA}, V_{DDIO} = 3.3\text{V}, \text{MODE}[1:0] = 01$		0.31		V
		$ I_{IO} = 8\text{mA}, V_{DDIO} = 3.3\text{V}, \text{MODE}[1:0] = 01$		0.42		V
$V_{OH}^{(2)}$	输出高电平电压	$ I_{IO} = 6\text{mA}, V_{DDIO} = 3.3\text{V}, \text{MODE}[1:0] = 01$		2.93		V
		$ I_{IO} = 8\text{mA}, V_{DDIO} = 3.3\text{V}, \text{MODE}[1:0] = 01$		2.79		V

- (1) 芯片总的吸收电流能力不能超过绝对最大额定值, 同时 I_{IO} 的总和 (所有 I/O 引脚和控制引脚) 不能超过 I_{VSSIO} 。
- (2) 芯片总的输出电流能力不能超过绝对最大额定值, 同时 I_{IO} 的总和 (所有 I/O 引脚和控制引脚) 不能超过 I_{VDDIO} 。



I/O 端口交流特性

参数	描述	测试条件	最小值	典型值	最大值	单位
$t_{\text{fout}(\text{IO})}^{(1)}$	输出下降时间	$C_L = 50\text{pF}, V_{\text{DDIO}} = 3.3\text{V}, \text{SPEED}[1:0] = 11$	3.34	4.7	9.27	ns
		$C_L = 50\text{pF}, V_{\text{DDIO}} = 3.3\text{V}, \text{SPEED}[1:0] = 10$	5.91	10	17	ns
		$C_L = 50\text{pF}, V_{\text{DDIO}} = 3.3\text{V}, \text{SPEED}[1:0] = 01$	6.06	10.4	17.4	ns
$t_{\text{rout}(\text{IO})}^{(1)}$	输出上升时间	$C_L = 50\text{pF}, V_{\text{DDIO}} = 3.3\text{V}, \text{SPEED}[1:0] = 11$	3.34	5.1	9.27	ns
		$C_L = 50\text{pF}, V_{\text{DDIO}} = 3.3\text{V}, \text{SPEED}[1:0] = 10$	5.91	9.6	17	ns
		$C_L = 50\text{pF}, V_{\text{DDIO}} = 3.3\text{V}, \text{SPEED}[1:0] = 01$	6.06	9.9	17.4	ns


(1) I/O 端口的速度可通过 MODE[1:0] 配置。

NRST 特性

参数	描述	测试条件	最小值	典型值	最大值	单位
$V_{\text{IL-NRST}}^{(1)}$	NRST 输入低电压	$V_{\text{DDIO}} = 3.3\text{V}$			1.4	V
$V_{\text{IH-NRST}}^{(1)}$	NRST 输入高电压	$V_{\text{DDIO}} = 3.3\text{V}$	2			V
$V_{\text{hys-NRST}}$	NRST 施密特回滞电压	$V_{\text{DDIO}} = 3.3\text{V}$		0.6		V
R_{PU}	内部等效上拉电阻	$V_{\text{IN}} = V_{\text{SSIO}}$	50	60	75	k Ω
$V_{\text{F-NRST}}^{(1)}$	NRST 输入滤波使能				0.5	μs
$V_{\text{NF-NRST}}^{(1)}$	NRST 输入滤波禁止		0.7			μs

(1) 由设计保证。不在生产中测试。

(2) NRTST 内部固定连接上拉电阻。需确保 NRST 电位低于 $V_{\text{IL-NRST}}$ 的最大值，否则不误正常复位。





Timer 定时器

参数	描述	测试条件	最小值	典型值	最大值	单位
t_{res_TIM}	时钟分辨率		1			$t_{TIMxCLK}$
		$f_{TIMxCLK} = 48MHz$	20.8			ns
RES_{TIM}	时钟分辨率				16	bit
$t_{COUNTER}$	16-bit 计数器周期		1		65536	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 48MHz$	0.0208		1365.3	μs
t_{MAX_COUNT}	最大计数器时间				65536×65536	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 48MHz$			89.5	s
t_{MAX_IN}	TIM 最大输入频率	$f_{HCLK} = f_{SYSCLK}/2$			96	MHz

(1) 由设计保证。不在生产中测试。



I2C 特性

参数	描述	测试条件	最小值	典型值	最大值	单位
t_{w_SCLL}	SCL 时钟低时间	Standard I2C	$8 \times t_{PCLK}$			μs
		Fast mode I2C	$8 \times t_{PCLK}$			μs
t_{w_SCLH}	SCL 时钟高时间	Standard I2C	$6 \times t_{PCLK}$			μs
		Fast mode I2C	$6 \times t_{PCLK}$			μs
t_{su_SDA}	SDA 建立时间	Standard I2C	$2 \times t_{PCLK}$			ns
		Fast mode I2C	$2 \times t_{PCLK}$			ns
t_{h_SDA}	SDA 保持时间	Standard I2C	0			ns
		Fast mode I2C	0		875	ns
t_r	SDA, SCL 上升时间	Standard I2C			1000	ns
		Fast mode I2C			300	ns
t_f	SDA, SCL 下降时间	Standard I2C			300	ns
		Fast mode I2C			300	ns
t_{vd_DAT}	数据保持时间	Standard I2C			$6 \times t_{PCLK} - 1$	μs
		Fast mode I2C			$6 \times t_{PCLK} - 0.3$	μs
t_{vd_ACK}	数据有效 ACK 时间	Standard I2C			$6 \times t_{PCLK} - 1$	μs
		Fast mode I2C			$6 \times t_{PCLK} - 0.3$	μs
t_{h_STA}	Start 信号保持时间	Standard I2C	$8 \times t_{PCLK}$			μs
		Fast mode I2C	$8 \times t_{PCLK}$			μs
t_{su_STA}	Start 信号建立时间	Standard I2C	$6 \times t_{PCLK}$			μs
		Fast mode I2C	$6 \times t_{PCLK}$			μs
t_{su_STO}	Stop 信号建立时间	Standard I2C	$6 \times t_{PCLK}$			μs
		Fast mode I2C	$6 \times t_{PCLK}$			μs
$t_{w_STO_STA}$	bus 空闲时间	Standard I2C	$5 \times t_{PCLK}$			μs
		Fast mode I2C	$5 \times t_{PCLK}$			μs
C_b	总线容性负载	Standard I2C	4.7			pF
		Fast mode I2C	1.2			pF

(1) 由设计保证。不在生产中测试。

(2) 为达到标准模式 I2C 的最大频率, f_{PCLK1} 必须大于 3MHz。为达到快速模式 I2C 的最大频率, f_{PCLK1} 必须大于 12MHz。

(3) 在 SDA 进入 $0.3 \times V_{DDIO}$ 至 $0.7 \times V_{DDIO}$ 之前, 确保 SCL 的下降沿下降到 $0.3 \times V_{DDIO}$ 以下。

(4) 标准模式和快速模式的最大 t_{h_SDA} 可以时 3.45 μs 和 0.9 μs , 但必须比 t_{vd_DAT} 或 t_{vd_ACK} 的最大值小一个转换时间。仅当器件不演唱 SCL 信号的低电平周期 t_{w_SCLL} 时, 才必须满足此最大值。如果时钟延长了 SCL, 则数据在释放时钟之前必须在建立时间之前有效。

(5) t_{vd_DAT} = 从 SCL LOW 到 SDA 输出数据信号的时间。

(6) t_{vd_ACK} = 从 SCL LOW 到 SDA 输出确认信号的时间。




图 3: I2C 交流波形



SPI 特性

参数	描述	测试条件	最小值	典型值	最大值	单位
f_{SCK} $1/t_{c_SCK}$	SPI 时钟频率	Master Mode			24	MHz
		Slave Mode			12	MHz
t_{r_SCK}	SPI 时钟上升时间	$C_L = 15pF$			6	ns
t_{f_SCK}	SPI 时钟下降时间	$C_L = 15pF$			6	ns
t_{su_NSS}	NSS 建立时间	Slave Mode	10			ns
t_{h_NSS}	NSS 保持时间	Slave Mode	10			ns
t_{w_SCKH}	SCK 高有效时间		$t_{c_SCK}/2 - 6$		$t_{c_SCK}/2 + 6$	ns
t_{w_SCKL}	SCK 低有效时间		$t_{c_SCK}/2 - 6$		$t_{c_SCK}/2 + 6$	ns
t_{su_MI}	数据输入建立时间	Master Mode, $f_{PCLK} = 48MHz$, prescaler = 2, 高速模式	15			ns
t_{su_SI}	数据输入建立时间	Slave Mode	5			ns
t_{h_MI}	数据输入保持时间	Master Mode, $f_{PCLK} = 48MHz$, prescaler = 2, 高速模式	0			ns
t_{h_SI}	数据输入保持时间	Slave Mode	5			ns
t_{v_MO}	数据输出有效时间	Master Mode, 使能边沿有效信号之后			15	ns
t_{v_SO}	数据输出有效时间	Slave Mode, 使能边沿有效信号之后			15	ns

- (1) 由设计保证。不在生产中测试。
- (2) 最小值表示驱动输出的最小时间，最大值表示正确获的数据的最大时间。
- (3) 最小值表示关闭输出的最小时间，最大值表示把数据线置于高阻态的最大时间。




图 4: SPI 时序图-Slave Mode (CPHA = 0,CPHASEL=1)





11 芯片介绍

AMG8603 为集成 MCU 的 8 串电池管理控制芯片。AMG8603 内部集成的微控制器为 Arm® Cortex®-M0 内核，最高工作频率可达 48MHz，以及一个高压采集前端模块。

微控制器内置 32KB 高速存储器，并集成了丰富的 I/O 端口和外设模块。包含 1 个 12 位的 ADC、1 个 16 位高级定时器、1 个 16 位通用定时器、1 个 16 位基本定时器，还包含标准的通信接口：1 个 I2C 接口、1 个 SPI 或 I2S 接口和 2 个 UART 接口。内置多种省电工作模式保证低功耗应用的要求。


高压采集前端部分为电池管理采集的管理模块和 8 个通道电压和 3 通道温度采集的 ADC1，以及电流采集 ADC2。高压采集前端也集成了电池保护功能，保护参数可通过寄存器配置，也可通过 OTP 烧录保存参数，确保在主核休眠的时候，也能够进行电池采样和保护。高压采集前端集成了充放电 MOSFET 输出控制，以及充电器插入检测和负载检测功能。高压采集前端部分通过 I2C 和主控部分连接，可自由选择主控部分的 I/O 端口进行通讯。同时高压采集部分可以通过 ALARM 输出中断信号。高压采集前端部分可进行深度休眠状态，以降低系统功耗。



- 内核与系统
 - -32-bit Arm® Cortex®-M0
 - -工作频率可达 48MHz 存储器
 - -多达 32KB 的 Flash 存储器
 - -多达 2KB SRAM
 - -Boot loader 支持片内 Flash 在线系统编程 (ISP)
- 时钟、复位和电源管理
 - -2.0V ~ 5.5V 供电
 - -上电/断电复位 (POR/PDR)、可编程电压监测器 (PVD)
 - -外部 4 ~ 24MHz 高速晶体振荡器
 - -内嵌经出厂调校的 8MHz 高速 RC 振荡器
 - -PLL 支持 CPU 最高运行在 48MHz, 支持多种分频模式
 - -内嵌 40KHz 低速振荡器
- 低功耗
 - -多种低功耗模式, 包括: 睡眠 (Sleep)、停机 (Stop)、深度停机 (Deep Stop) 和待机模式 (Standby)
- 6 个定时器
 - -1 个 16 位 4 通道高级控制定时器 (TIM1), 有 4 通道 PWM 输出, 以及死区生成和紧急停止功能
 - -1 个 16 位通用定时器 (TIM3), 有多达 4 个输入捕获/输出比较, 可用于 IR 控制解码
 - -1 个 16 位基本定时器 (TIM14), 有 1 个输入捕获/输出比较
 - -2 个看门狗定时器 (独立型的 IWDG 和窗口型的 WWDG)
 - -1 个 SysTick 定时器: 24 位自减型计数器
- 多达 14 个快速 I/O 端口
 - -所有 I/O 口可以映像到 16 个外部中断
 - -所有端口均可输入输出电压不高于 VDD 的信号
- 多达 4 个通信接口
 - -2 个 UART 接口
 - -1 个 I2C 接口
 - -1 个 SPI 接口 (支持 I2S 模式)
- 1 个 12 位模数转换器 (ADC), 1 μ s 转换时间, 多达 6 个外部输入通道, 1 个内部输入通道
 - -转换范围: 0 ~ VDDA
 - -支持采样时间和分辨率配置
- -片上电压传感器
- CRC 计算单元
- 96 位芯片唯一 ID (UID)
- 调试模式
 - -串行调试接口 (SWD) 接口
- 高压电池采样前端
 - -8 个采集电压采集通道
 - -3 个温度采集通道
 - -电流采集专用 ADC
 - -3.3V LDO 输出
 - -集成电池过压, 欠压, 充放电过流, 充放电过温, 充放电低温保护功能
 - -集成负载检测和充电器检测, 以及唤醒功能
 - -低功耗休眠和唤醒引脚
 - -集成紧急关闭控制引脚 EDSG 功能



11.1 系统框图





12 主核




图 8: AMG8603 数字内核内部框图

12.1 总线简介

总线矩阵包括一个 AHB 互联矩阵，一个 AHB 总线和一个桥接的 APB 总线。AHB 总线的外设（RCC，GPIO 和 CRC）通过 AHB 互联矩阵与系统总线连接。在 APB 和 AHB 总线之间连接通过 AHB2APB 桥进行数据交换。当 APB 寄存器进行 8 位 16 位访问，APB 会自动拓宽成 32 位，同样的，AHB2APB 桥也具备自动拓宽功能。

12.2 存储器映像

Bus	地址区间	长度	外设
Flash	0x0000 0000 - 0x0000 7FFF	32KB	Map to main Flash, system memory or SRAM according to boot configuration
	0x0000 8000 - 0x07FF FFFF	~127MB	Reserved
	0x0800 0000 - 0x0800 7FFF	32KB	Main Flash
	0x0801 0000 - 0x1FFD FFFF	~383MB	Reserved
	0x1FFE 0000 - 0x1FFE 01FF	0.5KB	Reserved
	0x1FFE 0200 - 0x1FFE 0FFF	3KB	Reserved
	0x1FFE 1000 - 0x1FFE 11FF	0.5KB	Reserved
	0x1FFE 1200 - 0x1FFE 1BFF	2.5KB	Reserved

Continued on next page



Bus	地址区间	长度	外设
	0x1FFE 1C00 - 0x1FFF F3FF	~256MB	Reserved
	0x1FFF F400 - 0x1FFF F7FF	1KB	System memory
	0x1FFF F800 - 0x1FFF F80F	16B	Option bytes
	0x1FFF F810 - 0x1FFF FFFF	2KB	Reserved
SRAM	0x2000 0000 - 0x2000 07FF	2KB	SRAM
	0x2000 4000 - 0x2FFF FFFF	~255MB	Reserved
APB1	0x4000 0000 - 0x4000 03FF	1KB	Reserved
	0x4000 0400 - 0x4000 07FF	1KB	TIM3
	0x4000 0800 - 0x4000 0BFF	8KB	Reserved
	0x4000 2800 - 0x4000 2BFF	1KB	Reserved
	0x4000 2C00 - 0x4000 2FFF	1KB	WWDG
	0x4000 3000 - 0x4000 33FF	1KB	IWDG
	0x4000 3400 - 0x4000 37FF	1KB	Reserved
	0x4000 3800 - 0x4000 3BFF	1KB	Reserved
	0x4000 4000 - 0x4000 43FF	1KB	Reserved
	0x4000 4400 - 0x4000 47FF	1KB	UART2
	0x4000 4800 - 0x4000 4BFF	1KB	Reserved
	0x4000 5400 - 0x4000 57FF	1KB	I2C1
	0x4000 5800 - 0x4000 5BFF	1KB	Reserved
	0x4000 5C00 - 0x4000 5FFF	1KB	Reserved
	0x4000 6000 - 0x4000 63FF	1KB	Reserved
	0x4000 6400 - 0x4000 67FF	1KB	Reserved
	0x4000 6800 - 0x4000 6BFF	1KB	Reserved
	0x4000 6C00 - 0x4000 6FFF	1KB	Reserved
	0x4000 7000 - 0x4000 73FF	1KB	PWR
	0x4000 7400 - 0x4000 FFFF	35KB	Reserved
	0x4001 0000 - 0x4001 03FF	1KB	SYSCFG
	0x4001 0400 - 0x4001 07FF	1KB	EXTI
	0x4001 0800 - 0x4001 23FF	7KB	Reserved
	0x4001 2400 - 0x4001 27FF	1KB	ADC1
	0x4001 2800 - 0x4001 2BFF	1KB	Reserved
	0x4001 2C00 - 0x4001 2FFF	1KB	TIM1

Continued on next page



Bus	地址区间	长度	外设
	0x4001 3000 - 0x4001 33FF	1KB	SPI1
	0x4001 3400 - 0x4001 37FF	1KB	DBGMCU
	0x4001 3800 - 0x4001 3BFF	1KB	UART1
	0x4001 3C00 - 0x4001 3FFF	1KB	Reserved
	0x4001 4000 - 0x4001 43FF	1KB	TIM14
	0x4001 4400 - 0x4001 47FF	1KB	Reserved
	0x4001 4800 - 0x4001 4BFF	1KB	Reserved
	0x4001 4C00 - 0x4001 7FFF	13KB	Reserved
AHB	0x4002 0000 - 0x4002 03FF	1KB	Reserved
	0x4002 0400 - 0x4002 0FFF	3KB	Reserved
	0x4002 1000 - 0x4002 13FF	1KB	RCC
	0x4002 1400 - 0x4002 1FFF	3KB	Reserved
	0x4002 2000 - 0x4002 23FF	1KB	Flash Interface
	0x4002 2400 - 0x4002 2FFF	3KB	Reserved
	0x4002 3000 - 0x4002 33FF	1KB	CRC
	0x4002 3400 - 0x4002 FFFF	47KB	Reserved
	0x4003 0000 - 0x4003 03FF	1KB	Reserved
	0x4003 0400 - 0x47FF FFFF	~127MB	Reserved
	0x4800 0000 - 0x4800 03FF	1KB	GPIOA
	0x4800 0400 - 0x4800 07FF	1KB	GPIOB
	0x4800 0800 - 0x4800 0BFF	1KB	Reserved
	0x4800 0C00 - 0x4800 0FFF	1KB	Reserved
	0x4800 1000 - 0x5FFF FFFF	~384MB	Reserved

12.3 Flash

本产品提供最大 32KB 字节的内置闪存存储器，用于存放程序和数据。

12.4 SRAM

本产品提供最大 2K 字节的内置 SRAM。

12.5 NVIC

本产品内置嵌套的向量式中断控制器，能够处理多个可屏蔽中断通道（不包括 16 个 Cortex®-M0 的中断线）和 4 个可编程优先级。



- 紧耦合的 NVIC 能够达到低延迟的中断响应处理
- 中断向量入口地址直接进入内核
- 紧耦合的 NVIC 接口
- 允许中断的早期处理
- 处理晚到的较高优先级中断
- 支持中断尾部链接功能
- 自动保存处理器状态
- 中断返回时自动恢复，无需额外指令开销

该模块以最小的中断延迟提供灵活的中断管理功能

12.6 外部中断/事件控制器 EXTI

外部中断/事件控制器包含多个边沿检测器，用于捕获来自 IO 引脚的电平变化，进而产生中断/事件请求。所有 IO 引脚可以连接到 16 个外部中断线。每个中断线均可独立开关，或启用各自的触发模式（上升沿、下降沿或双边沿）。一个挂起状态寄存器将会维持所有中断请求的状态。

EXTI 可以检测到脉冲宽度小于内部 APB 总线时钟周期的电平变化。

12.7 时钟和启动

芯片启动后选择系统时钟。在复位后，首先使用内部的 8 MHz 振荡器作为默认的系统时钟，随后可选择使用外部的 4 ~24 MHz 时钟源。当监测到外部时钟无效时，系统会自动将外部时钟源屏蔽，关闭 PLL，转而使用内部的振荡器。此时，如果使能了相关的中断监测开关，也会产生对应的中断请求。

时钟系统中，使用多个预分频器产生 AHB 总线、APB 总线的时钟。其中 AHB 和 APB 总线的时钟最高可达 48 MHz。

12.8 启动模式

在启动时，通过 BOOT0 引脚和 nBOOT1 选择位可以选择三种启动模式中的一种：

- 从片内 Flash 启动
- 从系统存储区启动
- 从片内 SRAM 启动

Bootloader 程序位于系统存储区。从系统存储区启动 Bootloader 之后，可通过 UART1 对片内 Flash 重新编程。

12.9 供电方案

VDD = 2.0V ~5.5V: 通过 VDD 引脚为 I/O 引脚和内部调节器供电。

12.10 供电监视器

本产品内部集成了上电复位 (POR) / 掉电复位 (PDR) 电路，该电路始终处于工作状态，保证系统供电超过 2.0V 时工作；当 VDD 低于设定的阈值 (VPOR/PDR) 时，置器件于复位状态，而不必使用外部复位电路。

器件中还有一个可编程电压监测器 (PVD)，它监视 VDD/VDDA 供电并与阈值 VPVD 比较，当 VDD 低于或高于阈值 VPVD 时产生中断，中断处理程序可以发出警告信息或将微控制器转入安全模式。PVD 功能需要通过程序开启。

12.11 电压调压器

片内的电压调压器将外部电压转成内部逻辑电路工作的电压。电压调压器在芯片复位后时钟处于工作状态。



12.12 低功耗模式

产品支持低功耗模式，可以在要求低功耗、短启动时间和多种唤醒事件之间达到最佳的平衡。

睡眠模式

在睡眠模式，只有 CPU 停止，所有外设处于工作状态并可在发生中断/事件时唤醒 CPU。

停机模式

在保持 SRAM 和寄存器内容不丢失的情况下，停机模式可以达到较低的电能消耗。在停机模式下，HSI 的振荡器和 HSE 晶体振荡器被关闭。可以通过任一配置成 EXTI 的信号把微控制器从停机模式中唤醒，EXTI 信号可以是 16 个外部 I/O 口之一、PVD 的输出的唤醒信号。

深度停机模式

与停机模式状态一致，但能够达到更低的电能消耗。

待机模式

待机模式可实现系统的最低功耗。该模式是在 CPU 深睡眠模式时关闭电压调节器。内部所有的 1.5V 部分的供电区域被断开。PLL、HSI 和 HSE 振荡器也都关闭，可以通过 WKUP 引脚的上升沿、NRST 引脚的外部复位、IWDG 复位唤醒或者看门狗定时器唤醒并复位。SRAM 和寄存器的内容将被丢失。只有待机电路维持供电。

12.13 定时器和看门狗 TIM & WDG

本产品包含 1 个高级定时器、1 个通用定时器、1 个基本定时器、2 个看门狗定时器和 1 个系统嘀嗒定时器。下表比较了高级控制定时器、通用定时器、基本定时器的功能：

表 1: 定时器功能比较

Type	Instance	Resolution	Counter direction	pre-driver	DMA request	Capture / compare channels	Complementary output
Advanced	TIM1	16-bit	up, down, up/down	1 to 65536	No	4	Yes
General purpose	TIM3	16-bit	up, down, up/down	1 to 65536	No	4	No
Basic	TIM14	16-bit	up	1 to 65536	No	1	No

高级控制定时器 (TIM1)

高级控制定时器是由 16 位计数器、4 个捕获/比较通道以及三相互补 PWM 发生器组成，它具有带死区插入的互补 PWM 输出，还可以被当成完整的通用定时器。四个独立的通道可以用于：

- 输入捕获
- 输出比较
- 产生 PWM (边缘或中心对齐模式)
- 单脉冲输出

配置为 16 位通用定时器时，它与 TIM2 定时器具有相同的功能。配置为 16 位 PWM 发生器时，它具有全调制能力 (0 ~100%)。

在调试模式下，计数器可以被冻结，同时 PWM 输出被禁止，从而切断由这些输出所控制的开关。

很多功能都与通用的 TIM 定时器相同，内部结构也相同，因此高级控制定时器可以通过定时器链接功能与 TIM 定时器协同操作，提供同步或事件链接功能。



通用定时器 (TIM3)

产品中内置了多达 1 个可同步运行的通用定时器 (TIM3)。定时器有一个 16 位的自动加载递增/递减计数器、一个 16 位的预分频器和 4 个独立的通道，每个通道都可用于输入捕获、输出比较、PWM 和单脉冲模式输出。

它们还能通过定时器链接功能与高级控制定时器共同工作，提供同步或事件链接功能。在调试模式下，计数器可以被冻结。任一通用定时器都能用于产生 PWM 输出。

这些定时器还能够处理增量编码器的信号，也能处理 1 ~4 个霍尔传感器的数字输出。每个定时器都 PWM 输出或作为简单时间基准。

基本定时器 (TIM14)

定时器均基于一个 16 位自动重载递增计数器和一个 16 位预分频器。在调试模式下，计数器可以被冻结。

独立看门狗 (IWDG)

独立的看门狗是基于一个 12 位的递减计数器和一个 8 位的预分频器，它由一个内部独立的 40KHz 的振荡器提供时钟。因为这个振荡器独立于主时钟，所以它可运行于停机和待机模式。它可以用在系统发生问题时复位整个系统或作为一个自由定时器为应用程序提供超时管理。通过选项字节可以配置成是软件或硬件启动看门狗。在调试模式下，计数器可以被冻结。

窗口看门狗 (WWDG)

窗口看门狗内有一个 7 位的递减计数器，并可以设置成自由运行。它可以被当成看门狗用于在发生问题时复位整个系统。它由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻结。

系统时基定时器 (SysTick)

这个定时器是专用于实时操作系统，也可当成一个标准的递减计数器。它具有下述特性：

- 24 位的递减计数器
- 自动重加载功能
- 当计数器为 0 时能产生一个可屏蔽系统中断
- 可编程时钟源

12.14 GPIO

每个 GPIO 引脚都可以由软件配置成输出（推挽或开漏）、输入（带或不带上拉或下拉）或复用的外设功能端口。多数 GPIO 引脚都与数字或模拟的复用外设共用。

在需要的情况下，I/O 引脚的外设功能可以通过一个特定的操作锁定，以避免意外的写入 I/O 寄存器。

12.15 UART

产品中内嵌 2 个 UART 接口。支持 LIN 主从功能。兼容 ISO7816 智能卡模式。UART 接口支持输出数据长度可为 5 位、6 位、7 位、8 位、9 位可配置。

12.16 I2C

本产品中内嵌 1 个 I2C 接口，能够工作于多主模式或从模式，支持标准和快速模式。I2C 接口支持 7 位或 10 位寻址。

12.17 SPI

本产品中内嵌 1 个 SPI 接口。SPI 接口在从或主模式下，可配置成每帧 1 ~32 位。主模式最大速率 24 Mbps，从模式最大速率 12 Mbps。



12.18 I2S

本产品中内嵌 1 个 I2S 接口，与 SPI 共用三个管脚，支持半双工通信（仅发射机或接收机），支持主操作或从操作，发射模式下的下溢标志（仅从机），接收模式下的上溢标志（主和从机）和接收/发射模式下的帧错误标志（仅从机）。

8 位可编程线性预分频器，以达到精确的音频采样频率（8KHz 到 192KHz）。

数据格式可以是 16 位、24 位或 32 位，数据包帧固定为 16 位（16 位数据帧）或 32 位（16 位、24 位、32 位数据帧）。

12.19 ADC

产品内嵌 1 个 12 位的模拟/数字转换器（ADC），可用的 ADC 外部通道多达 8 个，可以实现单次、单周期和连续扫描转换。在扫描模式下，自动进行已选定的一组模拟输入上的采集值转换。

模拟看门狗功能允许非常精准地监视一路或所有选中的通道，当被监视的信号超出预置的阈值时，将产生中断。

由通用定时器（TIMx）和高级控制定时器产生的事件，可以分别内部级联到 ADC 的触发，应用程序能使 ADC 转换与时钟同步。

12.20 CRC

CRC（循环冗余校验）计算单元使用一个固定的多项式发生器，从一个 32 位的数据字产生一个 CRC 码。在众多的应用中，基于 CRC 的技术被用于验证数据传输或存储的一致性。在 EN/IEC60335-1 标准的范围内，它提供了一种检测闪存存储器错误的手段，CRC 计算单元可以用于实时地计算软件的签名，并在链接和生成该软件时产生的签名对比。

12.21 SWD

内嵌 Arm 标准的两线串行调试接口（SW-DP）。



12.22 引脚复用

引脚	名称	内部主核数字口定义	可选功能 1	可选功能 2
21	SCL/AIO0	PA15	内部前端通讯时钟线	ADC_VIN[6]
			SPI_NSS/I2S_WS	
			TIM1_CH3N	
			TIM3_CH3	
22	AIO1	PA2	TIM1_CH2N	ADC_VIN[5]
			TIM3_CH2	
23	AIO2	PA11	TIM1_CH2	ADC_VIN[4]
			TIM14_CH1	
			TIM3_CH1	
24	AIO3	PA12	UART1_TX	ADC_VIN[3]
25	AIO4	PA3	UART1_RX	ADC_VIN[2]
26	DIO0/NRST	PA10	UART1_TX	
27	AIO5/OSC_IN	PB0	OSC_IN	ADC_VIN[1]
28	AIO6/OSC_OUT	PB1	OSC_OUT	ADC_VIN[0]
29	DIO1	PA1	SPI_MISO/I2S_MCK	
			UART2_TX	
			I2C_SDA	
32	DIO2/SWDIO	PA13	SWDIO	
			UART1_RX	
			UART2_RX	
			I2C_SCL	
33	DIO3/BOOT0/SWDCLK	PA14	SWDCLK	
			TIM1_CH3	
			TIM1_CH2	
			SPI_MISO/I2S_MCK	
			UART1_TX	
34	AIO7	PA7	SPI_MISO/I2S_MCK	ADC_VIN[7]
			TIM1_CH1N	
			TIM1_CH2N	
			MCO	
			TIM1_CH4	

Continued on next page



引脚	名称	内部主核数字口定义	可选功能 1	可选功能 2
35	DIO4/WK	PA0	SPI_NSS/I2S_WS	
			UART1_RX	
			TIM1_CH3N	
			I2C_SCL	
			TIM3_CH3	
36	DIO5	PA4	TIM1_BKIN	
			I2C_SCL	
37	DIO6	PA5	SPI_SCK/I2S_CK	
			I2C_SCL	
38	ALARM/DIO7	PA6	SPI_MOSI/I2S_SD	
			TIM1_CH1	
			TIM1_CH1N	
			TIN1_CH3	



13 高压采集前端

AMG8603 为支持 3~8s 电池组的智能电池前端管理芯片。AMG8603 内部集成双路 ADC。ADC1 允许对最多 8 串电池电压进行采样，3 路温度输入，和内部辅助通道进行采样。ADC2 对电流进行采样。AMG8603 支持独立工作模式，无需外部控制，可以根据内部配置，自主进行电池包保护和释放的管理。

AMG8603 可以配合 MCU 控制，获取高精度的库伦计量数据，以及对 MOSFET 的灵活控制。

AMG8603 内部集成了 3.3V, 40mA 的 LDO，可为外部 MCU 等芯片提供供电。



13.1 电源部分

13.1.1 内部 LDO

芯片内部集成了路 5V 输出的 LDO，提供给芯片内部使用。同时，也可以给外部提供有限的供电 (小于 5mA)。

LDO 的输入为引脚 VCC，通常直接从电池组正端取电。建议在 VCC 引脚输入增加 RC 滤波电路，增加电源输入的稳定性。RC 参数建议为 51Ω ，和 $2.2\mu\text{F}/100\text{V}$ 。增加串联防反二极管，和对地 TVS 保护管，可以增加芯片在极端条件下的工作稳定性。VCC 最低工作电压不低于 15V。

输出 VDDA 引脚建议连接 $2.2\mu\text{F}$ 和 $0.1\mu\text{F}$ 滤波电容。

13.1.2 供电 LDO

芯片内部集成了一路典型值 3.3V 输出的 LDO，供客户使用 (典型值 25mA)。

此 LDO 的输入与内部 LDO 相同，均为 VCC 引脚。

VD33 建议增加 $4.7\mu\text{F}$ 和 $0.1\mu\text{F}$ 滤波电容。

13.1.3 编程电压 VPP

芯片内部集成 OTP，用来存储参数部分，OTP 对应的寄存器空间为 $[0x10\sim 0x2F]$ 在芯片上电后，芯片在启动以后，OTP 的内容会被映射到寄存器地址空间 $[0x40\sim 0x5F]$ 。



13.2 参考电压

芯片内部集成了两路参考电压，分别为 VREF1 和 VREF2，其电压典型值分别为 2.6215V 和 0.2622V。

参考源 VREF1 主要用于作为 ADC1 的参考电压，建议 VREF1 引脚增加 2.2 μ F 和 0.1 μ F 的滤波电容。VREF1 上电默认使能输出。

参考源 VREF2 主要用于作为 ADC2 的参考电压，建议 VREF2 引脚增加 2.2 μ F 和 0.1 μ F 的滤波电容。上电后 VREF2 默认输出禁止。当 ADC2 使能时，VREF2 开启。请阅读 ADC2 相关章节了解如何开启 ADC2。



13.3 ADC

芯片内部集成了 2 路 ADC，分别为 ADC1 和 ADC2。

13.3.1 ADC1

ADC1 的电压参考源为 VREF1 (2.6215V), 时钟源为 512KHz。

ADC1 采集信号的输入可选如下表所列：

序号	信号输入源
1	电池电压采样 $VC_n - VC_{n-1}$, $n = 1$ to 8
2	温度采样 THM0~THM2
3	电流采样 $ SRP - SRN $
4	内部参考电阻上的电压采样
5	VCC 电压采样
6	VBAT 电压采样
7	VDDA 电压采样
9	DSGD 管脚电压采样
10	THM1 管脚电压采样
11	THM2 管脚电压采样

ADC1 支持自动采样，和指令触发采样。当自动采样时，若有 MCU 触发采样请求指令，ADC1 会在下一次自动采样前，执行采样动作。建议 MCU 及时读取采样转换的结果，防止被下一次自动转换结果覆盖。

电压，温度保护依靠 ADC1 的采样结果进行判断。

自动采样

在正常模式下，ADC1 自动采样指的是芯片根据配置，以固定的采样周期进行采样。自动采样周期可以通过寄存器 **CBCFG[15:14] (0x1D, chk_period[1:0])** 设置，可选 4 种采样周期，分别为：125ms、250ms、500ms、1s。

设置寄存器 **OTP_MD[9] (0xF0, auto_chk_stop)** 为 1 时，禁止自动采样。

通过寄存器 **OPTION[7:6, 4] (0x1E, adc1_crrt_lsb[1:0], adc1_vltg_lsb)**，ADC1 采样电压通道可以配置为 14bit 或 16bit，ADC1 采样电流通道可配置为 14bit、16bit 和 18bit。

ADC1 采样完成后，转换结果寄存器更新，用户可以通过 I2C 通讯读取相关采样值。

在休眠模式 1 下，ADC1 会以 2 秒或者 4 秒的周期被唤醒自动采样一次，对休眠模式 1 状态下的安全保护事件监测。

软件触发采样

芯片除自动采样外，还支持手动触发采样，手动触发采样不会影响自动采样，芯片自动将手动触发采样的请求插入到当前自动采样时序结束后。

通过寄存器 **ADC1REQ (0x70)**，设置采样位数，采样通道，以及采样的相关配置。当配置此寄存器开始



采样命令后，触发采样将插入时序。完成此次采样后，更新结果到相关的寄存器，通过 I2C 通讯读取。

13.3.2 ADC2

ADC2 的参考源为 VREF2，时钟源为 64K。ADC2 只用来做电流采样，电流采样结果将用于库仑计的累加源。

ADC2 上电默认关闭，可以通过设置寄存器 `ADC2EN[0]` (0xD0, `sw_adc2_en`) 进行使能。ADC2 只在正常模式下使能，在休眠模式下被禁止。

通过寄存器 `ADC2EN[1]` (0xD0, `adc2_lsb`)，ADC2 的精度可以选择 18bit 或者 20bit。选择 18bit 时，采样周期为 62.5ms，选择 20bit 时，采样周期为 125ms。



13.4 工作模式

芯片可以支持 2 种低功耗模式，可通过设置寄存器 CFGLOCK 的 sleep_option[1:0] (0x1F [bit7:bit6]) 来设置低功耗模式：

‘00’：不支持休眠；

‘01’：支持休眠模式 2；

‘10’ 或 ‘11’：支持休眠模式 1。

下表例举了系统在正常模式、休眠模式 1、休眠模式 2 的功能模块工作情况：

VCC 平均功耗	正常模式	休眠模式 1	休眠模式 2
	120μA	60μA	4.7μA
ADC1	保持	每 2 秒/4 秒检测一次	关闭
ADC2	保持	关闭	关闭
DSG	保持	保持	关闭
CHG	保持	保持	关闭
充电器唤醒	无	无	支持
负载唤醒	无	无	支持
充放电电流唤醒	无	支持	关闭
I2C	保持	保持	保持

13.4.1 休眠模式 1

休眠模式 1 指的是电池处于不充不放的静置状态时，系统前端降低采集周期的一种正常状态，可通过充放电电流或者通讯控制进行退出。设置寄存器 CFGLOCK[7:6] (0x1F, sleep_option[1:0]) 为 ‘10’ 或者 ‘11’。设置好这个休眠模式后，在以下条件都满足时，会进入休眠模式 1：

- 系统当前的状态为“不充不放”；
- 当前系统不处于过温或者低温保护状态；
- 没有均衡。

当满足以上条件后，经过 15 秒进入休眠模式 1。休眠模式 1 不强制关充放电管，保持现有状态。

sleep_option[1:0] 设置为 ‘10’ 时，进入休眠模式 1 后，内部 ADC1 会每 2s 做一次检测；sleep_option[1:0] 设置为 ‘11’ 时，进入休眠模式 1 后，内部 ADC1 会每 4s 做一次检测。

使用 I2C 通讯设置寄存器 SLPWKUP (0xBB) 位，写入 0xEE，可让硬件快速进入休眠模式，此时外部休眠条件被忽略；在休眠模式下，写入 0xCC 可以快速唤醒芯片。

满足以下任意条件时，芯片会被唤醒，进入正常工作模式：



- 如果寄存器SWCFG[12] (0xB5, inchg_wkup_en) 为 1，即允许充电电流唤醒，ADC1 每 2 秒或者 4 秒检测后，如果系统状态是“充电状态”，系统会被唤醒。
- 如果寄存器SWCFG[13] (0xB5, indsg_wkup_en) 为 1，即允许放电电流唤醒，ADC1 每 2 秒或者 4 秒的检测，如果检测到系统状态是“放电状态”，系统会被唤醒。当放电电流阈值大于寄存器OPTION[3:2] (0x1F, indsg_th[1:0]) 所设置的阈值，系统立即被唤醒。请参考“放电过流 2 和短路的检测与保护模块”章节了解此阈值的解释。

注：关于系统的“不充不放状态”或者“充电状态”或者“放电状态”，请参考“ADC1 的电流测量”章节内容。

13.4.2 休眠模式 2

设置寄存器CFGLOCK[7:6] (0x1F, sleep_option[1:0]) 为 ‘01’，当以下条件都满足时，芯片进入休眠模式 2：

- 系统当前的状态为“不充不放”；
- 当前系统不处于过温或者低温保护状态；
- 当前系统不处于内部内部过热保护状态；
- 当前系统不处于断线保护状态；
- 当前系统不处于充放电过流保护或短路保护状态；
- 没有均衡。

当满足以上条件后，经过 15 秒进入休眠模式 2。休眠模式 2 强制关充放电管。

当 VD33 存在时，I2C 依然允许通讯。使用 I2C 通讯设置寄存器SLPWKUP (0xBB) 位，写入 0xEE，可以让硬件快速进入休眠模式，此时外部休眠条件被忽略；在休眠模式下，写入 0xCC 可以快速唤醒芯片。

满足以下任意条件时，芯片被唤醒，进入正常工作模式：

- 如果寄存器SWCFG[14] (0xB5, chgrin_wkup_en) 为 1，即允许充电器插入唤醒，如果此时不处于过压保护状态，插入充电器后，系统会被唤醒。
- 如果寄存器SWCFG[15] (0xB5, ldon_wkup_en) 为 1，即允许负载插入唤醒，如果此时不处于过放保护状态，插入负载后，系统会被唤醒。

13.5 电压采集

芯片可以测量 4~8 串电池电压和一路总压，电池电压测量信号通过 VC0~VC8 输入，总压信号通过 VBAT 输入。单体电压和总压采集输入前端的推荐滤波电路如图9所示。推荐前端滤波电路使用 1kΩ 电阻和 22nF 电容。




图 9: 电池电压输入滤波电路

当采样串数少于 8 串时，参考下表：

电池串数	悬空的管脚	使用的管脚
3 节电池	VC3 - VC7 与 VC2 短接一起	VC1 - VC2, VC8
4 节电池	VC3 - VC6 与 VC2 短接一起	VC1 - VC2, VC7 - VC8
5 节电池	VC3 - VC5 与 VC2 短接一起	VC1 - VC2, VC6 - VC8
6 节电池	VC3 - VC4 与 VC2 短接一起	VC1 - VC2, VC6 - VC8
7 节电池	VC3 与 VC2 短接一起	VC1 - VC2, VC4 - VC8
8 节电池		VC1 - VC8

单体电压采样范围为 0~5V。芯片内部使用 ADC1 进行采样并转换，芯片在常温下 (25°C)，电池的采样精度优于 $\pm 2\text{mV}$ ，全温度范围内 (- 40°C~80°C)，电池单体的采样精度优于 $\pm 10\text{mV}$ 。

自动采样的模式下，芯片会根据配置的串数进行相应的采样。转换完成后，电芯电压的结果位于寄存器 CELL01~CELL02 (0x91~0x92), CELL03~CELL08 (0x9C~0xA1) 里面，LSB = 0.16mV。

手动触发采样时，可设置寄存器 ADC1REQ (0x70)，设置转换电芯节数，转换精度等。转换完成后，更新标志位和相应的转换结果寄存器。

总压需要手动触发测量，设置寄存器 ADC1REQ (0x70)，转换的结果位于寄存器 VBAT (0xA8)，LSB = 3.2mV。

13.6 电流采集

电流采样输入引脚为 SRN 和 SRP，信号大小为 $\pm 200\text{mV}$ 。采样输入外部滤波电路推荐如图10进行设计。




图 10: 电流采样推荐电路设计以及内部结构示意图

图10为电流采样的推荐电路，电流采样电阻 R_{sense} 两端，经过滤波网络输入到 SRP 和 SRN 两端。推荐的 RC 滤波网络参数为 10Ω 和 $2.2\mu\text{F}$ 。电流采样管脚的信号，可作为 ADC1 的信号源，可作为 ADC2 的信号源，同时也可作为内部过流 & 短路检测模块的输入源。

13.6.1 ADC1 电流采集

电流信号可以使用 ADC1 进行采样。ADC1 可以配置为自动电流检测。自动检测电流时，采样精度可以设置为 14bit、16bit 或者 18bit。可通过设置寄存器 `OPTION[7:6] (adc1_crrt_lsb[1:0])` 设置精度，

‘00’ / ‘01’ : 14 位精度;

‘10’ : 16 位精度;

‘11’ : 18 位精度。

测量完成后，电流结果更新在寄存器 `CRRT0 (0xA5)` 和 `CRRT1 (0xA6)`，两个寄存器共组成一个 18bit 的转换结果，最高位为符号位，LSB=2.5μV。

芯片允许使用手动触发 ADC1 的电流采样，设置寄存器 `ADC1REQ (0x70)` 相关的位，转换完成后，会更新相应的标志位和结果寄存器。

可以通过设置寄存器 `CFGLOCK[4:0] (0x1F, idle_range[4:0])` 来设置充放电状态阈值。当采样值绝对值在寄存器设定的范围内，认为电池处于静置状态。当超过该范围，则根据采样的结果符号，判定芯片处于充电状态还是放电状态。

当充放电状态更新时，会产生相应的标志位 `FLAG2[3, 2, 1] (0xC3, dischg_flag, chg_flag, idle_flag)`。如果使能 `IE2[3, 2, 1] (0xC4, dischg_ie, chg_ie, idle_ie)` 中断输出，在产生这些标志时，Alarm 管脚输出中断，直到标志位被清零（写 1 清零）。读取寄存器 `STATUS2[3, 2, 1] (0xC5, dischg_status, chg_status, idle_status)`，获取当前充放电状态。

13.6.2 ADC2 电流采集

ADC2 专用于测量电流使用，它的参考电压是 V_{REF2} (262mV)，ADC2 在自动工作模式下默认不开启。ADC2 只能通过设置寄存器 `ADC2EN[0] (0xD0, sw_adc2_en)` 使能。

ADC2 可以设置为 18bit 的精度，或者 20bit 的精度，设置寄存器 `ADC2EN[1] (0xD2, adc2_lsb)` 来设置



采样精度。

0 表示选择 18bit, $LSB=2\mu V$, 转换时间为 62.5ms;

1 表示选择 20bit, $LSB=0.5\mu V$, 转换时间为 125ms。

ADC2 的转换结果保存在寄存器 **ADC2D0 (0xD8)** 和 **ADC2D1 (0xD9)** 内, 两个寄存器共组成 20bit 的数。
 $LSB=0.5\mu V$ 。

由于外部信号噪声和 ADC 的零点漂移, 会影响库仑计计量, 芯片可以设置一个“零区”的电流阈值 **ADC2ZERO[7:0] (0xD2, adc2_zero_range[7:0])**, 当充放电电流值小于这个电流阈值时, ADC2 转换结果会被清零。

建议 MCU 使用 ADC2 来获取电流值, 获取精度更高的电流采样值。

芯片内部库仑计按照 ADC2 的转换周期进行累加。库仑计共 32 位, 带符号补码表示。库仑计累加结果存放在寄存器 **CCH16 (0xDA)** 和 **CCL16 (0xDB)** 中, 此寄存器也可被 MCU 读写操作。当 32bit 库仑计发生溢出时, 会产生相应的标志位, 标志位在寄存器 **FLAG2[15, 14] (0xC3, ccuf_flag, ccof_flag)**。ccuf_flag 表示下溢出, ccof_flag 表示上溢出, 均为写 1 清零。若设置寄存器 **IE2[15, 14] (0xC4, ccuf_ie, ccof_ie)** 为 1, 当标志位产生时, Alarm 管脚输出中断信号, 直到标志位被清零 (写 1 清零)。

ADC2 只在工作模式下是开启的, 在休眠模式下自动关闭。

13.7 外部温度采集

AMG8603 内部集成 3 路外部温度通道，设置寄存器 `UTDCFG[7:6]` (`0x1C`, `ts_cfg[1:0]`) 选择测量通道数量和组合。可配的选项有：

- 00: 外部只有 TS0;
- 01: 外部只有 TS0 和 TS1;
- 10: 外部只有 TS0 和 TS2;
- 11: 外部有 TS0, TS1 和 TS2。

AMG8603 的温度测量参考示意图如下：




图 11: AMG8603 内部温度测量示意图

图11中，测量温度需要在 TS_n 管脚接 NTC，测量 NTC 电阻时会内部恒流源上拉，电流在各通道形成压降，ADC1 对压降进行采样。

芯片内部根据高低温自动切换电流大小，在高温的情况下，芯片输出的测量电流为 100μA，在低温的情况下，输出的测量电流为 12μA。

AMG8603 内部集成高精度参考电阻 R12K。计算温度时，R12K 的电压采样值需要参与计算。

获取温度值的计算方法如下：

- 读取 TS_n 的转换值，即读取寄存器 TS0~TS2 (0xA2~0xA4)；
- 读取 VR12K 的转换值，即读取寄存器 VR12K (0xA7)；
- 算出外部 NTC 此时的电阻值，公式为： $VR = (12K \times TS_n) / VR12K$ ；
- 根据算出的 NTC 电阻值 VR，通过 103AT-4 的温度公式或查表计算出相应的温度。



13.8 辅助信号采集

ADC1 在测量的辅助信号为:

- VCC 电压
- VDDA 电压
- VBAT 电压
- DSGD 电压
- TS1、TS2 作为模拟通道的电压

辅助信号不包含在自动扫描的时序中，需要手动的触发测量辅助信号。方法是直接写寄存器ADC1REQ (0x70) 设置相关的通道。具体请查询寄存器 0x70 的内容。

13.8.1 VCC 电压采集

指测量 VCC 管脚的电压，使用ADC1REQ (0x70) 触发测量后，转换结果保存在寄存器COM (0xAF) 里面，读出寄存器后可以算出 VCC 管脚电压，LSB=3.2mV。

13.8.2 VDDA 电压采集

指的是测量 VDDA 管脚的电压，使用ADC1REQ (0x70) 触发测量后，转换结果保存在寄存器COM (0xAF) 里面，读出寄存器后可以算出 VDDA 管脚电压，LSB=0.16mV。

13.8.3 VBAT 电压采集

指的是测量 VBAT 管脚的电压，一般使用它进行电池总压的测量。使用ADC1REQ (0x70) 触发测量后，转换结果保存在寄存器VBAT (0xA8)里面，读出寄存器后可以算出 VBAT 管脚电压，LSB=3.2mV。

注意，在自动扫描模式下，执行一次断线检测，会更新此寄存器，因为断线检测需要满足每节电芯高于 1.5V。

13.8.4 DSGD 电压采集

DSGD 是负载检测管脚，负载检测一般是在放电 MOS 断开的情况下才进行检测。芯片可以检测此通道的电压值。

使用ADC1REQ (0x70) 触发测量后，转换结果保存在寄存器COM (0xAF) 里面，读出寄存器后可以算出 DSGD 管脚电压，LSB=3.2mV。

13.8.5 模拟电压采集

TS1 和 TS2 可以作为通用的模拟输入测量电压。

使用ADC1REQ (0x70) 触发测量后，转换结果保存在寄存器TS1 (0xA3) 或TS2 (0xA4)里面，读出寄存器后可以算出 TS1 或 TS2 管脚电压，LSB=0.08mV。

13.9 充电器和负载检测

下图是充电器和负载检测的参考原理图：




图 12: 充电器/负载检测

图12中，以充放电同口为例。DSG 是放电管驱动管脚，CHG 是充电管驱动管脚，DSGD 是负载检测管脚，CHGD 是充电器检测管脚。

13.9.1 负载检测

通过 DSGD 管脚检测负载，可参考图12的接法。当放电 MOS (Q1) 关断时，如果使能负载检测，DSGD 内部下拉电阻使能。通过检测 DSGD 电压是否低于 1.6V。假设负载存在，DSGD 被上拉，表明负载仍然存在。

负载检测在放电管关闭的情况下才会检测。

配置寄存器SWCFG[7] (0xB5, sw load chk):

1: 表示当放电管关闭后, MCU 需要检测负载在还是不在;

0: 无此要求。默认值为 0。

配置寄存器OPTION[5] (0x1E, Idchk md):

1: 表示需要的时候每隔 1s 检测 64ms;

0: 表示当需要的时候一直检测负载。

判断负载是否存在，是放电过流 1、放电过流 2、短路保护、欠压 (过放)、放电过温、放电低温保护后释放的条件之一。

- 如果寄存器 **OCDCFG[9] (0x17, ocsc_rls)** 为 1，发生放电过流 1、放电过流 2、短路保护后，如果检测到负载被移除 50ms，这些保护状态将被释放；
- 如果寄存器 **OPTION[12] (0x1E, uv_rls)** 为 1，发生欠压 (过放) 保护后，如果检测到负载被移除 50ms，同时电芯电压满足释放条件，欠压 (过放) 保护将被释放；
- 如果寄存器 **OPTION[9] (0x1E, otdutd_rls)** 为 1，发生放电过温或低温保护后，如果检测到负载被移除 50ms，同时温度满足释放条件，放电过温或低温保护被释放。

DSGD 还可以作为 ADC1 的输入信号，对负载的电压进行测量，详细内容请阅读“辅助信号采集”章节。



13.9.2 充电器检测

充电器检测是通过 CHGD 管脚实现，参考图12。当充电 MOS 关断时，如果使能充电器检测，芯片检测 CHGD 电压是否低于 - 0.3V。当此管脚低于 - 0.3V 时，表明充电器存在。

当充电器接入电池组，充电器的电压一般大于电池组电压，充电器正极与 P+ 连接，负极与 P - 连接，由于充电 MOS 处于断开状态，且充电器电压大于电池电压，此时使得 P - 低于 B - ，CHGD 管脚电压低于 - 0.3V，此时芯片判别充电器是存在。反之则不存在。

充电器检测在充电管关闭的情况下，进行检测。

配置寄存器 [SWCFG\[6\] \(0xB5, sw_chgr_chk\)](#)。

1：表示充电管关闭后，MCU 使能充电器检测；

0：无此要求。默认值为 0。

充电器是否存在，可以配置为充电过流保护事件的释放条件。如果寄存器 [OCCCFG\[9\] \(0x18, occ_rls\)](#) 为 1，发生充电过流保护后，每隔 2s 查看充电器是否已经被移除，若移除 OCC 保护将被释放。



13.10 I2C 通讯接口

采用通用的 I2C 端口，速率可达 400Kbps。芯片 I2C 器件地址为 0x18，即写操作为 0x18，读操作为 0x19。

写寄存器操作格式如下：

起始位	器件地址	寄存器地址	寄存器高位	寄存器低位	CRC8 校验	停止位
Start bit	18H	xxH (1byte)	xxH (1 byte)	xxH (1 byte)	xxH (1 byte)	Stop bit

其中写操作需要计算一个 CRC 值，计算方式如下函数：

说明：从第一个字节（器件地址）开始，到 CRC8 前面一个字节，参与 CRC8 计算：

```
1 uint8_t CRC3(uint8_t* buffer, int off, int len)
2 {
3     uint8_t crc = 0;
4     int i;
5
6     while (len-- > 0)
7     {
8         crc ^= buffer[off++]; // 每次先与需要计算的数据异或,计算完指向下一数据
9         for (i = 8; i > 0; --i) // 下面这段计算过程与计算一个字节 crc 一样
10        {
11            if ((crc & 0x80) != 0)
12                crc = (uint8_t)((crc << 1) ^ 0x07);
13            else
14                crc = (uint8_t)(crc << 1);
15        }
16    }
17
18    return crc;
19 }
```

读寄存器操作格式如下：

起始位	器件写地址	寄存器地址	起始位	器件读地址	寄存器高位	寄存器低位	CRC8 校验	停止位
Start bit	18H	xxH (1byte)	Restart bit	19H	xxH (1 byte)	xxH (1 byte)	xxH (1 byte)	Stop bit

CRC8 校验与写操作算法一致。



13.11 中断输出接口

Alarm 管脚可以配置事件中断输出，除了上电复位的事件外，其他事件均需要使能相应的中断使能，才可以输出相应的信号。

芯片启动时，会产生上电复位事件 (POR)，相应标志位寄存器FLAG1[15] (0xC0, por_flag) 被置位 1。此位需要被清零后，其他被使能的事件发生后才能发出 Alarm 中断信号。

当某个事件中断被使能且发生时，Alarm 输出低电平，只有清掉中断标志寄存器FLAG1, FLAG2, FLAG3, FLAG4 (0xC0,0xC3,0xC6,0xC8)对应的标志位，才能恢复 Alarm 信号电平。标志位写 1 清零。

中断使能寄存器IE1, IE2, IE3 (0xC1,0xC4,0xC7) 可以设置各种事件发生后是否使能输出到 Alarm 管脚。

除了中断外，芯片提供状态寄存器，分别是STATUS1, STATUS2, STATUS4, STATUS5 (0xC2、0xC5、0xC9、0xCA)，可以通过查询芯片当前的状态。

具体的事件标志位、中断使能、状态位，请参考寄存器列表。



13.12 EDSG 功能

AMG8603 的 EDSG 管脚是一个数字输入管脚，可以直接控制 DSG 管脚的输出。

EDSG 管脚与放电管驱动 DSG 的关系如下，0 和 1 分别代表低电平和高电平。X 为不限。

SWCFG[1:0] (0xB5, edsg_md[1:0])	CFGLOCK[14] (0x1F, edsg_ctrl)	EDSG 管脚	DSG 管脚
'00'	0	0	0
		1	1
	1	1	0
		0	1
'01'	X	0	0
		1	1
'10'	X	1	0
		0	1

EDSG 管脚允许 PWM 的信号输入，通过配置相关寄存器，可以实现在 PWM 输入的情况下，对放电过流或短路产生保护。在使用 PWM 驱动放电管时，保护延时是以 PWM 脉冲周期数来确定。PWM 模式保护功能描述如下：

- 配置寄存器SWCFG[1:0] (0xB5, edsg_md[1:0]) 为 '11'，表示 EDSG 管脚输入的信号为 PWM 波。此时 EDSG 信号和 DSG 的对应关系为高导通，低关断。
- 设置寄存器PWMC[15:11] (0xB6, scd_pwm_dt[4:0])。在使用 PWM 驱动放电管时，延时确认方式是以 PWM 脉冲周期数来确定，如果连续在此寄存器定义的周期数 (1~32) 内检测到短路，就会确认短路保护，立即关断放电管。释放的方式同正常的释放方式一样。正常的短路保护不受此影响。如果 PWM 信号出现连续高电平或者低电平 8ms，自动终止此次计数，计数器清零等待下一次。默认值为 2。
- 设置寄存器PWMC[9:0] (0xB6, ocd2_pwm_dt[9:0])：在使用 PWM 驱动放电管时，延时确认方式是以 PWM 脉冲周期数来确定，如果连续在此寄存器定义的周期数 (1~1024) 内检测到放电过流 2，就会确认放电过流 2 保护，立即关断放电管。释放的方式同正常的释放方式一样。正常的短路保护不受此影响。如果 PWM 信号出现连续高电平或者低电平 8ms，自动终止此次计数，计数器清零等待下一次。默认值为 15。

如果产生了 PWM 模式下的放电过流 2 保护，FLAG1[6] (0xC0, ocd2_pwm_flag)标志位置位，如果IE1[6] (0xC1, ocd2_pwm_ie) 为 1，发生此保护时，Alarm 管脚输出一个中断信号。可以通过查询STATUS1[6] (0xC2, ocd2_pwm_status) 来确定系统目前是否处于这种保护模式下。

如果产生了 PWM 模式下的短路保护，FLAG1[7] (0xC0, scd_pwm_flag)标志位置位，如果IE1[7] (0xC1, scd_pwm_ie) 为 1，发生此保护时，Alarm 管脚输出一个中断信号。可以通过查询STATUS1[7] (0xC2, scd_pwm_status) 确定系统目前是否处于该保护模式下。

13.13 保护功能

13.13.1 电压保护

芯片内部集成了与电芯电压相关的保护，包括过压 (过充) 和欠压 (过放) 保护

图13是过欠压保护的产生和恢复的示意图：




图 13: 过欠压保护示意图

过压 OV (过充) 保护

芯片内部有 3 个过压保护的参数，分别是过压保护值、过压恢复差值、过压检测时间。

过压 OV (过充) 保护产生条件：

- 任一电芯电压 \geq 过压保护值
- 此电压值维持时间 \geq 过压检测时间

过压 OV (过充) 保护释放条件：

- 过压保护值 - 任一电芯电压 \geq 过压恢复差值

设置寄存器 `OVCFG[7:0]` (`0x15, ov_range[7:0]`) 来对过压保护值进行设置，范围为 3276.8mV~4582.4mV，步长为 5.12mV。

设置寄存器 `OVCFG[13:8]` (`0x15, ov_rls_hys`) 来对过压恢复差值进行设置。全 0 表示无 OV 检测和保护功能。范围为 10.24mV~645.12mV，步长为 10.24mV。

设置寄存器 `OVCFG[15:14]` (`0x15, ov_dt[1:0]`) 来设置过压延时确认时。按采样次数计算，00: 2 次，01: 4 次，10: 8 次，11: 12 次。例如设置为 4 次，采样周期为 250ms，过压延时确认时间为 $250\text{ms} \times 4 = 1\text{s}$ 。

过压状态发生后，寄存器 `FLAG1[0]` (`0xC0, ov_flag`) 置 1 (写 1 清 0)；通过查询寄存器 `STATUS1[0]` (`0xC2, ov_status`)，获取当前是否还处在过压状态。

当设置寄存器 `IE1[0]` (`0xC1, ov_ie`) 为 1 时，产生过压保护后，Alarm 管脚输出一个中断电平信号 (低有效)，直到标志位被清零 (写 1 清零)。

发生过压 (过充) 事件后，芯片会进行过压保护，例如关闭充电管，具体保护逻辑请参考过压保护相关章节。



欠压 UV (过放) 保护

芯片内部有 3 个欠压保护的参数，分别是欠压保护值、欠压恢复差值、欠压检测时间。

欠压 UV (过放) 保护产生条件:

- 任一电芯电压 \leq 欠压保护值
- 此电压值维持时间 \geq 欠压检测时间

欠压 UV (过放) 保护释放条件:

- 任一电芯电压-欠压保护值 \geq 欠压恢复差值
- 满足上个条件后，如果 `OPTION[12] (0x1F, uv_rls)` 为 0，则欠压状态恢复；若 `uv_rls` 位为 1，当检测到负载移除 64ms 时，欠压状态恢复。

设置寄存器 `UVCFG[7:0] (0x16, uv_range[7:0])` 来对欠压保护值进行设置，范围为 1024mV~3635.2mV，步长为 10.24mV。电芯电压按 14 位计算时 $LSB=0.64mV$ 。

设置寄存器 `UVCFG[13:8] (0x16, uv_rls_hys[5:0])` 来对欠压恢复差值进行设置，全 0 表示无 UV 检测和保护功能。范围为 20.48mV ~1290.24mV，步长为 20.48mV。

设置寄存器 `UVCFG[15:14] (0x16, uv_dt[1:0])` 来设置欠压延时确认时间，按检测次数计算，00: 2 次，01: 4 次，10: 8 次，11: 12 次。这里的次数指的是采样次数，例如设置为 4 次，采样周期为 250ms，欠压延时确认时间就是 $250ms \times 4 = 1s$ 。

欠压状态发生后，寄存器 `FLAG1[1] (0xC0, uv_flag)` 会被置 1 (写 1 清 0)；当前是否还处在欠压状态可以查询寄存器 `STATUS1[1] (0xC2, uv_status)`。

如果寄存器 `IE1[1] (0xC1, uv_ie)` 为 1，产生欠压保护时，Alarm 管脚输出一个中断电平信号 (低有效)，直到标志位被清零 (写 1 清零)。

发生欠压 (过放) 事件后，芯片会进行欠压保护，例如关闭放电管，具体保护逻辑请参考欠压保护相关章节。

13.13.2 电流保护

通过 ADC1 的转换结果，芯片内部进行放电过流保护 1 (OCD1)。放电过流保护 1 需要设置的参数:

- 通过寄存器 `OCD CFG[8:0] (0x17, ocd1_range[8:0])` 设置放电过流保护 1 的阈值。全零表示无 OCD1 检测和保护功能。范围为 0.32mV ~163.52mV，步长为 0.32mV。
- 通过寄存器 `OCD CFG[11:10] (0x17, ocd1_dt[1:0])` 设置放电过流 1 的延时确认时间，按检测次数计算。可设置为 2/4/8/12 次。
- 通过寄存器 `OCD CFG[9] (0x17, ocsc_rls)` 设置放电过流 1 的保护释放条件。0 表示定时释放，定时 32s 后自动释放 OCD1 或者 OCD2 或者 SCD；1 表示负载移除后释放，负载移除后 50ms，或者电子锁关闭 50ms 后释放，否者不释放。

当前放电电流大于过流保护 1 的阈值并持续延时确认时间，放电过流保护 1 产生。当满足第三点释放条件时，放电过流保护 1 被释放。

放电过流保护 1 产生时，在寄存器 `FLAG1[2] (0xC0, ocd1_flag)`。如果设置 `IE1[2] (0xC1, ocd1_ie)` 中断使能，放电过流保护 1 产生时，Alarm 管脚会输出中断，直到标志位被清零 (写 1 清零)。通过读取寄存器 `STATUS1 [2] (0xC2, ocd1_status)` 来获取当前是否处于放电过流 1 保护的状态。

充电过流保护 (OCC)，是通过 ADC1 的转换结果来判断的，充电过流保护有几个需要设置的参数:



- 设置寄存器OCCCFG[8:0] (0x18, occ_range[8:0]) 来设置充电过流保护的阈值, 全零表示无 OCC 检测和保护功能。范围为 0.32mV ~163.52mV, 步长为 0.32mV。
- 设置寄存器OCCCFG[11:10] (0x18, occ_dt[1:0]) 来设置充电过流保护的延时确认时间, 按检测次数计算。可设置为 2/4/8/12 次。
- 设置寄存器OCCCFG[9] (0x18, occ_rls) 来设置充电过流的保护释放条件, 0 表示定时释放, 定时为 32s, 时间到就自动释放 OCC; 1 表示每隔 2s 查看充电器是否已经被移除, 若移除 OCC 才被释放, 否则不被释放。

当满足当前充电电流大于充电过流保护的阈值并持续延时确认时间, 充电过流保护产生。当满足第三点释放条件时, 充电过流保护被释放。

充电过流保护产生时, 会生产标志位, 寄存器FLAG1[5] (0xC0, occ_flag)置位。如果设置寄存器IE1[5] (0xC1, occ_ie), 在事件发生时, Alarm 管脚会输出中断, 直到标志位被清零 (写 1 清零)。可以通过读取寄存器STATUS1[5] (0xC2, occ_status) 来获取当前是否处于充电过流保护的状态。

13.13.3 放电过流 2 和短路保护

芯片内部集成过流比较器, 可以用于快速的放电过流保护 2 和短路保护。

放电过流 2 (OCD2) 检测阈值通常大于放电过流 1 (OCD1), 保护延迟时间小于放电过流 1(OCD1)。放电过流 2 功能不可以被关闭。

OCD2 的参数设置有:

- 放电过流 2 的阈值。通过设置寄存器OCD CFG[15:12] (0x17, ocd2_th[3:0]), 设置的范围是 20mV~170mV, 步长为 10mV。
- 放电过流 2 延时确认时间。通过设置寄存器OCCCFG[15:12] (0x18, ocd2_dt[3:0]), 可设置的值为 2ms~1000ms。

放电过流 2 的产生条件是, 电流信号大于放电过流 2 的阈值, 并持续了放电过流 2 的延时确认时间。产生事件后, 相应的标志位FLAG1[3] (0xC0, ocd2_flag) 置位。如果使能了放电过流 2 的中断输出, 即设置了IE1[3] (0xC1, ocd2_ie), Alarm 管脚输出低电平信号, 直到标志位被清零 (写 1 清零)。可通过读取寄存器STATUS1[3] (0xC2, ocd2_status), 来获取芯片此时是否是放电过流 2 的保护状态。

放电过流 2 的释放条件, 可设置寄存器的OCD CFG[9] (0x17, ocsc_rls)。

0: 表示定时释放, 定时为 32s, 时间到就自动释放;

1: 表示负载移除 50ms, 或者电子锁关闭 50ms (如果有电子锁输入的话), 否则不会被释放。

短路保护是 BMS 设计中一项非常重要的功能, 此时要求系统能非常快速的检测到这种短路情况并关断放电 MOS, 实现对短路的保护。

短路需要设置的参数有:

- 放电短路延时确认时间, 设置寄存器OTCCFG[15:12] (0x1A, scd_dt[3:0]): 可设置的区间为 30μs~1000μs, 步长为 61μs。
- 放电短路阈值, 设置寄存器UTDCFG[15:14] (0x1C, scd_th[1:0]), 放电短路的阈值可设置为放电过流保护的 2、3、4、5 倍。

短路的产生条件是, 电流信号大于短路的阈值, 并持续了短路延时确认时间。产生事件后, 相应的标志位FLAG1[4] (0xC0, scd_flag)置位。如果使能了短路的中断输出, 即设置了IE1[4] (0xC1, scd_ie), Alarm 管脚输出低电平信号, 直到短路状态被释放。可通过读取寄存器STATUS1[4] (0xC2, scd_status), 来获取芯片此时是否是短路的保护状态。

短路的释放条件是, 如果设置寄存器的OCD CFG[9] (0x17, ocsc_rls)。

0: 表示定时释放, 定时为 32s, 时间到就自动释放;



1: 表示要看负载是否被移除 50ms, 或者电子锁是否已经关闭 50ms (如果有电子锁输入的话), 否则不会被释放。

发生放电过流 2 或者短路事件后, 放电管的驱动会关闭, 直到状态恢复后才恢复正常的驱动。

该电流比较器的结果也会用于在同口输出的时候, 检测到充电或者放电电流之后, 强制打开另一个 MOSFET, 防止长时间使用 MOSFET 的体二极管, 造成损坏。

在充电管关闭时, 当有放电电流通过, 快速打开充电管, 用于对充电 MOS 的保护 (使得在同口应用中, 放电电流不从充电 MOS 的体二极管过)。这个比较阈值可通过设置寄存器 `OPTION[3:2] (indsg_th[1:0])`, 可设值有:

'00' : 2.5mV,

'01' : 5mV,

'10' : 7.5mV,

'11' : 10mV。

假设电流采样电阻为 R_{sense} , 对应的比较电流为 $indsg_th[1:0] / R_{sense}$ 。如果要使能这个功能, 还需要设置寄存器 `OPTION[15] (0x1E, dsgon_inchg)`。

此信号也用于 AMG8603 在休眠模式 1 的状态下, 通过放电电流唤醒芯片。一旦达到 `indsg_th[1:0]` 设置的阈值, 即会唤醒芯片恢复到正常工作状态。



13.13.4 推荐 AGND 布局建议

注意

芯片内部的过流比较器是基于 SRN 引脚和 AGND 之间的电压差进行电流的判断的，因此，实际布局的时候，需要考虑大功率线的电流分布和 SRP 以及 AGND 之间的压差是否在合理范围内。

图14中所示，A 点位于采样电阻正下方的位置，并且和 SRP 之间基本接近。A 点为推荐的最优化的 AGND 引出位置。B 点和 C 点均远离了大功率电流集中的区域，若从该位置引出连线到 AGND 引脚，则会造成 OCD2/SCD 的保护参数和真实电流之间存在 mV 级别的偏差。




图 14: AGND 布局建议

13.13.5 温度保护

温度相关的保护包括：放电高温保护、放电低温保护、充电高温保护、充电低温保护。




图 15: 温度保护示意图

充电高温保护

充电高温保护需要设置的参数有：

- 充电过温保护起始温度 TP1，设置寄存器OTDCFG[13:7] (0x19, otc_range[6:0])，可设置的范围为 39°C ~67°C。
- 充电过温保护释放滞回温度 TP2，设置寄存器OTCCFG[11:6] (0x20, otc_rls_hys[5:0])，可设置的范围为 3°C ~10°C。
- 充电过温保护延时确认时间 T，设置寄存器OTDCFG[15:14] (0x19, ot_dt[1:0])。按检测次数计算，00: 2 次，01: 4 次，10: 8 次，11: 12 次。

当 TP2=0 时，不进行充电过温保护；

当 TP2>0，任一温度点高于 TP1，并持续时间 T，即进入充电过温保护；

当前正在充电过温保护时，如果温度降低到 (TP1 - TP2) 时，保护释放。

充电高温保护发生后，会闭充电 MOS，同时标志位寄存器FLAG1[9] (0xC0, otc_flag)置位。如果使能了充电高温保护中断寄存器IE1[9] (0xC1, otc_ie) 为 1，发生事件同时，Alarm 管脚会输出中断信号，直到标志位被清零 (写 1 清零)。查询当前是否处于充电高温保护状态，可读取寄存器STATUS[9] (0xC2, otc_status)。

放电高温保护

放电高温保护需要设置的参数有：

- 放电过温保护起始温度 TP1，设置寄存器OTDCFG[6:0] (0x19, otd_range[6:0])，可设置的范围为 55°C ~85°C。
- 放电过温保护释放滞回温度 TP2，设置寄存器OTCCFG[5:0] (0x1A, otd_rls_hys[5:0])，可设置的范围为 3°C ~10°C。
- 放电过温保护延时确认时间 T，设置寄存器OTDCFG[15:14] (0x19, ot_dt[1:0])，按检测次数计算，00: 2 次，01: 4 次，10: 8 次，11: 12 次。

当 TP2=0 时，不进行放电过温保护；

当 TP2>0，任一温度点高于 TP1，并持续时间 T，即进入放电过温保护；

当前正在放电过温保护时，如果温度降低到 (TP1 - TP2) 时，如果寄存器OPTION[9] (0x1E, otdutd_rls) 为 0，则保护释放；如果 otdutd_rls 位为 1，需要检测负载已经被移除 50ms 后保护释放。

放电高温保护发生后，会关闭放电 MOS，标志位寄存器FLAG1[8] (0xC0, otd_flag) 置位。如果使能



了放电高温保护中断，即寄存器IE1[8] (0xC1, otd_ie) 为 1，发生事件同时，Alarm 管脚会输出中断信号，直到标志位被清零 (写 1 清零)。查询当前是否处于放电高温保护状态，可读取寄存器STATUS[8] (0xC2, otd_status)。

充电低温保护

充电低温保护需要设置的参数有：

- 充电低温保护起始温度 TP1，设置寄存器UTCCFG[13:7] (0x1B, utc_range[6:0])，可设置的范围为 -27°C ~3°C。
- 充电低温保护释放滞回温度 TP2，设置寄存器UTDCFG[13:8] (0x1C, utc_rls_hys[5:0])，可设置的范围为 3°C ~8°C。
- 充电低温保护延时确认时间 T，设置寄存器UTCCFG[15:14] (0x1B, ut_dt[1:0])，按检测次数计算，00: 2 次，01: 4 次，10: 8 次，11: 12 次。

当 TP2=0 时，不进行充电低温保护；

当 TP2>0，任一温度点低于 TP1，并持续时间 T，即进入充电低温保护；

当前正在充电低温保护时，如果温度上升到 (TP1+TP2) 时，保护释放。

充电低温保护发生后，会关闭充电 MOS，同时标志位也会被置起，即寄存器FLAG1[10] (0xC0, utc_flag)。如果使能了充电高温保护中断，即寄存器IE1[10] (0xC1, utc_ie) 为 1，发生事件同时，Alarm 管脚会输出中断信号，直到标志位被清零 (写 1 清零)。查询当前是否处于充电低温保护状态，可读取寄存器STATUS[10] (0xC2, utc_status)。

放电低温保护

放电低温保护需要设置的参数有：

- 放电低温保护起始温度 TP1，设置寄存器UTCCFG[6:0] (0x1B, utd_range[6:0])，可设置的范围为-30°C ~0°C。
- 放电低温保护释放滞回温度 TP2，设置寄存器UTDCFG[5:0] (0x1C, utd_rls_hys[5:0])，可设置的范围为 3°C ~8°C。
- 放电低温保护延时确认时间 T，设置寄存器UTCCFG[15:14] (0x1B, ut_dt[1:0])，按检测次数计算，00: 2 次，01: 4 次，10: 8 次，11: 12 次。

当 TP2=0 时，不进行放电低温保护；

当 TP2>0，任一温度点低于 TP1，并持续时间 T，即进入放电低温保护；

当前正在放电低温保护时，如果温度上升到 (TP1+TP2) 时，如果寄存器OPTION[9] (0x1E, otdutd_rls) 为 0，则保护释放；如果 otdutd_rls 位为 1，需要检测负载已经被移除 50ms 后保护释放。

放电低温保护发生后，会关闭放电 MOS，同时标志位也会被置起，即寄存器FLAG1[11] (0xC0, utd_flag)。如果使能了放电高温保护中断，即寄存器IE1[11] (0xC1, utd_ie) 为 1，发生事件同时，Alarm 管脚会输出中断信号，直到标志位被清零 (写 1 清零)。查询当前是否处于放电低温保护状态，可读取寄存器STATUS[11] (0xC2, utd_status)。

过温温度阈值计算

根据 103AT-4 的温度特性，芯片内部设计两路电流源 12μA 和 100μA。当测量高温时，使能 100μA，测量低温时，使能 12μA。

当使用 12μA 恒流源测量时，比值表示为



$$P12 = \frac{V_{NTC_ADC}}{V_{R12K_ADC}} \times 256 = \frac{R_{NTC}}{R_{12K}} \times 256$$

当使用 100μA 恒流源测量时，比值表示为

$$P100 = \frac{V_{R12K_ADC}}{V_{NTC_ADC}} \times 256 = \frac{R_{12K}}{R_{NTC}} \times 256$$

对于放电高温保护，其温度的设置范围设计值为 60℃ ~85℃，比如把温度保护点设为 70℃，根据 103AT4 温度阻值对应表可查得：2.228KΩ@70℃，根据上面 p100 的公式可得：

$$P100 = \frac{12K}{2.228K} \times 256 = 1378.815$$

四舍五入取整为 1379。根据 OTP 中 otd_range[6:0] 的定义，在 otd_range[6:0] 中应该写入的值为：(1379 - 869) /10 = 51。

下表为 OTD 温度点所对应的设定阈值：

温度点	NTC 阻值	按 P100 公式计算后取整	设定阈值 otd_range[6:0] (取整 (P100-869) /10)	温度点	NTC 阻值	按 P100 公式计算后取整	设定阈值 otd_range[6:0] (取整 (P100-869) /10)
55	3.536	869	0	71	2.163	1420	55
56	3.425	897	3	72	2.1	1463	59
57	3.318	926	6	73	2.039	1507	64
58	3.215	956	9	74	1.98	1552	68
59	3.116	986	12	75	1.924	1597	73
60	3.02	1017	15	76	1.869	1644	78
61	2.927	1050	18	77	1.816	1692	82
62	2.838	1082	21	78	1.765	1741	87
63	2.751	1117	25	79	1.716	1790	92
64	2.668	1151	28	80	1.668	1842	97
65	2.588	1187	32	81	1.622	1894	103
66	2.511	1223	35	82	1.577	1948	108
67	2.436	1261	39	83	1.533	2004	114
68	2.364	1299	43	84	1.492	2059	119
69	2.295	1339	47	85	1.451	2117	125
70	2.228	1379	51				

在进行放电高温 (OTD) 检测时，如果内部计算出来的 p100 比值大于 1379，就认为此时温度高于 70℃。

当发生 OTD 保护后，释放的阈值通过保护点的迟滞来设置。以 70℃ 作为 OTD 的温度保护点，若温度低于 65℃ 时释放，迟滞的温度为 - 5℃。在 65℃ 时，NTC 的阻值为 2.588KΩ。从上表可知 P100 = 1187，



迟滞设置为

$$H = (P100_{70^{\circ}\text{C}} - P100_{65^{\circ}\text{C}} - 60) / 10 = 13$$

所以应设置参数 $\text{otd_rls_hys}[5:0] = 13$ 。

在芯片内部通过反算会恢复成释放的阈值为 $1379 - (13 \times 10 + 60) = 1189$ ，相比理论上的释放阈值 1187 有误差，该误差在接受范围内。

充电高温 (OTC) 保护及释放计算如同 OTD，区别在于温度保护的的范围不一样 ($40^{\circ}\text{C} \sim 65^{\circ}\text{C}$)， $\text{otc_range}[6:0]$ 和 $\text{otc_rls_hys}[5:0]$ 的步长为 6。

低温温度阈值计算

对于放电低温保护，其温度的设置范围设计值为 $-30^{\circ}\text{C} \sim 0^{\circ}\text{C}$ 。比如把温度保护点设为 -20°C ，根据 103AT4 温度阻值对应表可查得： $67.77\text{K}\Omega @ -20^{\circ}\text{C}$ ，根据上面 p20 的公式可得：

$$P12 = \frac{67.77\text{K}}{12\text{K}} \times 256 = 1445.76$$

四舍五入取整为 1446。根据 OTP 中 $\text{utd_range}[6:0]$ 的定义， $\text{utd_range}[6:0]$ 应为： $(1446 - 582) / 20 = 43$ (取整)。

下表为 UTD 温度点所对应的设定阈值：

温度点	NTC 阻值	按 P12 公式计算后取整	utd_range[6:0] (取整 (P20-582) / 20)	温度点	NTC 阻值	按 P12 公式计算后取整	utd_range[6:0] (取整 (P20-582) / 20)
- 35	144.1	3074	125	- 17	58.68	1252	34
- 34	136.7	2916	117	- 16	55.97	1194	31
- 33	129.6	2765	109	- 15	53.41	1139	28
- 32	123.3	2630	102	- 14	50.98	1088	25
- 31	117.1	2498	96	- 13	48.68	1039	23
- 30	111.3	2374	90	- 12	46.5	992	21
- 29	105.7	2255	84	- 11	44.43	948	18
- 28	100.5	2144	78	- 10	42.47	906	16
- 27	95.52	2038	73	- 9	40.57	865	14
- 26	90.84	1938	68	- 8	38.77	827	12
- 25	86.43	1844	63	- 7	37.06	791	10
- 24	82.26	1755	59	- 6	35.44	756	9
- 23	78.33	1671	54	- 5	33.9	723	7
- 22	74.61	1592	51	- 4	32.44	692	6
- 21	71.1	1517	47	- 3	31.05	662	4

Continued on next page



温度点	NTC 阻值	按 P12 公式计算后取整	utd_range[6:0] (取整 (P20-582) /20)	温度点	NTC 阻值	按 P12 公式计算后取整	utd_range[6:0] (取整 (P20-582) /20)
- 20	67.77	1446	43	- 2	29.73	634	3
- 19	64.57	1377	40	- 1	28.48	608	1
- 18	61.54	1313	37	0	27.28	582	0

在进行放电低温 (UTD) 检测时，如果内部计算出来的 p12 值大于 $43 \times 20 + 582 = 1442$ (比理论值 1446 有误差，对应的温度误差较小，可以接受)，就认为此时温度低于了 -20°C 。

当发生 UTD 保护后，释放的阈值通过保护点的迟滞来设置。比如 -20°C 为 UTD 的温度保护点，迟滞的温度设为 5°C ，温度高于 -15°C 时释放。

在 -15°C 时，NTC 的阻值为 $53.41\text{K}\Omega$ ，从上表可知它的 $P12 = 1139$ ，它的迟滞设置为

$$H = (P12_{-20^{\circ}\text{C}} - P12_{-15^{\circ}\text{C}} - 40) / 20 = 14$$

所以应设置参数 `utd_rls_hys[5:0] = 14`。

在芯片内部通过反算会恢复成释放的阈值为 $1446 - (14 \times 20 + 20) = 1146$ ，相比理论上的释放阈值 1139 会有一点小误差，但这个误差是可接受的。所以当比值小于释放阈值 1139 时就释放 UTD。

充电低温 (UTC) 保护及释放如同 UTD，只是温度保护的的范围不一样，`utc_range[6:0]` 和 `utc_rls_hys[5:0]` 的步长为 12，而不是 20。

内部过温保护

芯片会检测内部温度，当内部温度大于 145°C 时，启动温度保护，停止所有操作，关闭所有 MOS 驱动，芯片进入深度休眠状态。并且一直检测温度，当温度恢复到小于 115°C 时，恢复芯片所有功能。

13.13.6 断线检测

芯片集成了断线检测功能。断线检测可以在自动运行的模式下，也可以软件触发。




图 16: 断线诊断示意图

假设在图16的红色画“×”的地方发生断线。当芯片执行断线检测时，会进行以下动作：

- 使能 VC1 和 VC2 的被动均衡，内部均衡 mos 导通，时间 T1 (见图16)。
- 关闭 VC1 和 VC2 的被动均衡，延时时间 T2 (见图16)，若断线，VC2 - VC1 电压被拉低以后无法恢复；而如果没有断线的话，VC2 管脚电压可以快速恢复。
- 经过前 2 步后，开始采样电池电压 (时间段为 T3)。如果电芯电压小于 0.8V 则为断线，如果电芯电压大于 1V 则无断线发生。

触发断线保护后，芯片关闭充电 MOS 驱动，即 CHG 管脚。当断线检测到事件恢复之后，CHG 管脚会重新打开驱动。

芯片允许手动以断线检测的时序触发测量电芯电压，通过设置寄存器ADC1REQ[6] (0x70, sw_co_sel)为 1，然后选择好想测量的通道，触发测量。执行测量命令时，芯片将会以测量断线的方式进行电压测量，可以参考本节对断线检测原理描述中的波形图。

自动检测

配置寄存器OPTION[13] (0x1E, co_en)为 1，使能自动断线检测；关闭则将此位配置为 0。检测周期为 64s。当断线完成后，会产生相应标志位FLAG3[5] (0xC6, auto_cochk_done_flag)，此位置 1 表示有自动断线检测完成，否则表示未完成或没有开始检测。写 1 清零。

软件触发检测

断线检测也可以由软件触发，触发的方式是写 0x1017 到寄存器COCHKREQ (0x72)，即可开始进行断线检测。

断线做完以后会产生相应标志位FLAG3[2] (0xC6, sw_cochk_done_flag)，此位置 1 表示断线检测完成，否则表示未完成或没有开始检测。写 1 清零。

检测的结果可以查询寄存器FLAG1[13] (0xC0, co_flag)，此位置 1 表示有断线，为 0 则表示正常。

在手动触发断线检测时，需要确保平均电压大于 1.5V。否则不会执行断线检测指令。



13.14 被动均衡

芯片集成被动均衡功能，均衡管脚与电压采样管脚复用。被动均衡可以配置相关参数后自主运行，也可以由通讯控制手动设置均衡。当某一节电芯开启被动均衡时，芯片内部有等效的开关导通，形成电流回路。建议外置三极管或 MOS 管，增加均衡电流能力。

当某一节电芯开启被动均衡时，芯片内部有等效的开关导通，形成电流回路。目前芯片内部均衡只支持 6mA 以下的均衡电流。当需要更大的均衡电流时，需要在外置三极管或 MOS 管。

内部均衡和外部均衡的参考示意如图17：




图 17: 电池被动均衡电路示意图

由内部均衡可以看出，某串电芯均衡时，均衡电流会通过两个 R_b 和内部均衡 MOS 的导通阻抗，内部 MOS 导通阻抗约为 300Ω 。均衡电流 $I_b = V_{celln} / (2 \times R_b + R_{INFET})$ 。 R_{INFET} 为内部 MOSFET 导通阻抗。

外部均衡中，某一节电芯均衡时，内部均衡管导通后，驱动外部的三极管 (或 MOS 管) 导通，均衡电流约为 $I_b = V_{celln} / R_b$ 。

如果有两节相邻的电芯满足了均衡的条件，每一个采样周期完成，均衡的电芯会奇偶进行一次轮换。相邻的电芯不允许同时均衡。

芯片在做电芯电压的采样时，会关闭均衡，采样完成，重新恢复均衡。

13.14.1 自动均衡

自动均衡在配置的电池串数之内进行，例如，芯片被配置为 7 节采样，自动均衡将只判断配置的 7 节电芯的电压。

自动均衡可以被禁止，也可以被使能。下面是具体操作：

禁止被动均衡方式：

· 设置寄存器 `CBCFG[6:0]` (`0x1D`, `cb_range[6:0]`) 为 0。

使能自动被动均衡：

- 设置寄存器CBCFG[6:0] (0x1D, cb_range[6:0])为均衡起始电压;
- 设置寄存器CBCFG[13:12] (0x1D, cb_diff[1:0]) 为均衡电芯压差;
- 设置寄存器CBCFG[7] (0x1D, cb_ctrl), 选择均衡条件, 只在充电下做均衡, 或者在充电或者不充不放电时做均衡。

设置参数后, 当某一节电芯的电压比最低电压之差大于 cb_diff[1:0] 压差, 并且此节电芯电压大于均衡起始电压, 此节电芯将会被均衡。

为了更清楚的认识自动均衡和采样的时序关系, 图18是两串相邻电芯在做均衡和采样时的时序切换。在 T1 时间段, 第 1 串电池进行均衡; T2 时间段, ADC1 采样, 同时均衡处于关闭状态; T3 时间段, 第二串电池进行均衡。




图 18: 电池自动均衡时序

13.14.2 手动均衡

手动设置被动均衡的方法如下:

- 设置寄存器SWOPTION[0] (0xB1, sw_cb_en) 为 1, 由 MCU 来控制均衡。
- 设置寄存器SWCB0和SWCB1的 sw_cb[16:0], 开启对应电芯的均衡。

需要注意的是, 如果相邻两节电芯置位, 只有一节能被均衡。芯片会从最低节电芯开始判断, 将不符合“相邻电芯不能同时开启均衡”条件的剔除。手动设置均衡, 芯片不会自动进行奇偶相邻通道切换。

通过读取寄存器CBSEL1和CBSEL2的 cb_sel[16:0], 获取当前是电芯均衡状态, 读回来的值是实时状态值。需注意, 在 ADC1 采样期间, 均衡会关闭, 如果恰好此时读此寄存器, 读回的值是 0, 表示均衡被暂时关闭。当采样完成, 均衡会被恢复。

芯片内置均衡 30s 超时保护, 若外部没有更新SWCB寄存器, 内部看门狗超时, 均衡关闭。均衡超时保护后, 寄存器FLAG2[7] (0xC3, swcb_tout_flag)置 1, 写 1 清零。使能寄存器IE2[7] (0xC4, swcb_tout_ie), Alarm 管脚输出中断信号, 直到标志位并清零。

通过 MCU 可以诊断均衡通路是否正常。操作如下:

- 手动设置寄存器ADC1REQ[12,6] (0x70, sw_cb_adc, sw_co_sel)置 1, 允许均衡时采样功能。
- 手动对电池进行采样, 芯片将以边做均衡边采样的方式, 更新采样的电池电压值。
- 获取此值以后, 通过和正常情况下电压值的对比, 可以用来当前节电芯的均衡电路是否正常启动。

图19是均衡时采样的波形。先开启某一串的电芯的被动均衡, 等待 T1 时间, 然后开始采样 (T2 时间段), 采样完成后恢复。





图 19: 电池手动均衡时序



14 封装


QFN-48



符号	毫米 (millimeters)			符号	毫米 (millimeters)		
	最小值	典型值	最大值		最小值	典型值	最大值
A	0.70	0.75	0.80	D2	5.30	5.40	5.50
A1	0.00	0.02	0.05	E2	5.30	5.40	5.50
A3	0.203 REF			e	0.50 BSC		
b	0.18	0.23	0.28	L	0.350	0.450	0.550
D	6.924	7.000	7.076	K	0.20	-	-
E	6.924	7.000	7.076	R	0.09	-	-



15 卷带信息



产品名称	封装类型	D1 (mm)	W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin 1 位置
AMG8603-QNCR	QFN-48								



16 订货信息

订单料号	封装类型	MSL 等级	工作温度	丝印	Eco	每卷数量
AMG8603-QNCR	QFN-48	3	- 40°C-85°C	AMG8603	Green	



声明

迈巨微电子提供技术和可靠性数据（包括数据手册）、设计资源（包括参考设计）、应用程序或其他设计建议、WEB 工具、安全信息以及其他资源“按原样”并承担所有错误，并否认所有明示和暗示的保证，包括但不限于任何对适销性、特定用途适用性或不违反第三方的默示保证方知识产权。

迈巨微电子有限公司

Copyright © 2022,Amagictech Inc.