

基于ARM® 32位Cortex®-M4F微控制器，配有256 K字节到512 K字节
闪存、sLib、QSPI、SDRAM、17个定时器、2个ADC、
23个通信接口（3个CAN或CANFD、OTGFS、EMAC）

功能

■ 内核：带有FPU的ARM® 32位Cortex®-M4F CPU

- 最高192 MHz工作频率，带存储器保护单元（MPU），内建单周期乘法和硬件除法
- 内建浮点运算单元（FPU）
- 具有DSP指令集

■ 存储器

- 256 K字节到512 K字节的闪存存储器
- 26 K字节的启动程序代码区作启动加载程序（Bootloader）用，可一次性配置成一般用户区
- 4 K字节的OTP存储器
- sLib：将指定之主存储区设为执行代码安全库区，此区代码仅能调用无法读取
- 144 K字节到108 K字节的SRAM（可规划为128 K字节到96 K字节带奇偶校验）
- 具有16位数据总线的外部存储器控制器（XMC）：支持SRAM、PSRAM、NOR和SDRAM存储器
- QSPI接口，用于连接外部SPI闪存存储器或SPI RAM扩展，支持地址映射模式

■ XMC作为LCD并口，兼容8080/6800模式

■ 电源控制（PWC）

- 2.4V至3.6V供电
- 上电复位（POR）、低电压复位（LVR）、电源电压监测器（PVM）
- 低功耗模式：睡眠、深睡眠、和待机，6个WKUP引脚可唤醒待机模式
- V_{BAT} 为LEXT、ERTC和20个32位的电池供电寄存器（BPR）供电

■ 时钟和复位管理（CRM）

- 4至25 MHz晶体振荡器（HEXT）
- 内置经出厂调校的48 MHz高速时钟（HICK），25 °C达1 %精度，-40 °C至+105 °C达2.5 %精度，带自动时钟校准（ACC）功能
- 32 kHz晶振（LEXT）
- 低速内部时钟（LICK）

■ 模拟模块

- 2个12位5.33 MSPS A/D转换器，多达16个外部输入通道；分辨率12/10/8/6位可调；硬件过采样最高达16位分辨率
- 温度传感器（ V_{TS} ）、内部参考电压（ V_{INTRV} ）、 V_{BAT} 电池电压监控（ $V_{BAT}/4$ ）
- 2个12位D/A转换器

■ DMA

- 2个7通道DMA控制器共14通道，支持完全弹性映射

■ 多达117个快速GPIO端口

- 所有GPIO口可以映像到16个外部中断（EXINT）
- 几乎所有GPIO口可容忍5 V输入信号

■ 多达17个定时器（TMR）

- 2个16位8通道高级定时器，PWM互补输出带死区控制和紧急刹车功能
- 多达8个16位和2个32位通用定时器，每个定时器最多达4个用于输入捕获/输出比较/PWM或脉冲计数的通道和增量编码器输入
- 2个16位基本定时器
- 2个看门狗定时器（一般型WDT和窗口型WWDT）
- 系统滴答定时器：24位递减计数器

■ ERTC：增强型RTC，具有自动唤醒、闹钟、亚秒级精度、及硬件日历，带校准功能

■ 多达23个通信接口

- 3个I²C接口，支持SMBus/PMBus
- 8个USART接口；支持主同步SPI和调制解调器控制；具有ISO7816接口、LIN、IrDA、和RS485驱动使能；支持TX/RX可配置引脚互换
- 4个SPI接口（40 M位/秒），均可复用为半双工I²S接口；其中I²S2/I²S3支持全双工
- 另有1个独立全双工I²S接口（I²SF）
- 3个CAN接口，各内置1408字节的专用缓存（其中AT32F456/457支持CAN FD协议）
- SDIO接口

- OTGFS全速控制器含片上PHY，内置1280字节的专用缓存，设备模式时支持无晶振（Crystal-less）
- 10/100M以太网MAC（EMAC）：有专用DMA和4 K字节缓存，支持IEEE 1588, MII/RMII接口（只有AT32F457支持）
- 红外发射器（IRTMR）

- **CRC计算单元**
- **96位的芯片唯一码（UID）**
- **AES硬件加速器，支持256/192/128位密钥大小**
- **真随机数发生器（TRNG）**
- **调试模式**
 - 串行线调试（SWD）和串行线输出（SWO）接口
- **温度范围：-40至+105 °C**
- **封装**
 - LQFP144 20 x 20 mm
 - LQFP100 14 x 14 mm
 - LQFP64 10 x 10 mm
 - LQFP48 7 x 7 mm
 - QFN48 6 x 6 mm

表 1. AT32F455 选型列表

闪存存储器	型号
512 K字节	AT32F455ZET7, AT32F455VET7, AT32F455RET7, AT32F455CET7, AT32F455CEU7
256 K字节	AT32F455ZCT7, AT32F455VCT7, AT32F455RCT7, AT32F455CCT7, AT32F455CCU7

表 2. AT32F456 选型列表

闪存存储器	型号
512 K字节	AT32F456ZET7, AT32F456VET7, AT32F456RET7, AT32F456CET7, AT32F456CEU7
256 K字节	AT32F456ZCT7, AT32F456VCT7, AT32F456RCT7, AT32F456CCT7, AT32F456CCU7

表 3. AT32F457 选型列表

闪存存储器	型号
512 K字节	AT32F457ZET7, AT32F457VET7, AT32F457RET7
256 K字节	AT32F457ZCT7, AT32F457VCT7, AT32F457RCT7

目录

1	规格说明	12
2	功能简介	16
2.1	ARM®Cortex®-M4F	16
2.2	存储器	16
2.2.1	闪存存储器 (Flash)	16
2.2.2	存储器保护单元 (MPU)	16
2.2.3	随机存取存储器 (SRAM)	16
2.2.4	外部存储控制器 (XMC)	16
2.2.5	四线串行外设存储器接口 (QSPI)	17
2.3	中断	17
2.3.1	嵌套的向量式中断控制器 (NVIC)	17
2.3.2	外部中断 (EXINT)	17
2.4	电源控制 (PWC)	17
2.4.1	供电方案	17
2.4.2	复位和电源电压监测器 (POR / LVR / PVM)	17
2.4.3	电压调节器 (LDO)	17
2.4.4	低功耗模式	18
2.5	启动模式	18
2.6	时钟	19
2.7	通用输入输出口 (GPIO)	20
2.8	直接存储器访问控制器 (DMA)	20
2.9	定时器 (TMR)	20
2.9.1	高级定时器 (TMR1 和 TMR8)	21
2.9.2	通用定时器 (TMR2~5 和 TMR9~14)	21
2.9.3	基本定时器 (TMR6 和 TMR7)	21
2.9.4	系统滴答定时器 (SysTick)	22

2.10 看门狗 (WDT)	22
2.11 窗口型看门狗 (WWDT)	22
2.12 增强型实时时钟 (ERTC) 和电池供电寄存器 (BPR)	22
2.13 通信接口	23
2.13.1 串行外设接口 (SPI)	23
2.13.2 半双工和全双工内部集成音频接口 (I ² S / I ² SF)	23
2.13.3 通用同步/异步收发器 (USART)	23
2.13.4 内部集成电路总线 (I ² C)	24
2.13.5 安全数字输入/输出接口 (SDIO)	24
2.13.6 控制器区域网络 (CAN)	24
2.13.7 通用串行总线 On-The-Go 全速 (OTGFS)	24
2.13.8 以太网 MAC 接口 (EMAC)	25
2.13.9 红外发射器 (IRTMR)	25
2.14 AES 硬件加速器	25
2.15 真随机数发生器 (TRNG)	26
2.16 循环冗余校验 (CRC) 计算单元	26
2.17 模拟/数字转换器 (ADC)	26
2.17.1 温度传感器 (V _{TS})	26
2.17.2 内部参考电压 (V _{INTRV})	26
2.17.3 V _{BAT} 电池电压监控 (V _{BAT} /4)	27
2.18 数字/模拟转换器 (DAC)	27
2.19 串行线调试 (SWD) 和串行线输出 (SWO) 接口	27
3 引脚功能定义	28
4 电气特性	43
4.1 测试条件	43
4.1.1 最小和最大数值	43
4.1.2 典型数值	43
4.1.3 典型曲线	43
4.1.4 供电方案	43

4.2	绝对最大值	44
4.2.1	额定值	44
4.2.2	电气敏感性	45
4.3	规格	46
4.3.1	通用工作条件	46
4.3.2	上电和掉电时的工作条件	46
4.3.3	内置复位和电源控制模块特性	46
4.3.4	存储器特性	48
4.3.5	供电电流特性	48
4.3.6	外部时钟源特性	57
4.3.7	内部时钟源特性	61
4.3.8	PLL 特性	62
4.3.9	低功耗模式唤醒时间	62
4.3.10	EMC 特性	62
4.3.11	GPIO 端口特性	63
4.3.12	NRST 引脚特性	65
4.3.13	XMC (含 SDRAM) 特性	65
4.3.14	TMR 定时器特性	77
4.3.15	SPI 接口特性	77
4.3.16	I ² S / I ² SF 接口特性	79
4.3.17	QSPI 接口特性	81
4.3.18	I ² C 接口特性	81
4.3.19	SDIO 接口特性	82
4.3.20	OTGFS 接口特性	83
4.3.21	EMAC 接口特性	84
4.3.22	12 位 ADC 特性	86
4.3.23	内部参照电压 (V _{INTRV}) 特性	89
4.3.24	温度传感器 (V _{TS}) 特性	90
4.3.25	V _{BAT} 电池电压监控特性	91
4.3.26	12 位 DAC 特性	91

5	封装数据	92
5.1	LQFP144 – 20 x 20 mm 封装	92
5.2	LQFP100 – 14 x 14 mm 封装	94
5.3	LQFP64 – 10 x 10 mm 封装	96
5.4	LQFP48 – 7 x 7 mm 封装	98
5.5	QFN48 – 6 x 6 mm 封装	100
5.6	封装丝印	102
5.7	热特性	102
6	型号说明	103
7	文档版本历史	104

表目录

表 1. AT32F455 选型列表.....	2
表 2. AT32F456 选型列表.....	2
表 3. AT32F457 选型列表.....	2
表 4. AT32F455 系列产品功能和配置	13
表 5. AT32F456 系列产品功能和配置	14
表 6. AT32F457 系列产品功能和配置	15
表 7. 启动加载程序（Bootloader）的型号支持和引脚配置.....	18
表 8. 定时器功能比较	20
表 9. USART 功能比较	23
表 10. AT32F455/456/457 系列引脚定义	32
表 11. XMC 引脚定义	40
表 12. 电压特性	44
表 13. 电流特性	44
表 14. 温度特性	44
表 15. 静电放电值.....	45
表 16. 静态栓锁值.....	45
表 17. 通用工作条件	46
表 18. 上电和掉电时的工作条件.....	46
表 19. 内置复位特性	46
表 20. 可编程电压检测器特性	47
表 21. 内部闪存存储器特性	48
表 22. 内部闪存存储器寿命和数据保存期限.....	48
表 23. 运行模式下的典型电流消耗	49
表 24. 睡眠模式下的典型电流消耗	50
表 25. 运行模式下的最大电流消耗	51
表 26. 睡眠模式下的最大电流消耗	52
表 27. 深睡眠和待机模式下的典型和最大电流消耗.....	53
表 28. V_{BAT} 的典型和最大电流消耗.....	54
表 29. 内置外设的电流消耗典型值	55
表 30. HEXT 4 ~ 25 MHz 晶振特性.....	57

表 31. HEXT 外部时钟源特性.....	58
表 32. LEXT 32.768 kHz 晶振特性.....	59
表 33. LEXT 外部时钟源特性	60
表 34. HICK 时钟特性	61
表 35. LICK 时钟特性	61
表 36. PLL 特性	62
表 37. 低功耗模式的唤醒时间	62
表 38. EMS 特性.....	62
表 39. GPIO 静态特性	63
表 40. 输出电压特性	64
表 41. 输入交流特性	64
表 42. NRST 引脚特性	65
表 43. 异步非总线复用的 SRAM/PSRAM/NOR 读操作时序	66
表 44. 异步非总线复用的 SRAM/PSRAM/NOR 写操作时序	67
表 45. 异步总线复用的 PSRAM/NOR 读操作时序	68
表 46. 异步总线复用的 PSRAM/NOR 写操作时序	69
表 47. 同步非总线复用 PSRAM/NOR 读操作时序	71
表 48. 同步非总线复用 PSRAM 写操作时序	72
表 49. 同步总线复用 PSRAM/NOR 读操作时序	73
表 50. 同步总线复用 PSRAM 写操作时序	74
表 51. SDRAM 读操作时序	75
表 52. SDRAM 写操作时序	76
表 53. TMR 定时器特性.....	77
表 54. SPI 特性.....	77
表 55. I ² S/I ² SF 特性.....	79
表 56. QSPI 特性.....	81
表 57. SD/MMC 接口特性	82
表 58. OTGFS 启动时间.....	83
表 59. OTGFS 直流特性.....	83
表 60. OTGFS 电气特性.....	83
表 61. EMAC 直流特性.....	84

表 62. EMAC 的 SMI 接口信号动态特性	84
表 63. EMAC 的 RMII 接口信号动态特性	84
表 64. EMAC 的 MII 接口信号动态特性	85
表 65. ADC 特性	86
表 66. $f_{ADC} = 80$ MHz 时的最大 R_{AIN}	87
表 67. ADC 精度	87
表 68. 内置参照电压特性	89
表 69. 温度传感器特性	90
表 70. V_{BAT} 监控特性	91
表 71. DAC 特性	91
表 72. LQFP144 – 20 x 20 mm 144 引脚薄型正方扁平封装机械数据	93
表 73. LQFP100 – 14 x 14 mm 100 引脚薄型正方扁平封装机械数据	95
表 74. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装机械数据	97
表 75. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装机械数据	99
表 76. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装机械数据	101
表 77. 封装的热特性	102
表 78. AT32F455/456/457 系列型号说明	103
表 79. 文档版本历史	104

图目录

图 1. AT32F455/456/457 系列 LQFP144 引脚分布	28
图 2. AT32F455/456/457 系列 LQFP100 引脚分布	29
图 3. AT32F455/456/457 系列 LQFP64 引脚分布	30
图 4. AT32F455/456 系列 LQFP48 引脚分布	31
图 5. AT32F455/456 系列 QFN48 引脚分布	31
图 6. 供电方案	43
图 7. 上电复位和低电压复位的波形图	47
图 8. LDO 1.2 V 在正常模式时, 深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比	53
图 9. LDO 在额外低功耗模式时, 深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比	53
图 10. 待机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比	54
图 11. V_{BAT} 的典型电流消耗 (LEXT 和 ERTC 开启) 在不同的 V_{BAT} 电压时与温度的对比	54
图 12. HEXT 使用 8 MHz 晶振的典型应用	57
图 13. HEXT 外部时钟源交流时序图	58
图 14. LEXT 使用 32.768 kHz 晶振的典型应用	59
图 15. LEXT 外部时钟源交流时序图	60
图 16. HICK 时钟精度与温度的对比	61
图 17. 建议的 NRST 引脚保护	65
图 18. 异步非总线复用的 SRAM/PSRAM/NOR 读操作波形	66
图 19. 异步非总线复用的 SRAM/PSRAM/NOR 写操作波形	67
图 20. 异步总线复用 PSRAM/NOR 读操作波形	68
图 21. 异步总线复用 PSRAM/NOR 写操作波形	69
图 22. 同步非总线复用 PSRAM/NOR 读操作波形	71
图 23. 同步非总线复用 PSRAM 写操作波形	72
图 24. 同步总线复用 PSRAM/NOR 读操作波形	73
图 25. 同步总线复用 PSRAM 写操作波形	74
图 26. SDRAM 读操作波形	75
图 27. SDRAM 写操作波形	76
图 28. SPI 时序图 – 从模式和 $CPHA = 0$	78
图 29. SPI 时序图 – 从模式和 $CPHA = 1$	78
图 30. SPI 时序图 – 主模式	78

图 31. I ² S/I ² SF 从模式时序图 (Philips 协议)	79
图 32. I ² S/I ² SF 主模式时序图 (Philips 协议)	80
图 33. QSPI 时序图	81
图 34. SDIO 高速模式	82
图 35. SD 默认模式	82
图 36. OTGFS 时序: 数据信号上升和下降时间定义	83
图 37. EMAC 的 SMI 接口时序图	84
图 38. EMAC 的 RMII 接口时序图	85
图 39. EMAC 的 MII 接口时序图	85
图 40. ADC 精度特性	88
图 41. 使用 ADC 典型的连接图	88
图 42. 供电电源和参考电源去耦线路 (具有外部 V _{REF+} 引脚封装)	89
图 43. 供电电源去耦线路 (无外部 V _{REF+} 引脚封装)	89
图 44. V _{TS} 对温度理想曲线图	90
图 45. LQFP144 – 20 x 20 mm 144 引脚薄型正方扁平封装图	92
图 46. LQFP100 – 14 x 14 mm 100 引脚薄型正方扁平封装图	94
图 47. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装图	96
图 48. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装图	98
图 49. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装图	100
图 50. 丝印示意图	102

1 规格说明

AT32F455/456/457系列微控制器基于高性能的ARM®Cortex®-M4F 32位的RISC内核，最高工作频率达到192 MHz，Cortex®-M4F内核带有单精度浮点运算单元（FPU），支持所有ARM®单精度数据处理指令和数据类型。它还具有一组DSP指令和提高应用安全性的一个存储器保护单元（MPU）。

AT32F455/456/457系列产品内置高速片上存储器，包含高达512 K字节的闪存，128+16 K字节的SRAM，以及启动程序代码区26 K字节，除可作启动加载程序（Bootloader）外也可一次性配置成一般用户程序和数据区，达到512+26 K字节存储器的最大空间使用，另有4 K字节OTP数据存储空间。内置存储器可设置任意范围程序区受sLib保护，成为执行代码安全库区。另外AT32F455/456/457系列产品包含高阶的存储器扩展：1个外部存储器控制器（XMC）（包含SDRAM接口）和1个四线串行外设接口（QSPI）。

AT32F455/456/457系列产品包含2个12位的ADC、2个12位的DAC、2个用于电机控制的PWM高级定时器、8个通用16位定时器、2个32位通用定时器、2个基本定时器、和1个低功耗ERTC、1个AES硬件加速器，以及1个真随机数发生器（TRNG）。它们还带有标准和先进的通信接口：多达3个I²C接口、4个SPI接口（复用为I²S接口）、1个全双工I²SF接口、1个SDIO接口、8个USART接口、3个CAN或CANFD接口、1个红外发射器、1个OTGFS接口、和1个以太网MAC接口。

AT32F455/456/457系列产品工作于-40 °C至+105 °C的温度范围，供电电压2.4 V至3.6 V，省电模式可达到低功耗应用的要求。

AT32F455/456/457系列产品提供各种不同封装形式；根据不同的封装形式，其系列产品之间引脚兼容，软件和功能上也兼容，仅产品中的外设配置不尽相同。

表 4. AT32F455 系列产品功能和配置

型号	AT32F455xxU7		AT32F455xxT7															
	CC	CE	CC	CE	RC	RE	VC	VE	ZC	ZE								
频率 (MHz)	192																	
闪存 (K 字节)	256	512	256	512	256	512	256	512	256	512								
SRAM (K 字节)	96+12	128+16	96+12	128+16	96+12	128+16	96+12	128+16	96+12	128+16								
XMC	-	-	-	-	1 ⁽¹⁾	1 ⁽²⁾	-	-	1	-								
SDRAM	-	-	-	-	-	-	1	1	1	-								
定时器	高级	2	2	2	2	2	2	2	2	-								
	32 位通用	2	2	2	2	2	2	2	2	-								
	16 位通用	8	8	8	8	8	8	8	8	-								
	基本	2	2	2	2	2	2	2	2	-								
	SysTick	1	1	1	1	1	1	1	1	-								
	WDT	1	1	1	1	1	1	1	1	-								
	WWDT	1	1	1	1	1	1	1	1	-								
	ERTC	1	1	1	1	1	1	1	1	-								
通信接口	I ² C	3	3	3	3	3	3	3	3	-								
	SPI ⁽³⁾	4	4	4	4	4	4	4	4	-								
	I ² S(F) ⁽³⁾	5 (3 个全双工)	5 (3 个全双工)	5 (3 个全双工)	5 (3 个全双工)	5 (3 个全双工)	5 (3 个全双工)	5 (3 个全双工)	5 (3 个全双工)	-								
	USART	7 ⁽⁴⁾	7 ⁽⁴⁾	8	8	8	8	8	8	-								
	SDIO	1	1	1	1	1	1	1	1	-								
	OTGFS	1	1	1	1	1	1	1	1	-								
	CAN2.0	3	3	3	3	3	3	3	3	-								
	红外发射器	1	1	1	1	1	1	1	1	-								
模拟模块	12 位 ADC 转换器/通道数	2								-								
	10	10	16	16	16	16	16	16	16	-								
	12 位 DAC 转换器	2								-								
TRNG										1								
AES										1								
GPIO		39	39	53	85	85	117	117	117	-								
工作温度										-40 °C 至 +105 °C								
封装形式		QFN48 6 x 6 mm	LQFP48 7 x 7 mm	LQFP64 10 x 10 mm	LQFP100 14 x 14 mm	LQFP144 20 x 20 mm												

(1) LQFP64封装XMC仅支持推动8位模式LCD屏。

(2) LQFP100封装XMC支持直接连接或透过外加锁存器件连接非复用信号的异步PSRAM和SRAM, 请参见应用笔记AN0068。封装没有Port G, 因此中断线无法使用。

(3) 半双工I²S1/4和全双工I²S2/3与SPI复用; 另有一独立全双工I²SF5。

(4) 48引脚封装没有USART8。

表 5. AT32F456 系列产品功能和配置

型号	AT32F456xxU7		AT32F456xxT7															
	CC	CE	CC	CE	RC	RE	VC	VE	ZC	ZE								
频率 (MHz)	192																	
闪存 (K 字节)	256	512	256	512	256	512	256	512	256	512								
SRAM (K 字节)	96+12	128+16	96+12	128+16	96+12	128+16	96+12	128+16	96+12	128+16								
XMC	-	-	-	-	1 ⁽¹⁾	-	1 ⁽²⁾	-	1	-								
SDRAM	-	-	-	-	-	-	1	-	1	-								
定时器	高级	2	2	2	2	2	2	2	2	2								
	32 位通用	2	2	2	2	2	2	2	2	2								
	16 位通用	8	8	8	8	8	8	8	8	8								
	基本	2	2	2	2	2	2	2	2	2								
	SysTick	1	1	1	1	1	1	1	1	1								
	WDT	1	1	1	1	1	1	1	1	1								
	WWDT	1	1	1	1	1	1	1	1	1								
	ERTC	1	1	1	1	1	1	1	1	1								
通信接口	I ² C	3	3	3	3	3	3	3	3	3								
	SPI ⁽³⁾	4	4	4	4	4	4	4	4	4								
	I ² S(F) ⁽³⁾	5 (3 个全双工)	5 (3 个全双工)	5 (3 个全双工)	5 (3 个全双工)	5 (3 个全双工)	5 (3 个全双工)	5 (3 个全双工)	5 (3 个全双工)	5 (3 个全双工)								
	USART	7 ⁽⁴⁾	7 ⁽⁴⁾	8	8	8	8	8	8	8								
	SDIO	1	1	1	1	1	1	1	1	1								
	OTGFS	1	1	1	1	1	1	1	1	1								
	CANFD	3	3	3	3	3	3	3	3	3								
	红外发射器	1	1	1	1	1	1	1	1	1								
模拟模块	12 位 ADC 转换器/通道数	2																
	10	10	16	16	16	16	16	16	16									
	12 位 DAC 转换器	2																
TRNG										1								
AES										1								
GPIO		39	39	53	85	85	117	117	117									
工作温度										-40 °C 至 +105 °C								
封装形式		QFN48 6 x 6 mm	LQFP48 7 x 7 mm	LQFP64 10 x 10 mm	LQFP100 14 x 14 mm	LQFP144 20 x 20 mm												

(1) LQFP64封装XMC仅支持推动8位模式LCD屏。

(2) LQFP100封装XMC支持直接连接或透过外加锁存器件连接非复用信号的异步PSRAM和SRAM, 请参见应用笔记AN0068。封装没有Port G, 因此中断线无法使用。

(3) 半双工I²S1/4和全双工I²S2/3与SPI复用; 另有一独立全双工I²SF5。

(4) 48引脚封装没有USART8。

表 6. AT32F457 系列产品功能和配置

型号	AT32F457xxT7							
	RC	RE	VC	VE	ZC	ZE		
频率 (MHz)	192							
闪存 (K 字节)	256	512	256	512	256	512		
SRAM (K 字节)	96+12	128+16	96+12	128+16	96+12	128+16		
XMC	1 ⁽¹⁾		1 ⁽²⁾		1			
SDRAM	-		1		1			
定时器	高级	2		2		2		
	32 位通用	2		2		2		
	16 位通用	8		8		8		
	基本	2		2		2		
	SysTick	1		1		1		
	WDT	1		1		1		
	WWDT	1		1		1		
	ERTC	1		1		1		
通信接口	I ² C	3		3		3		
	SPI ⁽³⁾	4		4		4		
	I ² S(F) ⁽³⁾	5 (3 个全双工)		5 (3 个全双工)		5 (3 个全双工)		
	USART	8		8		8		
	SDIO	1		1		1		
	OTGFS	1		1		1		
	CANFD	3		3		3		
	以太网 MAC	1		1		1		
	红外发射器	1		1		1		
模拟模块	12 位 ADC 转换器/ 通道数	2						
	16	16		16		16		
	12 位 DAC 转换器	2						
TRNG		1						
AES		1						
GPIO		53	85		117			
工作温度		-40 °C 至 +105 °C						
封装形式		LQFP64 10 x 10 mm	LQFP100 14 x 14 mm		LQFP144 20 x 20 mm			

(1) LQFP64封装XMC仅支持推动8位模式LCD屏。

(2) LQFP100封装XMC支持直接连接或透过外加锁存器件连接非复用信号的异步PSRAM和SRAM, 请参见应用笔记AN0068。封装没有Port G, 因此中断线无法使用。

(3) 半双工I²S1/4和全双工I²S2/3与SPI复用; 另有一独立全双工I²SF5。

2 功能简介

2.1 ARM® Cortex®-M4F

ARM® Cortex®-M4F是最新一代的嵌入式ARM®内核处理器，它是一款32位的RISC高性能处理器，具有优异的代码效率，卓越的计算性能和先进的中断系统响应。该处理器支持一组DSP指令，能够实现有效的信号处理和复杂的算法执行。它配有的单精度FPU（浮点单元）可加速浮点运算需求并防止饱和。

2.2 存储器

2.2.1 闪存存储器 (Flash)

内置高达512 K字节的闪存存储器，用于存放程序和数据。内置存储器可指定任意一范围程序区受sLib保护，成为仅能执行无法被读取的执行代码安全库区。sLib是基于保护方案商代码安全之下，又顾及其客户便于进行二次开发而设计的。

片上另有26 K字节的启动程序代码区，启动加载程序（Bootloader）存放于其中。用户若无启动加载程序使用需求，可一次性将启动程序代码区配置成一般用户程序和数据区使用，达到512+26 K字节存储器的最大空间使用。

4 K字节的OTP（一次性可编程）用于存储用户数据。OTP内容不能擦除，只能执行一次写操作。

另外片上包含用户系统数据区块，用于配置访问擦写保护、看门狗自启动、SRAM奇偶校验等硬件设置行为。用户系统数据对于存储器提供擦写保护和访问保护各自设置功能，其中访问保护有2个级别可配置。

2.2.2 存储器保护单元 (MPU)

存储器保护单元 (MPU) 用于管理CPU对存储器的访问，防止一个任务意外损坏另一个激活任务所使用的存储器或资源。此存储区由最多8个保护区组成，还可依次再被分为最多8个子区。保护区大小可为32字节至可寻址存储器的整个4 G字节。MPU特别适合有一些关键的或认证的代码必须受到保护，以免被其它任务的错误行为影响。它通常是一个RTOS（实时操作系统）。

2.2.3 随机存取存储器 (SRAM)

片上SRAM可规划为高达无奇偶校验144 K字节（出厂默认）或带奇偶校验128 K字节，CPU能以零等待周期访问（读/写）。

2.2.4 外部存储控制器 (XMC)

AT32F455/456/457系列集成了外部存储控制器模块 (XMC)。它具有4个片选输出，支持SRAM、PSRAM、NOR闪存、和SDRAM。

主要功能：

- 8位和16位数据总线宽度；
- 读缓存，用于SDRAM控制器；
- 写缓存。

XMC也可以配置成与多数图形LCD控制器连接，它支持Intel 8080和Motorola 6800的模式。

2.2.5 四线串行外设存储器接口 (QSPI)

AT32F455/456/457系列产品内置1个四线串行外设存储器接口 (QSPI)，是一种专用的存取接口，连接单、双、或四条数据线的SPI闪存存储器或SPI RAM。可工作于间接模式（使用寄存器执行全部操作）、状态轮询模式、或地址映射模式，最高映射256 M字节的外部闪存存储器或RAM。QSPI允许字节、半字和字访问，支持芯片内执行 (XIP) 操作，并完全可编程操作码和帧格式。

2.3 中断

2.3.1 嵌套的向量式中断控制器 (NVIC)

AT32F455/456/457系列产品内置嵌套的向量式中断控制器，可管理16个优先级，处理Cortex®-M4F内核的可屏蔽中断通道及16个中断线。该模块以最小的中断延迟提供灵活的中断管理功能。

2.3.2 外部中断 (EXTINT)

外部中断 (EXTINT) 与NVIC直接连接，EXTINT包含22个边沿检测器，用于产生中断请求。每个中断线都可以独立地配置它的触发事件（上升沿、下降沿、或双边沿），并能够单独地被屏蔽；挂起寄存器维持所有中断请求的状态。外部中断其中最多有16根可从GPIO中选择连接。

2.4 电源控制 (PWC)

2.4.1 供电方案

- $V_{DD} = 2.4 \sim 3.6$ V：通过 V_{DD} 引脚为GPIO引脚和内部LDO等内部模块供电。
- $V_{DDA} = 2.4 \sim 3.6$ V：通过 V_{DDA} 引脚为ADC和DAC供电。 V_{DDA} 和 V_{SSA} 必须分别与 V_{DD} 和 V_{SS} 等电位。
- $V_{BAT} = 1.62 \sim 3.6$ V： V_{BAT} 引脚允许从外部电池、外部超级电容器为器件的 V_{BAT} 域供电，或当没有外部电池及外部超级电容器时从 V_{DD} 供电。当没有 V_{DD} 存在时， V_{BAT} 引脚（通过内部电源切换器）为ERTC、外部32 kHz晶振 (LEXT) 和电池供电寄存器 (BPR) 供电。

2.4.2 复位和电源电压监测器 (POR / LVR / PVM)

本产品内部集成了上电复位 (POR) 和低电压复位 (LVR) 电路，该电路始终处于工作状态，可使器件在供电超过2.4 V时工作；当 V_{DD} 压降低于规定阈值 (V_{LVR}) 时，置器件于复位状态，而不必使用外部复位电路。

产品中还包含一个电源电压监测器 (PVM)，它监视 V_{DD} 供电并与阈值 V_{PVM} 比较，当 V_{DD} 下降于或爬升高于阈值 V_{PVM} 时产生中断。PVM功能需要通过程序开启。

2.4.3 电压调节器 (LDO)

LDO有三个操作模式：正常模式、低功耗模式、和关断模式。

- 正常模式：用于正常的运行/睡眠操作并可用于CPU的深睡眠模式；
- 低功耗模式：可用于CPU的深睡眠模式；
- 关断模式：用于CPU的待机模式。LDO的输出为高阻状态，内核电路的供电切断，寄存器和SRAM的内容将丢失。

该LDO在芯片复位后处于正常模式工作状态。

LDO另有输出电压调整功能，除默认的1.2 V外，支持1.3/1.1 V软件可调，提供效能及功耗之间最大适应可能。不同LDO电压适应时钟最高频率见表17。使用者须遵照AT32F455/456/457系列参考手册进行正确的LDO电压切换与系统时钟设置步骤。

2.4.4 低功耗模式

AT32F455/456/457系列产品支持三种低功耗模式。

- 睡眠模式（Sleep）

在睡眠模式，只有CPU停止，所有外设处于工作状态并可在发生中断/事件时唤醒CPU。

- 深睡眠模式（Deepsleep）

深睡眠模式下可以实现低功耗，同时保持SRAM和寄存器的内容。此时，LDO供电域中的所有时钟都会停止，PLL、HICK时钟、和HEXT晶振也被关闭。还可以将LDO置于正常模式或低功耗模式。

可以通过任一配置成EXINT的信号把微控制器从深睡眠模式中唤醒，EXINT信号可以是16个外部GPIO口之一、PVM的输出、ERTC闹钟/唤醒/入侵检测/时间戳事件、或OTGFS或以太网MAC的唤醒信号。

- 待机模式（Standby）

在待机模式下可以达到最低的电能消耗。内部的LDO被关闭，因此所有内部LDO供电被切断。

PLL、HICK时钟、和HEXT晶振也被关闭。进入待机模式后，SRAM和寄存器的内容将消失，但ERTC寄存器和电池供电寄存器的内容仍然保留，待机电路仍工作。

从待机模式退出的条件是：NRST上的外部复位信号、WDT复位、WKUPx引脚上的一个有效边缘或ERTC的闹钟/唤醒/入侵检测/时间戳事件。

注：在进入深睡眠或待机模式时，ERTC对应的时钟不会被停止。WDT视用户系统数据设置决定。

2.5 启动模式

在启动时，通过BOOT0和BOOT1引脚可以选择三种启动模式中的一种：

- 从用户闪存存储器启动；
- 从启动程序代码区启动；
- 从内部SRAM启动。

启动加载程序（Bootloader）存放于启动程序代码区中，可以通过USART1, USART2, USART3, OTGFS1, I²C1, I²C2, I²C3, CAN1, CAN2, SPI1, 或SPI2对闪存重新编程。其中OTGFS1支持无晶振（crystal-less）操作，CAN1和CAN2必须配合使用以下频率外部HEXT晶振：4, 6, 8, 12, 14.7456, 16, 20, 24, 或25 MHz晶振。表7提供启动加载程序（Bootloader）对AT32F455/456/457的型号支持和引脚配置。

加载程序支持的外设还可以在用户系统数据区个别的关闭或使能，出厂默认为全部使能。

表 7. 启动加载程序（Bootloader）的型号支持和引脚配置

外设	适用型号	对应引脚
USART1	全部型号	PA9: USART1_TX PA10: USART1_RX
USART2	AT32F455ZxT7, AT32F455VxT7 AT32F456ZxT7, AT32F456VxT7 AT32F457ZxT7, AT32F457VxT7	PD5: USART2_TX PD6: USART2_RX

外设	适用型号	对应引脚
USART2	其它型号	PA2: USART2_TX PA3: USART2_RX
USART3	AT32F455ZxT7, AT32F455VxT7, AT32F455RxT7 AT32F456ZxT7, AT32F456VxT7, AT32F456RxT7 AT32F457ZxT7, AT32F457VxT7, AT32F457RxT7	PC10: USART3_TX PC11: USART3_RX 或 PB10: USART3_TX PB11: USART3_RX
	其它型号	PB10: USART3_TX PB11: USART3_RX
OTGFS1	全部型号	PA11: OTGFS1_D- PA12: OTGFS1_D+
I ² C1	全部型号	PB6: I2C1_SCL PB7: I2C1_SDA
I ² C2	全部型号	PB10: I2C2_SCL PB3: I2C2_SDA
I ² C3	全部型号	PA8: I2C3_SCL PB4: I2C3_SDA
CAN1	AT32F455ZxT7, AT32F455VxT7 AT32F456ZxT7, AT32F456VxT7 AT32F457ZxT7, AT32F457VxT7	PD0: CAN1_RX PD1: CAN1_TX
	其它型号	PB8: CAN1_RX PB9: CAN1_TX
CAN2	全部型号	PB5: CAN2_RX PB13: CAN2_TX
SPI1	全部型号	PA4: SPI1_CS PA5: SPI1_SCK PA6: SPI1_MISO PA7: SPI1_MOSI
SPI2	AT32F455ZxT7, AT32F455VxT7, AT32F455RxT7 AT32F457ZxT7, AT32F457VxT7, AT32F457RxT7	PB12: SPI2_CS PC7: SPI2_SCK PC2: SPI2_MISO PC3: SPI2_MOSI

2.6 时钟

系统时钟在复位后，高速内部48 MHz时钟（HICK）经6分频后（8 MHz）被选为默认的CPU时钟，随后可以选择外部的、具失效监控的4~25 MHz高速晶振（HEXT）；当检测到高速外部晶振失效时，它将被关闭，系统将自动地切换到HICK，软件可以接收到相应的中断。同样当PLL使用的高速外部晶振失效时，硬件也会如此自动设置。

时钟控制分成多个预分频器用于配置AHB的频率和APB（APB1，APB2，和APB3）的频率。AHB，APB1，和APB2的最高频率是192 MHz。APB3的最高频率是90 MHz。

另外，AT32F455/456/457系列产品内置一个特别的自动时钟校准（ACC）模块，高速内部时钟HICK 48 MHz可被此模块校准，可保证在整个芯片可操作温度范围内HICK的最佳准确度。

2.7 通用输入输出口 (GPIO)

每个GPIO引脚复位时默认为模拟模式，复位后可以由软件配置成输出（推挽或开漏、带或不带上拉/下拉）、输入（浮空、带或不带上拉或下拉）或复用的外设功能端口。多数GPIO引脚都与数字或模拟的多个外设共享。所有的GPIO引脚都有大电流通过能力。

在需要的情况下，GPIO引脚的外设功能可以通过一个特定的操作锁定，以避免意外的写入GPIO寄存器。

2.8 直接存储器访问控制器 (DMA)

灵活的14路通用DMA（DMA1上有7个通道，DMA2上有7个通道）能够管理存储器到存储器、外设到存储器和存储器到外设的数据传输。DMA通道与各个外设连接时完全弹性映射。

DMA控制器支持环形缓冲区的管理，当控制器到达缓冲区末尾时，无需通过用户代码进行干预。

每个通道都与专门的硬件DMA请求相连，同时支持软件触发。通过软件进行相关配置，并且数据源和数据目标之间传输的数据量不受限制。

DMA可以用于主要的外设：SPI/I²S，I²SF，I²C，USART，所有定时器TMR，ADC，DAC，SDIO，QSPI，和AES。

2.9 定时器 (TMR)

AT32F455/456/457系列产品包含最多2个高级定时器、10个通用定时器和2个基本定时器，以及1个系统滴答定时器。

下表比较了高级定时器、通用定时器和基本定时器的功能：

表 8. 定时器功能比较

定时器类型	定时器	计数器分辨率	计数器类型	预分频系数	产生 DMA 请求	捕获/比较通道	互补输出
高级	TMR1 TMR8	16 位	递增，递减， 递增/递减	1~65536 之间的 任意整数	有	4	4
通用	TMR2 TMR5	32 位	递增，递减， 递增/递减	1~65536 之间的 任意整数	有	4	无
	TMR3 TMR4	16 位	递增，递减， 递增/递减	1~65536 之间的 任意整数	有	4	无
	TMR9 TMR12	16 位	递增，递减， 递增/递减	1~65536 之间的 任意整数	有	2	2
	TMR10 TMR11 TMR13 TMR14	16 位	递增，递减， 递增/递减	1~65536 之间的 任意整数	有	1	1
基本	TMR6 TMR7	16 位	递增	1~65536 之间的 任意整数	有	无	无

2.9.1 高级定时器（TMR1 和 TMR8）

两个高级定时器（TMR1和TMR8）可以被看成是分配到8个通道的四相PWM发生器，它具有带可编程死区插入的互补PWM输出，还可以被当成完整的通用定时器。四个独立的通道可以用于：

- 输入捕获
- 输出比较
- 产生PWM（边缘或中心对齐模式）
- 单周期输出

配置为16位标准定时器时，它与TMRx定时器具有相同的功能。配置为16位PWM发生器时，它具有全调制能力（0~100%）。

在调试模式下，计数器可以被冻结，同时PWM输出被禁止，从而切断由这些输出所控制的开关。

很多功能都与通用定时器相同，内部结构也相同，因此高级定时器可以通过定时器链接功能与通用定时器协同操作，提供同步或事件连接功能。

2.9.2 通用定时器（TMR2~5 和 TMR9~14）

AT32F455/456/457系列产品中，内置了多达10个可同步运行的通用定时器。

● TMR2, TMR3, TMR4和TMR5

TMR2和TMR5是基于一个32位自动加载递增/递减计数器和一个16位的预分频器，而TMR3和TMR4是基于一个16位自动加载递增/递减计数器和一个16位的预分频器。这些定时器在最大的封装配置中可提供4个独立的通道，每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出。

它们还能通过定时器链接功能与高级定时器共同工作，提供同步或事件链接功能。在调试模式下，计数器可以被冻结。任一标准定时器都能用于产生PWM输出。每个定时器都有独立的DMA请求机制。

这些定时器还能够处理增量编码器的信号，也能处理1至3个来自霍尔传感器的数字输出。

● TMR9和TMR12

TMR9和TMR12都有一个16位的自动加载递增/递减计数器、一个16位的预分频器、2个独立的通道和2个互补通道，每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出，可以与全功能通用定时器同步。它们也可以用作简单的定时器。在调试模式下，计数器可以被冻结。

TMR9和TMR12都有独立的DMA请求生成机制。

● TMR10, TMR11, TMR13和TMR14

这些定时器都有一个16位的自动加载递增/递减计数器、一个16位的预分频器、1个独立的通道和1个互补通道，每个通道都可用于输入捕获、输出比较、PWM和单周期模式输出，它们可以与全功能通用定时器同步。它们也可以用作简单的定时器。在调试模式下，计数器可以被冻结。这些定时器有独立的DMA请求生成机制。

2.9.3 基本定时器（TMR6 和 TMR7）

这2个定时器主要是用于产生DAC触发信号，也可当成通用的16位时基计数器。

2.9.4 系统滴答定时器 (SysTick)

这个定时器是专用于实时操作系统，也可当成一个通用的递减计数器。它包含以下功能：

- 24位的递减计数器
- 自动重加载功能
- 当计数器为0时，产生一个可屏蔽系统中断
- 可编程时钟源 (HCLK或HCLK/8)

2.10 看门狗 (WDT)

看门狗由一个12位的递减计数器和一个8位的预分频器所组成，它的时钟源由低速内部时钟 (LICK) 提供；因为这个时钟独立于主时钟，所以它可运行于深睡眠和待机模式。它可以被当成看门狗用于在发生错误时复位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过用户系统数据可以配置看门狗是否自启动。在调试模式下，计数器可以被冻结。

2.11 窗口型看门狗 (WWDT)

窗口型看门狗内有一个7位的递减计数器，并可以设置成自由运行。它可以被当成看门狗用于在发生错误时复位整个系统。它由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻结。

2.12 增强型实时时钟 (ERTC) 和电池供电寄存器 (BPR)

电池供电域包括：

- 增强型实时时钟 (ERTC)
- 20个32位电池供电寄存器 (BPR)

增强型实时时钟 (ERTC) 是一个独立的BCD定时器/计数器。它支持下列功能：

- 日历具有秒、分、小时（12或24小时格式）、星期几、日、月、年，格式为BCD（二进码十进数）。
- 提供二进制格式的亚秒值。
- 自动调整每月的天数为28、29（闰年）、30、还是31天。
- 可编程闹钟和可编程的周期性中断具有从深睡眠和待机模式唤醒的能力。
- 可运行时纠正1到32767个ERTC时钟脉冲。这可用于将ERTC与主时钟同步。
- 数字校准电路具有1 ppm的分辨率，以补偿石英晶振的不准确性。
- 防篡改检测引脚具有可编程的滤波器。当检测到篡改事件时，MCU可从深睡眠及待机模式唤醒。
- 时间戳特性可用于保存日历内容。此功能可由时间戳引脚上的事件触发，或由篡改事件触发。当检测到时间戳事件时，MCU可从深睡眠及待机模式唤醒。
- 参考时钟检测：可使用更加精确的第二时钟源（50或60 Hz）来提高日历的精确度。

两个闹钟寄存器用于在特定的时间生成闹铃，可单独屏蔽日历字段以比较闹钟。为生成周期性中断，使用了分辨率可编程的16位可编程二进制自动重载递减计数器，可从每隔120 μ s至每隔36小时自动唤醒和周期性闹铃。其它32位寄存器还包含可编程的闹钟亚秒、秒、分钟、小时、星期几和日期。

预分频器用于时间基准时钟，默认被配置为从32.768 kHz时钟生成1秒的时间基准。

电池供电寄存器（BPR）为32位寄存器存储80字节的用户应用数据。电池供电寄存器不会在系统复位或电源复位时复位，也不会在器件从待机模式唤醒时复位。

ERTC和BPR通过开关供电，当V_{DD}电源存在时，该开关选择V_{DD}供电，否则选择由V_{BAT}引脚供电。

2.13 通信接口

2.13.1 串行外设接口（SPI）

多达4个40兆位/秒SPI接口，可在从或主模式下进行全双工和半双工的通信。预分频器可产生多种主模式频率，可配置成每帧8位或16位。硬件的CRC产生/校验支持基本的SD卡、MMC、和SDHC模式。所有的SPI接口都可以使用DMA操作。

SPI接口可配置为TI模式工作，用于主模式和从模式的通信。

2.13.2 半双工和全双工内部集成音频接口（I²S / I²SF）

多达4个标准的I²S接口（与SPI复用）可以在主或从模式下工作于半双工，以及I²S2和I²S3全双工模式。这4个接口可以配置为16/24/32位分辨率的输入或输出通道工作，支持音频采样频率从8 kHz到192 kHz。当任一个I²S接口配置为主模式，它的主时钟可以以256倍采样频率输出。所有I²S均可使用DMA控制器。

AT32F455/456/457另有1个独立全双工I²S接口（I²SF），可以在主或从模式下工作于半双工或全双工模式，可以配置为16/24/32位分辨率的输入或输出通道工作。当I²SF接口配置为主模式，它的主时钟可以以256倍采样频率输出。

I²SF接口的输入主时钟可以来源于系统时钟、PLL输出时钟、高速内部时钟HICK 48 MHz、以及外部输入时钟。通过配置I²SF的输入主时钟，可以得到更加精确的音频频率。

2.13.3 通用同步/异步收发器（USART）

AT32F455/456/457系列产品中，内置了多达8个通用同步/异步收发器（USART1~8）。

这8个接口提供异步通信、支持IrDA SIR ENDEC传输编解码、多处理器通信模式、单线半双工通信模式、和LIN主/从功能，具有硬件的CTS和RTS信号管理、RS485驱动使能信号、兼容ISO7816的智能卡和类似SPI通信模式。所有接口都可以使用DMA操作。

这8个接口接口通信速率均可达12兆位/秒。

表 9. USART 功能比较

USART 功能	USART1/2/3/4/6	USART5/7/8
调制解调器的硬件流控	支持	仅支持 RTS
使用 DMA 连续通信	支持	支持
多处理器通信	支持	支持
同步模式	支持	支持
智能卡模式	支持	支持
单线半双工通	支持	支持
红外 IrDA SIR 编解码	支持	支持
LIN 模式	支持	支持
TX/RX 交换	支持	支持
RS-485 驱动使能	支持	支持

2.13.4 内部集成电路总线 (I²C)

多达3个I²C总线接口，能够工作于多主模式或从模式。它们支持标准模式（standard mode，最高100 kHz）、快速模式（fast mode，最高400 kHz）和增强快速模式（fast mode plus，最高1 MHz），部分GPIO支持超高电流吸入能力20 mA。

I²C接口支持7位或10位寻址，7位从模式时支持双从地址寻址。内置了硬件CRC发生器/校验器。

它们可以使用DMA操作并支持SMBus总线2.0版/PMBus总线。

2.13.5 安全数字输入/输出接口 (SDIO)

1个SD/SDIO/MMC主机接口，可以支持MMC卡系统规范4.2版中的3个不同的数据总线模式：1位（默认）、4位和8位。在8位模式下，该接口可以使数据传输速率达到48 MHz，该接口兼容SD存储卡规范2.0版。

SDIO存储卡规范2.0版支持两种数据总线模式：1位（默认）和4位。

目前的芯片版本只能一次支持一个SD/SDIO/MMC4.2版的卡，但可以同时支持多个MMC4.1版或之前的多个版本的卡。

除了SD/SDIO/MMC/eMMC，这个接口完全与CE-ATA数字协议版本1.1兼容。

2.13.6 控制器区域网络 (CAN)

多达3个CAN接口兼容协议规范2.0A和2.0B（主动），位速率高达1兆位/秒；AT32F456/457额外支持CAN FD协议规范1.0。每个CAN可以接收和发送11位标识符的标准帧和29位标识符的扩展帧，具有两个发送缓冲器（一个主发送缓冲器、一个3级深度的次发送缓冲器），一个具6级深度的接收缓冲器，和16个可编程的接收过滤器。每个CAN控制器分配有1408字节的专用缓存，此专用缓存不和其它CAN或其他硬件外设共享。

为保证传输品质，根据CAN协议规范的时钟准确度要求，CAN的时钟源必须来自由HEXT晶振为源头所产生的PLL时钟。

2.13.7 通用串行总线 On-The-Go 全速 (OTGFS)

AT32F455/456/457内置1个集成了收发器（PHY）的OTG全速（12 Mb/s）设备和主机模式控制模块。它具有可由软件配置的端点设置，并支持挂起/恢复机制。OTGFS模块要求专用的48 MHz时钟，用作主机模式时此时钟必须来自由HEXT晶振为源头所产生的PLL时钟源，只有用作设备模式时此时钟可另选择直接来自48 MHz HICK。

模块的主要特性有：

- 专用的1280字节缓存（不和其他任何外设共享）
- 8个IN + 8个OUT端点（包含端点0，设备模式）
- 16个通道（主机模式）
- SOF输出和OE输出
- 兼容USB2.0协议，提供以下传输速率：
 - 主机模式：全速和低速
 - 设备模式：全速

2.13.8 以太网 MAC 接口 (EMAC)

此外设只有AT32F457系列产品支持。

AT32F457芯片提供兼容IEEE-802.3-2002的媒体访问控制器 (MAC)，通过业界标准的媒体独立接口 (MII) 或减少的媒体独立接口 (RMII) 提供以太网LAN通信。AT32F457芯片需要外接物理接口器件 (PHY) 来连接物理的LAN总线 (双绞线, 光纤等)。PHY通过17根信号线 (MII接口) 或9根信号线 (RMII接口) 来连接AT32F457芯片的EMAC接口。

以太网MAC接口片具有以下特性：

- 支持10 M和100 Mbit/s的通讯率
- 使用专用的DMA控制器，以提供在专用缓存和描述符之间的高速数据传输
- 支持带标签的MAC帧 (支持VLAN)
- 支持半双工 (CSMA/CD) 和全双工操作
- 支持MAC控制子层 (控制帧)
- 32位CRC生成和去除
- 物理和多播地址的多种地址过滤模式 (多播和组播地址)
- 每个传送和接收帧的32位状态码
- 内置缓存用于帧的传输和接收。发送缓存和接收缓存各有2 K字节，共4 K字节
- 支持兼容IEEE 1588的硬件PTP协议 (精密时间协议)，时间戳比较输出连接到TMR2的触发输入
- 当系统时间大于目标时间时触发中断

2.13.9 红外发射器 (IRTMR)

AT32F455/456/457器件提供了红外发射器。基于TMR10、USART1、或USART2与TMR11间的内部连接。TMR11用于提供载波频率，TMR10、USART1、或USART2提供要发送的主信号。红外输出信号在PB9或PA13上可用。

为生成红外遥控信号，必须正确配置TMR10通道1和TMR11通道1以生成正确的波形。所有标准红外脉冲调制模式都可通过编程两个定时器输出比较通道获得。

2.14 AES 硬件加速器

AT32F455/456/457系列产品内置由美国国家标准与技术研究院 (NIST) 发布的符合联邦信息处理标准出版物197 (FIPS PUB 197) 规定的高级加密标准 (AES) 之设计的硬件加速器，支持256, 192, 或128位之密钥长度，提供多种常用工作模式：

- 电子密码本 (ECB) 模式
- 密码块连结 (CBC) 模式
- 计数器 (CTR) 模式
- 伽罗瓦/计数器模式 (GCM)，并基于GCM实现伽罗瓦信息验证码 (GMAC) 模式
- CBC-MAC计数器 (CCM) 模式

AES硬件加速器支持对传入和传出数据以两路DMA进行传输。

2.15 真随机数发生器 (TRNG)

AT32F455/456/457系列产品均内置一个遵循美国国家标准与技术研究院 (NIST) SP800-90B设计的真随机数发生器 (TRNG)，每次发生器的运作周期可以产生四个32位随机数。TRNG内嵌对初始状态、运行状态、和特定条件下的健康检测机制，其测试结果可反应于错误标志位以及对应之中断信号上。

2.16 循环冗余校验 (CRC) 计算单元

CRC (循环冗余校验) 计算单元使用一个固定的多项式发生器，从一个32位的数据字产生一个CRC码。在众多的应用中，基于CRC的技术被用于验证数据传输或存储的一致性。

2.17 模拟/数字转换器 (ADC)

AT32F455/456/457系列产品内置2个12位的模拟/数字转换器 (ADC)，具有以下功能：

- 可配置12位、10位、8位、或6位分辨率，带自校准功能
- 5.33 MSPS的12位分辨率最高转换率，可通过降低分辨率来缩短转换时间
- 共享多达16个外部通道，其中有6个快速通道
- 3个内部专用通道：内部温度传感器 (V_{TS})、内部参考电压 (V_{INTRV})、和 V_{BAT} 监测 ($V_{BAT}/4$)
- 可独立设置各通道采样时间
- 2到256倍硬件过采样，最高达等效16位分辨率
- 转换可通过以下方式启动普通转换和抢占转换：
 - 通过软件
 - 通过极性可配置的硬件触发器 (内部定时器事件或GPIO输入事件)
- 转换模式：
 - ADC可转换单个通道，也可一系列通道序列转换
 - 序列模式会在每次触发时对选定的通道执行一次转换
 - 反复模式可连续转换选定的通道
 - 分割模式
- 单从机下ADC之间同时模式或位移模式转换的控制
- 电压监测功能允许非常精准地监视一路、多路或所有选中的通道，当被监视的信号超出预置的阈值时，将产生中断
- 所有ADC都可以使用DMA操作

2.17.1 温度传感器 (V_{TS})

温度传感器产生一个随温度线性变化的电压 V_{TS} 。温度传感器在内部被连接到ADC1_IN16的输入通道上，用于将传感器的输出转换到数字数值。

由于工艺不同，温度传感器的偏移因芯片而异，因此内部温度传感器主要适合检测温度变化的应用，而不是检测绝对温度的应用。如果需要读取精确温度，则应使用外部温度传感器部分。

2.17.2 内部参考电压 (V_{INTRV})

内部参考电压 (V_{INTRV}) 为ADC提供了一个稳定的电压输出。 V_{INTRV} 内部连接到ADC1_IN17输入通道。

2.17.3 V_{BAT} 电池电压监控 ($V_{BAT}/4$)

此内置硬件使用内部ADC通道ADC1_IN18测量 V_{BAT} 电池电压。因为 V_{BAT} 电压可能高于 V_{REF+} 或 V_{DDA} ，超出ADC的输入范围，所以 V_{BAT} 引脚内部连至除4的桥，转换出的数字值为 V_{BAT} 电压的1/4。

2.18 数字/模拟转换器 (DAC)

2个12位带缓冲的DAC通道可以用于转换2路数字信号成为2路模拟电压输出。

DAC具有下述功能：

- 两个DAC转换器：各有一个输出通道
- 8位或12位单调输出
- 12位模式下的左右数据对齐
- 同步更新功能
- 产生噪声波
- 产生三角波
- 双DAC通道独立或同时转换
- 每个通道都可使用DMA功能
- 外部触发进行转换
- 输入参考电压为 V_{REF+}

AT32F455/456/457系列产品中有数个触发DAC转换的输入。DAC通道可以由定时器的更新输出触发，更新输出也可连接到不同的DMA通道。

2.19 串行线调试 (SWD) 和串行线输出 (SWO) 接口

内置ARM®的SWD接口，这是一个串行线调试的接口，可以实现串行线调试接口连接到目标，实现对目标的烧录及调试。另提供SWO功能作为调试时异步跟踪使用。

3 引脚功能定义

图 1. AT32F455/456/457 系列 LQFP144 引脚分布




图 2. AT32F455/456/457 系列 LQFP100 引脚分布




图 3. AT32F455/456/457 系列 LQFP64 引脚分布




图 4. AT32F455/456 系列 LQFP48 引脚分布





图 5. AT32F455/456 系列 QFN48 引脚分布



下表为AT32F455/456/457系列引脚定义，“-”表示对应封装下没有该引脚。除非在引脚名下面的括号中特别说明，复位期间和复位后的引脚功能与实际引脚名相同。除非特别注释说明，否则在复位期间和复位后所有GPIO都默认为模拟模式。引脚复用是通过GPIOx_MUXx寄存器选择功能，附加功能是通过外设寄存器直接选择/启用的功能。

表 10. AT32F455/456/457 系列引脚定义

引脚号				引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
LQFP48 / QFN48	LQFP64	LQFP100	LQFP144					
-	-	1	1	PE2	I/O	FT	TMR3_EXT / TMR9_BRK / SPI4_SCK / I2S4_CK / QSPI1_IO2 / XMC_SDNCAS / EMAC_MII_TXD3 / XMC_A23 / TMR14_CH1C	-
-	-	2	2	PE3	I/O	FT	TMR3_CH1 / TMR9_CH2C / TMR14_BRK / XMC_A19	-
-	-	3	3	PE4	I/O	FT	CLKOUT / TMR3_CH2 / TMR9_CH1C / SPI4_CS / I2S4_WS / XMC_A20	-
-	-	4	4	PE5	I/O	FT	TMR3_CH3 / TMR9_CH1 / SPI4_MISO / XMC_A21	-
-	-	5	5	PE6	I/O	FT	TMR3_CH4 / TMR9_CH2 / SPI4_MOSI / I2S4_SD / XMC_SDNRAS / XMC_A22	-
1	1	6	6	V _{BAT}	S	-	电池供电电源	
2	2	7	7	PC13 ⁽⁴⁾⁽⁵⁾	I/O	FT	TMR8_CH4C	ERTC_MUX1 / WKUP2
3	3	8	8	PC14 ⁽⁴⁾⁽⁵⁾	I/O	TC	-	LEXT_IN
4	4	9	9	PC15 ⁽⁴⁾⁽⁵⁾	I/O	TC	-	LEXT_OUT
-	-	-	10	PF0	I/O	FT	I2C2_SDA / XMC_A0	-
-	-	-	11	PF1	I/O	FT	I2C2_SCL / XMC_A1	-
-	-	-	12	PF2	I/O	FT	I2C2_SMBA / XMC_A2	-
-	-	-	13	PF3	I/O	FTa	XMC_A3	-
-	-	-	14	PF4	I/O	FTa	XMC_A4	-
-	-	-	15	PF5	I/O	FTa	CAN3_STB / XMC_A5	-
-	-	10	16	V _{SS}	S	-	数字地	
-	-	11	17	V _{DD}	S	-	数字电源	
-	-	-	18	PF6	I/O	FTa	TMR10_CH1 / USART7_RX / QSPI1_IO3 / CAN3_RX	-
-	-	-	19	PF7	I/O	FTa	TMR11_CH1 / USART7_TX / QSPI1_IO2 / CAN3_TX	-
-	-	-	20	PF8	I/O	FTa	USART8_RX / TMR13_CH1 / QSPI1_IO0	-
-	-	-	21	PF9	I/O	FTa	USART8_TX / TMR14_CH1 / QSPI1_IO1	-
-	-	-	22	PF10	I/O	FTa	TMR1_EXT / TMR5_CH4 / QSPI1_SCK	-
5	5	12	23	PH0	I/O	TC	TMR1_CH1 / I2C1_SDA	HEXT_IN
6	6	13	24	PH1	I/O	TC	TMR1_CH2C / I2C1_SCL / SPI2_CS / I2S2_WS	HEXT_OUT
7	7	14	25	NRST	I/O	R	器件复位输入/ 内部复位输出 (低电平有效)	

引脚号				引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
LQFP48/ QFN48	LQFP64	LQFP100	LQFP144					
-	8	15	26	PC0	I/O	FTa	I2C3_SCL / I2C1_SCL / USART6_TX / USART7_TX / XMC_SDNWE	ADC12_IN10 ⁽⁶⁾
-	9	16	27	PC1	I/O	FTa	I2C3_SDA / SPI3_MOSI / I2S3_SD / I2C1_SDA / SPI2_MOSI / I2S2_SD / USART6_RX / USART7_RX / EMAC_MDC	ADC12_IN11 ⁽⁶⁾
-	10	17	28	PC2	I/O	FTa	SPI2_MISO / I2S2_SDEXT / USART8_TX / EMAC_MII_TXD2 / XMC_SDCS0 / XMC_NWE	ADC12_IN12 ⁽⁶⁾
-	11	18	29	PC3	I/O	FTa	SPI2_MOSI / I2S2_SD / USART8_RX / EMAC_MII_TX_CLK / XMC_SDCKE0 / XMC_A0	ADC12_IN13 ⁽⁶⁾
-	-	19	30	PH4	I/O	FT	SPI2_SCK / I2S2_CK / USART7_CK_RTS_DE	-
8	12	20	31	V _{SSA}	S	-	模拟地	
-	-	21	32	V _{REF+}	S	-	正参考电压	
9	13	22	33	V _{DDA}	S	-	模拟电源	
10	14	23	34	PA0	I/O	FTa	TMR2_CH1 / TMR2_EXT / TMR5_CH1 / TMR8_EXT / I2C2_SCL / USART2_RX / USART2_CTS / USART4_TX / TMR9_CH2C / EMAC_MII_CRS	ADC12_IN0 ⁽⁶⁾ / ERTC_MUX2 / WKUP1
11	15	24	35	PA1	I/O	FTa	TMR2_CH2 / TMR5_CH2 / TMR9_CH1C / I2C2_SDA / SPI4_MOSI / I2S4_SD / SPI3_CS / I2S3_WS / USART2_RTS_DE / USART4_RX / QSPI1_IO3 / EMAC_MII_RX_CLK / EMAC_RMII_REF_CLK / I2SF5_SD / I2C1_SMBA	ADC12_IN1 ⁽⁶⁾
12	16	25	36	PA2	I/O	FTa	TMR2_CH3 / TMR5_CH3 / TMR9_CH1 / I2SF5_CKIN / USART2_TX / CAN2_RX / QSPI1_CS / EMAC_MDIO / XMC_D4	ADC12_IN2 / WKUP4
13	17	26	37	PA3	I/O	FTa	TMR2_CH4 / TMR5_CH4 / TMR9_CH2 / I2S2_MCK / USART2_RX / CAN2_TX / EMAC_MII_COL / XMC_D5	ADC12_IN3
-	18	27	38	V _{SS}	S	-	数字地	
-	19	28	39	V _{DD}	S	-	数字电源	
14	20	29	40	PA4	I/O	FTa	I2C1_SCL / SPI1_CS / I2S1_WS / SPI3_CS / I2S3_WS / USART2_CK / USART6_TX / TMR14_CH1 / OTGFS1_OE / XMC_D6	ADC12_IN4 / DAC1_OUT
15	21	30	41	PA5	I/O	FTa	TMR2_CH1 / TMR2_EXT / TMR8_CH1C / SPI1_SCK / I2S1_CK / USART3_CK / USART3_RX / USART6_RX / TMR13_CH1C / XMC_D7	ADC12_IN5 / DAC2_OUT
16	22	31	42	PA6	I/O	FTa	TMR1_BRK / TMR3_CH1 / TMR8_BRK / SPI1_MISO / I2S2_MCK / USART3_CTS / USART3_RX / TMR13_CH1 / QSPI1_IO0 / SDIO1_CMD / QSPI1_IO2	ADC12_IN6

引脚号				引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
LQFP48 / QFN48	LQFP64	LQFP100	LQFP144					
17	23	32	43	PA7	I/O	FTa	TMR1_CH1C / TMR3_CH2 / TMR8_CH1C / I2C3_SCL / SPI1_MOSI / I2S1_SD / USART3_TX / TMR14_CH1 / QSPI1_IO1 / EMAC_MII_RX_DV / EMAC_RMII_CRS_DV / XMC_SDNWE	ADC12_IN7
-	24	33	44	PC4	I/O	FTa	TMR9_CH1 / I2S1_MCK / USART3_TX / TMR13_CH1 / QSPI1_IO2 / EMAC_MII_RXD0 / EMAC_RMII_RXD0 / XMC_SDCS0 / XMC_NE4	ADC12_IN14
-	25	34	45	PC5	I/O	FTa	TMR1_CH4C / TMR9_CH2 / I2C1_SMBA / USART3_RX / TMR13_CH1C / QSPI1_IO3 / EMAC_MII_RXD1 / EMAC_RMII_RXD1 / XMC_SDCKE0 / XMC_NOE	ADC12_IN15 / WKUP5
18	26	35	46	PB0	I/O	FTa	TMR1_CH2C / TMR3_CH3 / TMR8_CH2C / SPI1_MISO / USART2_RX / SPI3_MOSI / I2S3_SD / USART3_CK / QSPI1_IO0 / EMAC_MII_RXD2 / SDIO1_D1 / I2SF5_CK	ADC12_IN8
19	27	36	47	PB1	I/O	FTa	TMR1_CH3C / TMR3_CH4 / TMR8_CH3C / SPI1_MOSI / I2S1_SD / SPI2_SCK / I2S2_CK / USART2_CK / USART3_RTS_DE / QSPI1_SCK / EMAC_MII_RXD3 / SDIO1_D2 / I2SF5_WS / TMR14_CH1	ADC12_IN9
20	28	37	48	PB2 / BOOT1 (PB2)	I/O	FT	TMR2_CH4 / TMR3_EXT / I2C3_SMBA / SPI3_MOSI / I2S3_SD / QSPI1_SCK / CAN3_STB / SDIO1_CK / TMR14_CH1C	启动模式选择1
-	-	-	49	PF11	I/O	FT	TMR8_EXT / XMC_SDNRAS	-
-	-	-	50	PF12	I/O	FT	TMR8_BRK / XMC_A6	-
-	-	-	51	V _{SS}	S	-	数字地	
-	-	-	52	V _{DD}	S	-	数字电源	
-	-	-	53	PF13	I/O	FT	I2C3_SMBA / XMC_A7	-
-	-	-	54	PF14	I/O	FTf	I2C3_SCL / XMC_A8	-
-	-	-	55	PF15	I/O	FTf	I2C3_SDA / CAN1_STB / XMC_A9	-
-	-	-	56	PG0	I/O	FT	SPI1_MISO / CAN1_RX / XMC_A10	-
-	-	-	57	PG1	I/O	FT	SPI1_MOSI / I2S1_SD / CAN1_TX / XMC_A11	-
-	-	38	58	PE7	I/O	FT	TMR1_EXT / USART5_CK_RTS_DE / USART7_RX / XMC_A13 / XMC_D4	-
-	-	39	59	PE8	I/O	FT	TMR1_CH1C / USART4_TX / USART7_TX / XMC_A16 / XMC_D5	-
-	-	40	60	PE9	I/O	FT	TMR1_CH1 / USART4_RX / XMC_A17 / XMC_D6	-
-	-	-	61	V _{SS}	S	-	数字地	
-	-	-	62	V _{DD}	S	-	数字电源	
-	-	41	63	PE10	I/O	FT	TMR1_CH2C / USART5_TX / XMC_A18 / XMC_D7	-

引脚号				引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能	
LQFP48/ QFN48	LQFP64	LQFP100	LQFP144						
-	-	42	64	PE11	I/O	FT	TMR1_CH2 / SPI4_CS / I2S4_WS / USART5_RX / XMC_D8	-	
-	-	43	65	PE12	I/O	FT	TMR1_CH3C / SPI1_CS / I2S1_WS / SPI4_SCK / I2S4_CK / XMC_D9	-	
-	-	44	66	PE13	I/O	FT	TMR1_CH3 / SPI1_SCK / I2S1_CK / SPI4_MISO / XMC_D10	-	
-	-	45	67	PE14	I/O	FT	TMR1_CH4 / SPI1_MISO / SPI4_MOSI / I2S4_SD / XMC_D11	-	
-	-	46	68	PE15	I/O	FT	TMR1_BRK / TMR1_CH4C / SPI1_MOSI / I2S1_SD / XMC_D12	-	
21	29	47	69	PB10	I/O	FTf	TMR2_CH3 / I2C2_SCL / SPI2_SCK / I2S2_CK / I2S3_MCK / USART3_TX / QSPI1_CS / EMAC_MII_RX_ER / QSPI1_IO1 / SDIO1_D7 / XMC_NOE	-	
22	30	48	70	PB11	I/O	FT	TMR2_CH4 / TMR5_CH4 / I2C2_SDA / I2SF5_CKIN / USART3_RX / TMR13_BRK / EMAC_MII_TX_EN / EMAC_RMII_TX_EN / QSPI1_IO0 / CAN2_STB / XMC_LB	-	
23	31	49	71	PH3	I/O	FT	TMR2_CH2 / TMR5_CH2 / I2C2_SDA / USART4_TX / USART7_RX / QSPI1_IO1	-	
24	32	50	72	V _{DD}	S	-	数字电源		
25	33	51	73	PB12	I/O	FT	TMR1_BRK / TMR5_CH1 / TMR12_BRK / I2C2_SMBA / SPI2_CS / I2S2_WS / SPI4_CS / I2S4_WS / SPI3_SCK / I2S3_CK / USART3_CK / CAN2_RX / EMAC_MII_TXD0 / EMAC_RMII_TXD0 / USART5_RX / I2SF5_WS / XMC_D13	-	
26	34	52	74	PB13	I/O	FT	CLKOUT / TMR1_CH1C / TMR12_CH1C / I2C3_SMBA / SPI2_SCK / I2S2_CK / SPI4_SCK / I2S4_CK / I2C3_SCL / USART3_CTS / CAN2_TX / EMAC_MII_TXD1 / EMAC_RMII_TXD1 / USART5_TX / I2SF5_CK / XMC_UB	-	
27	35	53	75	PB14	I/O	TC	TMR1_CH2C / TMR8_CH2C / I2C3_SDA / SPI2_MISO / I2S2_SDEXT / USART3_RTS_DE / TMR12_CH1 / SDIO1_D6 / XMC_D0	-	
28	36	54	76	PB15	I/O	TC	ERTC_REFIN / TMR1_CH3C / TMR8_CH3C / I2C3_SCL / SPI2_MOSI / I2S2_SD / TMR12_CH2 / SDIO1_CK / TMR12_CH1C	WKUP7	
-	-	55	77	PD8	I/O	FT	USART3_TX / TMR12_CH2C / EMAC_MII_RX_DV / EMAC_RMII_CRS_DV / XMC_D13	-	
-	-	56	78	PD9	I/O	FT	USART3_RX / EMAC_MII_RXD0 / EMAC_RMII_RXD0 / XMC_D14	-	
-	-	57	79	PD10	I/O	FT	USART3_CK / USART4_TX / EMAC_MII_RXD1 / EMAC_RMII_RXD1 / XMC_D15	-	

引脚号				引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
LQFP48 / QFN48	LQFP64	LQFP100	LQFP144					
-	-	58	80	PD11	I/O	FT	I2C2_SMBA / USART3_CTS / QSPI1_IO0 / EMAC_MII_RXD2 / XMC_A14 / XMC_SDBA0 / XMC_A16 / CAN3_STB	-
-	-	59	81	PD12	I/O	FTf	TMR4_CH1 / I2C2_SCL / USART3_RTS_DE / USART8_CK_RTS_DE / QSPI1_IO1 / EMAC_MII_RXD3 / XMC_A15 / XMC_SDBA1 / XMC_A17 / CAN3_RX	-
-	-	60	82	PD13	I/O	FTf	TMR4_CH2 / I2C2_SDA / USART8_TX / QSPI1_IO3 / XMC_SDCLK / XMC_A18 / CAN3_TX	-
-	-	-	83	V _{SS}	S	-	数字地	
-	-	-	84	V _{DD}	S	-	数字电源	
-	-	61	85	PD14	I/O	FTf	TMR4_CH3 / I2C3_SCL / USART8_RX / XMC_D0	-
-	-	62	86	PD15	I/O	FTf	TMR4_CH4 / I2C3_SDA / USART7_CK_RTS_DE / XMC_D1	-
-	-	-	87	PG2	I/O	FT	XMC_A12	-
-	-	-	88	PG3	I/O	FT	XMC_A13	-
-	-	-	89	PG4	I/O	FT	XMC_A14 / XMC_SDBA0	-
-	-	-	90	PG5	I/O	FT	XMC_A15 / XMC_SDBA1	-
-	-	-	91	PG6	I/O	FT	QSPI1_CS	-
-	-	-	92	PG7	I/O	FT	USART6_CK	-
-	-	-	93	PG8	I/O	FT	USART6_RTS_DE / EMAC_PPS_OUT / XMC_SDCLK	-
-	-	-	94	V _{SS}	S	-	数字地	
-	-	-	95	V _{DD}	S	-	数字电源	
-	37	63	96	PC6	I/O	FT	TMR1_CH1 / TMR3_CH1 / TMR8_CH1 / I2C1_SCL / I2S2_MCK / USART6_TX / USART7_RX / XMC_A0 / SDIO1_D6 / XMC_D1	-
-	38	64	97	PC7	I/O	FT	TMR1_CH2 / TMR3_CH2 / TMR8_CH2 / I2C1_SDA / SPI2_SCK / I2S2_CK / I2S3_MCK / USART6_RX / USART7_RX / XMC_A1 / SDIO1_D7 / XMC_NADV	-
-	39	65	98	PC8	I/O	FT	TMR1_CH3 / TMR3_CH3 / TMR8_CH3 / I2S4_MCK / I2SF5_MCK / USART8_TX / USART6_CK / QSPI1_IO2 / XMC_A2 / SDIO1_D0	-
-	40	66	99	PC9	I/O	FT	CLKOUT / TMR1_CH4 / TMR3_CH4 / TMR8_CH4 / I2C3_SDA / I2SF5_CKIN / USART8_RX / I2C1_SDA / QSPI1_IO0 / OTGFS1_OE / XMC_A3 / SDIO1_D1	-
29	41	67	100	PA8	I/O	FT	CLKOUT / TMR1_CH1 / TMR9_BRK / I2C3_SCL / USART1_CK / USART2_TX / USART7_RX / CAN3_RX / OTGFS1_SOF / SDIO1_D1 / XMC_A4	-

引脚号				引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
LQFP48/ QFN48	LQFP64	LQFP100	LQFP144					
30	42	68	101	PA9	I/O	FT	CLKOUT / TMR1_CH2 / I2C3_SMBA / SPI2_SCK / I2S2_CK / USART1_TX / I2C1_SCL / TMR14_BRK / OTGFS1_VBUS / SDIO1_D2	-
31	43	69	102	PA10	I/O	FT	ERTC_REFIN / TMR1_CH3 / SPI2_MOSI / I2S2_SD / I2S4_MCK / USART1_RX / I2C1_SDA / OTGFS1_ID / I2SF5_MCK / I2SF5_SD	-
32	44	70	103	PA11	I/O	TC	TMR1_CH4 / I2C2_SCL / SPI2_CS / I2S2_WS / SPI4_MISO / USART1_CTS / USART6_TX / CAN1_RX / USART4_RX / I2C1_SMBA	OTGFS1_D-
33	45	71	104	PA12	I/O	TC	TMR1_EXT / I2C2_SDA / SPI2_MISO / I2SF5_SDEXT / USART1_RTS_DE / USART6_RX / CAN1_TX / USART4_TX	OTGFS1_D+
34	46	72	105	PA13 (SWDIO) ⁽⁷⁾	I/O	FT	PA13 / IR_OUT / I2C1_SDA / SPI3_MISO / OTGFS1_OE	-
35	47	73	106	PH2	I/O	FT	TMR2_CH1 / TMR5_CH1 / I2C2_SCL / USART4_RX / USART7_RX / QSPI1_IO0	-
-	-	74	107	V _{SS}	S	-	数字地	
36	48	75	108	V _{DD}	S	-	数字电源	
37	49	76	109	PA14 (SWCLK) ⁽⁷⁾	I/O	FT	PA14 / I2C1_SMBA / SPI3_MOSI / I2S3_SD / USART2_TX	-
38	50	77	110	PA15	I/O	FT	TMR2_CH1 / TMR2_EXT / SPI1_CS / I2S1_WS / SPI3_CS / I2S3_WS / USART1_TX / USART2_RX / USART7_TX / CAN3_TX / QSPI1_IO2 / XMC_NE2 / USART4_RTS_DE	-
-	51	78	111	PC10	I/O	FT	TMR5_CH2 / SPI3_SCK / I2S3_CK / USART3_TX / USART4_TX / QSPI1_IO1 / SDIO1_D2	-
-	52	79	112	PC11	I/O	FT	TMR5_CH3 / SPI3_MISO / I2S3_SDEXT / USART3_RX / USART4_RX / QSPI1_CS / SDIO1_D3 / XMC_D2	-
-	53	80	113	PC12	I/O	FT	TMR11_CH1 / I2C2_SDA / SPI3_MOSI / I2S3_SD / USART3_CK / USART4_CK / USART5_TX / SDIO1_CK / XMC_D3	-
-	-	81	114	PD0	I/O	FT	TMR8_CH4C / SPI4_MISO / SPI3_MOSI / I2S3_SD / SPI2_CS / I2S2_WS / USART4_RX / CAN1_RX / XMC_A5 / XMC_D2	-
-	-	82	115	PD1	I/O	FT	TMR8_CH4 / SPI2_SCK / I2S2_CK / SPI2_CS / I2S2_WS / USART4_TX / CAN1_TX / XMC_A6 / XMC_D3	-
-	54	83	116	PD2	I/O	FT	TMR3_EXT / USART3_RTS_DE / USART5_RX / XMC_A7 / SDIO1_CMD / XMC_NWE	-
-	-	84	117	PD3	I/O	FT	SPI2_SCK / I2S2_CK / SPI2_MISO / USART2_CTS / QSPI1_SCK / XMC_A8 / XMC_CLK	-

引脚号				引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
LQFP48 / QFN48	LQFP64	LQFP100	LQFP144					
-	-	85	118	PD4	I/O	FT	SPI2_MOSI / I2S2_SD / USART2_RTS_DE / XMC_A9 / XMC_NOE	-
-	-	86	119	PD5	I/O	FT	USART2_TX / XMC_A10 / XMC_NWE	-
-	-	-	120	V _{SS}	S	-	数字地	
-	-	-	121	V _{DD}	S	-	数字电源	
-	-	87	122	PD6	I/O	FT	SPI3_MOSI / I2S3_SD / USART2_RX / XMC_A11 / XMC_NWAIT	-
-	-	88	123	PD7	I/O	FT	USART2_CK / XMC_A12 / XMC_NE1	-
-	-	-	124	PG9	I/O	FT	USART6_RX / QSPI1_IO2 / CAN3_TX / XMC_NE2	-
-	-	-	125	PG10	I/O	FT	CAN3_RX / XMC_NE3	-
-	-	-	126	PG11	I/O	FT	SPI4_SCK / I2S4_CK / CAN2_RX / EMAC_MII_TX_EN / EMAC_RMII_TX_EN	-
-	-	-	127	PG12	I/O	FT	SPI4_MISO / USART6_RTS_DE / CAN2_TX / XMC_NE4	-
-	-	-	128	PG13	I/O	FT	SPI4_MOSI / I2S4_SD / USART6_CTS / EMAC_MII_TXD0 / EMAC_RMII_TXD0 / CAN2_STB / XMC_A24	-
-	-	-	129	PG14	I/O	FT	SPI4_CS / I2S4_WS / USART6_TX / QSPI1_IO3 / EMAC_MII_TXD1 / EMAC_RMII_TXD1 / XMC_A25	-
-	-	-	130	V _{SS}	S	-	数字地	
-	-	-	131	V _{DD}	S	-	数字电源	
-	-	-	132	PG15	I/O	FT	USART6_CTS / XMC_SDNCAS	-
39	55	89	133	PB3 (SWO) ⁽⁷⁾	I/O	FTf	PB3 / TMR2_CH2 / I2C2_SDA / SPI1_SCK / I2S1_CK / SPI3_SCK / I2S3_CK / USART1_RX / USART1_RTS_DE / USART7_RX / CAN3_RX / QSPI1_IO3 / USART5_TX	-
40	56	90	134	PB4	I/O	FT	TMR1_CH4C / TMR3_CH1 / TMR11_BRK / I2C3_SDA / SPI1_MISO / SPI3_MISO / I2S3_SDEXT / USART1_CTS / USART7_TX / CAN3_TX / QSPI1_SCK / SDIO1_D0 / USART5_RX	-
41	57	91	135	PB5	I/O	FT	TMR3_CH2 / TMR10_BRK / I2C1_SMBA / SPI1_MOSI / I2S1_SD / SPI3_MOSI / I2S3_SD / USART1_CK / USART5_RX / CAN2_RX / EMAC_PPS_OUT / QSPI1_IO0 / XMC_SDCKE1 / USART5_CK_RTS_DE / SDIO1_D3	WKUP6
42	58	92	136	PB6	I/O	FT	TMR4_CH1 / TMR10_CH1C / I2C1_SCL / I2S1_MCK / SPI4_CS / I2S4_WS / USART1_TX / USART5_TX / CAN2_TX / USART4_CK / QSPI1_CS / XMC_SDCS1 / I2SF5_WS / SDIO1_D0	-

引脚号				引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	GPIO结构 ⁽²⁾	复用功能 ⁽³⁾	附加功能
LQFP48 / QFN48	LQFP64	LQFP100	LQFP144					
43	59	93	137	PB7	I/O	FT	TMR4_CH2 / TMR8_BRK / I2C1_SDA / SPI4_SCK / I2S4_CK / USART1_RX / USART4_CTS / TMR11_CH1C / CAN1_STB / QSPI1_IO1 / XMC_NADV / I2SF5_CK / SDIO1_D0	-
44	60	94	138	BOOT0	I	B	启动模式选择0	
45	61	95	139	PB8	I/O	FTf	TMR2_CH1 / TMR2_EXT / TMR4_CH3 / TMR10_CH1 / I2C1_SCL / SPI4_MISO / USART1_TX / USART5_RX / CAN1_RX / EMAC_MII_TXD3 / SDIO1_D4 / I2SF5_SDEXT / I2SF5_SD	-
46	62	96	140	PB9	I/O	FTf	IR_OUT / TMR2_CH2 / TMR4_CH4 / TMR11_CH1 / I2C1_SDA / SPI2_CS / I2S2_WS / SPI4_MOSI / I2S4_SD / I2C2_SDA / USART5_TX / CAN1_TX / QSPI1_CS / SDIO1_D5 / I2SF5_SD / I2S1_MCK	-
-	-	97	141	PE0	I/O	FT	TMR4_EXT / USART8_RX / TMR13_CH1 / XMC_LB / XMC_SDDQML	-
-	-	98	142	PE1	I/O	FT	TMR1_CH2C / USART8_TX / TMR14_CH1 / XMC_UB / XMC_SDDQMH	-
47	63	99	-	V _{ss}	S	-	数字地	
-	-	-	143	未连接				
48	64	100	144	V _{DD}	S	-	数字电源	
-/49	-	-	-	EPAD (V _{ss})	S	-	数字地	

(1) I = 输入, O = 输出, S = 电源。

(2) TC = 标准电平, FT = 一般5V电平容忍, FTa = 带模拟功能5V电平容忍, FTf = 5V电平容忍带20mA吸入能力, R = 配有内置弱上拉电阻的双向复位引脚, B = 配有内置弱下拉电阻的专用BOOT0引脚。

(3) 可用功能取决于所选型号。任一GPIO皆拥有EVENTOUT功能。

(4) PC13, PC14, 和PC15引脚通过电源开关进行供电, 而这个电源开关只能够推动有限的电流(3mA), 因此这三个引脚作为输出引脚时不能作为电流源(如驱动LED)。

(5) 这些引脚在电池供电区域第一次上电时处于主功能状态下, 之后即使复位, 这些引脚的状态由电池供电区域寄存器控制(这些寄存器不会被主复位系统所复位)。关于如何控制这些I/O口的具体信息, 请参考AT32F455/456/457系列参考手册的电池供电区域和BPR寄存器的相关章节。

(6) PA0, PA1, PC0, PC1, PC2, 和PC3为ADC快速通道; 其它为慢速通道。

(7) 复位后, PA13/PA14/PB3引脚被配置为复用功能SWDIO/SWCLK/SWO, 此时SWDIO/SWO引脚的内部上拉电阻和SWCLK引脚的内部下拉电阻为开启状态。

表 11. XMC 引脚定义

引脚名称	XMC			LQFP100	LQFP64
	SRAM/PSRAM/ NOR	复用信号的 PSRAM/NOR	SDRAM ⁽¹⁾		
PF0	A0	-	-	A0	-
PF1	A1	-	-	A1	-
PF2	A2	-	-	A2	-
PF3	A3	-	-	A3	-
PF4	A4	-	-	A4	-
PF5	A5	-	-	A5	-
PF12	A6	-	-	A6	-
PF13	A7	-	-	A7	-
PF14	A8	-	-	A8	-
PF15	A9	-	-	A9	-
PG0	A10	-	-	A10	-
PG1	A11	-	-	A11	-
PG2	A12	-	-	A12	-
PG3	A13	-	-	-	-
PG4	A14	-	-	SDBA0	-
PG5	A15	-	-	SDBA1	-
PD11	A14 / A16	A16	SDBA0	-	有
PD12	A15 / A17	A17	SDBA1	-	有
PD13	A18	A18	SDCLK	-	有
PE3	A19	A19	-	-	有
PE4	A20	A20	-	-	有
PE5	A21	A21	-	-	有
PE6	A22	A22	SDNRAS	-	有
PE2	A23	A23	SDNCAS	-	有
PG13	A24	A24	-	-	-
PG14	A25	A25	-	-	-
PC3	A0	-	SDCKE0	-	有
PC6	A0 / D1	AD1	A0	-	有
PC7	A1	NADV	A1	-	有
PC8	A2	-	A2	-	有
PC9	A3	-	A3	-	有
PA8	A4	-	A4	-	有
PD0	A5 / D2	AD2	A5	D2	有
PD1	A6 / D3	AD3	A6	D3	有
PD2	A7 / NWE	NWE	A7	-	有
PD3	A8 / CLK	CLK	A8	-	有

引脚名称	XMC			LQFP100	LQFP64
	SRAM/PSRAM/ NOR	复用信号的 PSRAM/NOR	SDRAM ⁽¹⁾		
PD4	A9 / NOE	NOE	A9	-	有
PD5	A10 / NWE	NWE	A10	-	有
PD6	A11 / NWAIT	NWAIT	A11	-	有
PD7	A12 / NE1	NE1	A12	-	有
PD14	D0	AD0	D0		有
PD15	D1	AD1	D1		有
PC11	D2	AD2	D2	-	有
PC12	D3	AD3	D3	-	有
PE7	D4 / A13	AD4	D4		有
PE8	D5 / A16	AD5	D5		有
PE9	D6 / A17	AD6	D6		有
PE10	D7 / A18	AD7	D7		有
PE11	D8	AD8	D8		有
PE12	D9	AD9	D9		有
PE13	D10	AD10	D10		有
PE14	D11	AD11	D11		有
PE15	D12	AD12	D12		有
PD8	D13	AD13	D13		有
PD9	D14	AD14	D14		有
PD10	D15	AD15	D15		有
PB14	D0	AD0	-		有
PC6	D1	AD1	-		有
PA2	D4	AD4	-		有
PA3	D5	AD5	-		有
PA4	D6	AD6	-		有
PA5	D7	AD7	-		有
PB12	D13	AD13	-		有
PD7	NE1	NE1	-		有
PG9	NE2	NE2	-		-
PA15	NE2	NE2	-		有
PG10	NE3	NE3	-		-
PG12	NE4	NE4	-		-
PC4	NE4	NE4	SDCS0		有
PB7	-	NADV	-		有
PB10	NOE	NOE	-		有
PC5	NOE	NOE	SDCKE0		有
PC2	NWE	NWE	SDCS0		有

引脚名称	XMC			LQFP100	LQFP64
	SRAM/PSRAM/ NOR	复用信号的 PSRAM/NOR	SDRAM ⁽¹⁾		
PE0	LB	LB	SDDQML	有	-
PB11	LB	LB	-	有	有
PE1	UB	UB	SDDQMH	有	-
PB13	UB	UB	-	有	有
PG8	-	-	- SDCLK	-	-
PB5	-	-	SDCKE1	有	-
PB6	-	-	SDCS1	有	-
PF11	-	-	SDNRAS	-	-
PG15	-	-	SDNCAS	-	-
PC0	-	-	SDNWE	有	-
PA7	-	-	SDNWE	有	有

(1) SDRAM的地址、块地址、数据、和时钟推荐使用以下两种组合。若混合使用功能仍可正常工作但无法达到最高效能。

4 电气特性

4.1 测试条件

4.1.1 最小和最大数值

所有最小和最大值是在最坏的条件下得出，在每个表格下方的注解中说明为通过综合评估、设计模拟和/或工艺特性，以其平均值±3倍标准差（mean \pm 3 σ ）得到的数据，不会在生产线上进行测试。

4.1.2 典型数值


典型数据是基于 $T_A = 25^\circ\text{C}$ 和 $V_{DD} = 3.3\text{ V}$ 。

4.1.3 典型曲线

典型曲线仅用于设计指导而未经测试。

4.1.4 供电方案

图 6. 供电方案



4.2 绝对最大值

4.2.1 额定值

加在器件上的载荷如果超过「绝对最大额定值」列表（[表12](#), [表13](#), [表14](#)）中给出的值，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表 12. 电压特性

符号	描述	最小值	最大值	单位
$V_{DDx}-V_{SS}$	外部主供电电压	-0.3	4.0	V
$V_{BAT}-V_{SS}$	电池供电电压	-0.3	4.0	
V_{IN}	在TC引脚上的输入电压	$V_{SS}-0.3$	4.0	
	在FT, FTf, 和FTa引脚上的输入电压	$V_{SS}-0.3$	6.0	
$ \Delta V_{DDx} $	不同供电引脚之间的电压差	-	50	mV
$ V_{SSx}-V_{SS} $	不同接地引脚之间的电压差	-	50	

表 13. 电流特性

符号	描述	最大值	单位
I_{VDD}	经过 V_{DD} 电源线的总电流（流入电流）	150	mA
I_{VSS}	经过 V_{SS} 地线的总电流（流出电流）	150	
I_{IO}	任意GPIO和控制引脚上的输出灌电流	25	
	任意GPIO和控制引脚上的输出拉电流	-25	

表 14. 温度特性

符号	描述	数值	单位
T_{STG}	储存温度范围	-60 ~ +150	°C
T_J	最大结温度	125	

4.2.2 电气敏感性

基于三个不同的测试（HBM, CDM, 和LU），使用标准的测量方法，对芯片进行强度测试以决定它的电气敏感性方面的性能。

静电放电（ESD）

静电放电施加到所有样品的所有引脚上。这个测试符合JS-001-2023/JS-002-2022标准。

表 15. 静电放电值

符号	参数	条件	类型	最小值	单位
$V_{ESD(HBM)}$	静电放电电压（人体模型）	$T_A = +25^\circ\text{C}$, 符合JS-001-2023	2	± 2000	V
$V_{ESD(CDM)}$	静电放电电压（充电设备模型）	$T_A = +25^\circ\text{C}$, 符合JS-002-2022	III	± 1000	

静态栓锁（Static latch-up）

为了评估栓锁性能需要在样品上进行符合JESD78F集成电路栓锁标准的互补静态栓锁测试：

- 为每个电源引脚，提供超过极限的供电电压。
- 在每个输入、输出和可配置的GPIO引脚上注入电流。

表 16. 静态栓锁值

符号	参数	条件	级别/类型
LU	静态栓锁	$T_A = +105^\circ\text{C}$, 符合JESD78F	II 类A ($\pm 200 \text{ mA}$)

4.3 规格

4.3.1 通用工作条件

表 17. 通用工作条件

符号	参数	条件		最小值	最大值	单位
f_{HCLK}	内部AHB时钟频率	LDO电压	1.3 V	0	192	MHz
			1.2 V	0	160	
			1.1 V	0	108	
$f_{PCLK1/2}$	内部APB1/2时钟频率	-		0	f_{HCLK}	MHz
f_{PCLK3}	内部APB3时钟频率	-		0	90	MHz
V_{DD}	数字电源工作电压	-		2.4	3.6	V
V_{DDA}	模拟电源工作电压	必须与 V_{DD} 相同		V_{DD}		V
V_{BAT}	电池供电工作电压	-		1.62	3.6	V
P_D	功率耗散: $T_A = 105^\circ C$	LQFP144 – 20 x 20 mm		-	298	mW
		LQFP100 – 14 x 14 mm		-	265	
		LQFP64 – 10 x 10 mm		-	248	
		LQFP48 – 7 x 7 mm		-	229	
		QFN48 – 6 x 6 mm		-	351	
T_A	环境温度	-		-40	105	°C

4.3.2 上电和掉电时的工作条件

表 18. 上电和掉电时的工作条件

符号	参数	最小值	最大值	单位
t_{VDD}	V_{DD} 上升速率	0	∞	ms/V
	V_{DD} 下降速率	20	∞	$\mu s/V$

4.3.3 内置复位和电源控制模块特性

表 19. 内置复位特性⁽¹⁾

符号	参数	最小值	典型值	最大值	单位
V_{POR}	上电复位阈值	1.73	2.06	2.4	V
V_{LVR}	低电压复位阈值	1.62 ⁽²⁾	1.88	2.16	V
$V_{LVRhyst}$	LVR迟滞	-	180	-	mV
$T_{RESTTEMPO}$	复位持续时间: V_{DD} 高于 V_{POR} 且持续时间超过 $T_{RESTTEMPO}$ 后CPU开始运行	-	830	-	μs

(1) 由综合评估得出, 不在生产中测试。

(2) 产品的特性由设计保证至最小的数值 V_{LVR} 。

图 7. 上电复位和低电压复位的波形图




表 20. 可编程电压检测器特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{PVM1}	PVM 阈值 1 (PVMSEL[2:0] = 001)	上升沿	2.19	2.28	2.37	V
		下降沿	2.09	2.18	2.27	V
V _{PVM2}	PVM 阈值 2 (PVMSEL[2:0] = 010)	上升沿 ⁽¹⁾	2.28	2.38	2.48	V
		下降沿 ⁽¹⁾	2.18	2.28	2.38	V
V _{PVM3}	PVM 阈值 3 (PVMSEL[2:0] = 011)	上升沿 ⁽¹⁾	2.38	2.48	2.58	V
		下降沿 ⁽¹⁾	2.28	2.38	2.48	V
V _{PVM4}	PVM 阈值 4 (PVMSEL[2:0] = 100)	上升沿 ⁽¹⁾	2.47	2.58	2.69	V
		下降沿 ⁽¹⁾	2.37	2.48	2.59	V
V _{PVM5}	PVM 阈值 5 (PVMSEL[2:0] = 101)	上升沿 ⁽¹⁾	2.57	2.68	2.79	V
		下降沿 ⁽¹⁾	2.47	2.58	2.69	V
V _{PVM6}	PVM 阈值 6 (PVMSEL[2:0] = 110)	上升沿 ⁽¹⁾	2.66	2.78	2.9	V
		下降沿 ⁽¹⁾	2.56	2.68	2.8	V
V _{PVM7}	PVM 阈值 7 (PVMSEL[2:0] = 111)	上升沿	2.76	2.88	3	V
		下降沿	2.66	2.78	2.9	V
V _{HYS_P} ⁽¹⁾	PVM 迟滞	-	-	100	-	mV
I _{DD (PVM)} ⁽¹⁾	PVM 电流消耗	-	-	20	30	μA

(1) 由综合评估得出，不在生产中测试。

4.3.4 存储器特性

表 21. 内部闪存存储器特性⁽¹⁾

符号	参数	条件	典型值	最大值	单位
T_{PROG}	编程时间	-	60	65	μs
t_{SE}	扇区擦除时间	-	13.2	16	ms
t_{ME}	全擦除时间	-	8.2	10	ms

(1) 由设计保证, 不在生产中测试。

表 22. 内部闪存存储器寿命和数据保存期限⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
N_{END}	寿命 (擦写次数)	$T_A = -40 \sim 105^\circ C$	100	-	-	千次
t_{RET}	数据保存期限	$T_A = 105^\circ C$	10	-	-	年

(1) 由设计保证, 不在生产中测试。

4.3.5 供电电流特性

电流消耗是多种参数和因素的综合指标, 由综合评估得出, 不在生产中测试。这些参数和因素包括工作电压、环境温度、GPIO引脚的负载、产品的软件配置、工作频率、GPIO脚的翻转速率、以及执行的代码等。

典型和最大电流消耗

微控制器处于下述条件下:

- 所有的GPIO引脚都处于模拟模式。
- 闪存存储器的访问时间随 f_{HCLK} 的频率调整 (0 ~ 32 MHz时为0个等待周期, 33 ~ 64 MHz时为1个等待周期, 65 ~ 96 MHz时为2个等待周期, 97 ~ 128 MHz时为3个等待周期, 129 ~ 160 MHz时为4个等待周期, 超过160 MHz时为5个等待周期)。
- 指令预取功能开启。
- $f_{PCLK1} = f_{HCLK}$, $f_{PCLK2} = f_{HCLK}$, $f_{PCLK3} = f_{HCLK}/4$, $f_{ADCCLK} = f_{PCLK2}/4$ 。
- 除非特别标注, 典型值是在 $V_{DD} = 3.3 V$ 和 $T_A = 25^\circ C$ 时测试得到, 最大值是在 $V_{DD} = 3.6 V$ 时测试得到。

表 23. 运行模式下的典型电流消耗

符号	参数	条件	f _{HCLK}	LDO 电压 (V)	典型值			单 位
					使能所有外设 (AT32F455/456)	使能所有外设 (AT32F457)	关闭所有外设	
I _{DD}	运行模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾⁽²⁾	192 MHz	1.3	67.1	69.3	25.8	mA
			180 MHz	1.3	63.0	65.1	24.3	
			160 MHz	1.2	51.5	53.2	20.0	
			144 MHz	1.2	46.5	48.1	18.1	
			120 MHz	1.2	39.3	40.6	15.6	
			108 MHz	1.1	32.5	33.6	13.1	
			96 MHz	1.1	29.1	30.0	11.8	
			72 MHz	1.1	22.2	23.0	9.29	
			48 MHz	1.1	15.5	16.0	6.79	
			36 MHz	1.1	12.0	12.4	5.46	
			24 MHz	1.1	8.69	8.92	4.24	
			8 MHz	1.1	3.44	3.52	1.86	
			4 MHz	1.1	2.36	2.39	1.49	
			2 MHz	1.1	1.80	1.82	1.30	
			1 MHz	1.1	1.52	1.54	1.20	
		高速内部时钟 (HICK) ⁽²⁾	192 MHz	1.3	66.7	68.9	25.4	mA
			180 MHz	1.3	62.6	64.6	23.9	
			160 MHz	1.2	51.1	52.8	19.6	
			144 MHz	1.2	46.2	47.7	17.8	
			120 MHz	1.2	38.9	40.2	15.2	
			108 MHz	1.1	32.1	33.1	12.6	
			96 MHz	1.1	28.6	29.5	11.3	
			72 MHz	1.1	21.9	22.6	8.81	
			48 MHz	1.1	15.0	15.5	6.34	
			36 MHz	1.1	11.5	11.9	4.97	
			24 MHz	1.1	8.17	8.36	3.78	
			8 MHz	1.1	2.92	2.99	1.40	
			4 MHz	1.1	1.82	1.86	1.02	
			2 MHz	1.1	1.28	1.32	0.83	
			1 MHz	1.1	1.02	1.05	0.74	

(1) 外部时钟为8 MHz。

(2) 当f_{HCLK} > 8 MHz时启用PLL。

表 24. 睡眠模式下的典型电流消耗

符号	参数	条件	f _{HCLK}	LDO 电压 (V)	典型值			单 位
					使能所有外设 (AT32F455/456)	使能所有外设 (AT32F457)	关闭所有外设	
I _{DD}	睡眠模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾⁽²⁾	192 MHz	1.3	54.4	56.6	12.6	mA
			180 MHz	1.3	51.1	53.1	11.8	
			160 MHz	1.2	41.7	43.4	9.82	
			144 MHz	1.2	37.7	39.2	8.95	
			120 MHz	1.2	32.0	33.2	7.95	
			108 MHz	1.1	26.4	27.5	6.70	
			96 MHz	1.1	23.6	24.6	6.08	
			72 MHz	1.1	18.2	18.9	5.02	
			48 MHz	1.1	12.8	13.3	3.94	
			36 MHz	1.1	9.99	10.4	3.32	
			24 MHz	1.1	7.31	7.54	2.81	
			8 MHz	1.1	2.96	3.04	1.37	
			4 MHz	1.1	2.10	2.14	1.23	
			2 MHz	1.1	1.66	1.69	1.15	
			1 MHz	1.1	1.45	1.47	1.12	
		高速内部时钟 (HICK) ⁽²⁾	192 MHz	1.3	53.9	56.1	12.1	mA
			180 MHz	1.3	50.6	52.7	11.4	
			160 MHz	1.2	41.3	43.0	9.38	
			144 MHz	1.2	37.3	38.8	8.51	
			120 MHz	1.2	31.5	32.8	7.51	
			108 MHz	1.1	26.0	27.0	6.26	
			96 MHz	1.1	23.2	24.1	5.63	
			72 MHz	1.1	17.7	18.4	4.57	
			48 MHz	1.1	12.3	12.8	3.49	
			36 MHz	1.1	9.49	9.84	2.86	
			24 MHz	1.1	6.79	7.02	2.35	
			8 MHz	1.1	2.43	2.51	0.92	
			4 MHz	1.1	1.57	1.61	0.78	
			2 MHz	1.1	1.13	1.16	0.70	
			1 MHz	1.1	0.92	0.94	0.67	

(1) 外部时钟为8 MHz。

(2) 当f_{HCLK} > 8 MHz时启用PLL。

表 25. 运行模式下的最大电流消耗

符号	参数	条件	f_{HCLK}	LDO电压 (V)	最大值		单位
					$T_A = 85^\circ C$	$T_A = 105^\circ C$	
I_{DD}	运行模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾ 使能所有外设 (AT32F455/456)	192 MHz	1.3	69.8	71.7	mA
			180 MHz	1.3	65.6	67.5	
			160 MHz	1.2	53.5	55.0	
			144 MHz	1.2	48.5	50.0	
			120 MHz	1.2	41.1	42.6	
			108 MHz	1.1	33.9	35.1	
			96 MHz	1.1	30.4	31.6	
			72 MHz	1.1	23.6	24.8	
			48 MHz	1.1	16.8	18.0	
			36 MHz	1.1	13.3	14.5	
			24 MHz	1.1	9.97	11.2	
			8 MHz	1.1	4.80	6.02	
I_{DD}	运行模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾ 使能所有外设 (AT32F457)	192 MHz	1.3	72.0	73.9	mA
			180 MHz	1.3	67.7	69.6	
			160 MHz	1.2	55.2	56.7	
			144 MHz	1.2	50.0	51.5	
			120 MHz	1.2	42.4	43.9	
			108 MHz	1.1	35.0	36.2	
			96 MHz	1.1	31.4	32.5	
			72 MHz	1.1	24.3	25.5	
			48 MHz	1.1	17.3	18.5	
			36 MHz	1.1	13.7	14.9	
			24 MHz	1.1	10.2	11.4	
			8 MHz	1.1	4.87	6.09	
I_{DD}	运行模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾ 关闭所有外设	192 MHz	1.3	27.4	29.1	mA
			180 MHz	1.3	25.9	27.5	
			160 MHz	1.2	21.3	22.7	
			144 MHz	1.2	19.4	20.8	
			120 MHz	1.2	16.9	18.3	
			108 MHz	1.1	14.1	15.3	
			96 MHz	1.1	12.8	14.0	
			72 MHz	1.1	10.4	11.6	
			48 MHz	1.1	7.96	9.13	
			36 MHz	1.1	6.65	7.83	
			24 MHz	1.1	5.46	6.65	
			8 MHz	1.1	3.12	4.31	

(1) 外部时钟为8 MHz, 当 $f_{HCLK} > 8$ MHz时启用PLL。

表 26. 睡眠模式下的最大电流消耗

符号	参数	条件	f_{HCLK}	LDO电压 (V)	最大值		单位
					$T_A = 85^\circ C$	$T_A = 105^\circ C$	
I_{DD}	睡眠模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾ 使能所有外设 (AT32F455/456)	192 MHz	1.3	57.1	58.9	mA
			180 MHz	1.3	53.7	55.5	
			160 MHz	1.2	43.7	45.2	
			144 MHz	1.2	39.6	41.1	
			120 MHz	1.2	33.8	35.3	
			108 MHz	1.1	27.9	29.1	
			96 MHz	1.1	25.0	26.2	
			72 MHz	1.1	19.6	20.8	
			48 MHz	1.1	14.1	15.4	
			36 MHz	1.1	11.3	12.6	
			24 MHz	1.1	8.64	9.88	
			8 MHz	1.1	4.36	5.58	
I_{DD}	睡眠模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾ 使能所有外设 (AT32F457)	192 MHz	1.3	59.3	61.2	mA
			180 MHz	1.3	55.8	57.6	
			160 MHz	1.2	45.5	46.9	
			144 MHz	1.2	41.2	42.7	
			120 MHz	1.2	35.1	36.5	
			108 MHz	1.1	28.9	30.1	
			96 MHz	1.1	26.0	27.2	
			72 MHz	1.1	20.3	21.5	
			48 MHz	1.1	14.6	15.8	
			36 MHz	1.1	11.7	12.9	
			24 MHz	1.1	8.88	10.1	
			8 MHz	1.1	4.43	5.67	
I_{DD}	睡眠模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾ 关闭所有外设	192 MHz	1.3	14.3	15.9	mA
			180 MHz	1.3	13.6	15.2	
			160 MHz	1.2	11.3	12.6	
			144 MHz	1.2	10.4	11.8	
			120 MHz	1.2	9.39	10.8	
			108 MHz	1.1	7.91	9.11	
			96 MHz	1.1	7.29	8.49	
			72 MHz	1.1	6.26	7.46	
			48 MHz	1.1	5.20	6.41	
			36 MHz	1.1	4.59	5.79	
			24 MHz	1.1	4.09	5.30	
			8 MHz	1.1	2.67	3.88	

(1) 外部时钟为8 MHz, 当 $f_{HCLK} > 8$ MHz时启用PLL。

表 27. 深睡眠和待机模式下的典型和最大电流消耗

符号	参数	条件	典型值 ⁽¹⁾		最大值 ⁽²⁾			单位
			$V_{DD} = 2.4\text{ V}$	$V_{DD} = 3.3\text{ V}$	$T_A = 25\text{ }^\circ\text{C}$	$T_A = 85\text{ }^\circ\text{C}$	$T_A = 105\text{ }^\circ\text{C}$	
I_{DD}	深睡眠模式的供应电流	LDO 1.2 V 处于正常模式, HICK 和 HEXT 关闭, WDT 关闭	372	376	450	2100	3600	μA
		LDO 处于额外低功耗模式, HICK 和 HEXT 关闭, WDT 关闭	170	172	200	1050	1900	
	待机模式的供应电流	LEXT 和 ERTC 关闭	2.5	3.7	4.9	7.1	10.9	μA
		LEXT 和 ERTC 开启	3.4	5.0	6.2	8.3	12.4	

(1) 典型值是在 $T_A = 25\text{ }^\circ\text{C}$ 下测试得到。

(2) 由综合评估得出, 不在生产中测试。





图 8. LDO 1.2 V 在正常模式时, 深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比图 9. LDO 在额外低功耗模式时, 深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比

图 10. 待机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比表 28. V_{BAT} 的典型和最大电流消耗

符号	参数	条件	典型值 ⁽¹⁾			最大值 ⁽²⁾			单位
			$V_{BAT} = 1.62\text{ V}$	$V_{BAT} = 2.4\text{ V}$	$V_{BAT} = 3.3\text{ V}$	$T_A = 25\text{ °C}$	$T_A = 85\text{ °C}$	$T_A = 105\text{ °C}$	
$I_{DD_V_{BAT}}$	V_{BAT} 的供应电流	V_{BAT} 和 V_{LVR} 的供应， $V_{DD} < V_{LVR}$	0.71	0.93	1.26	1.47	1.98	2.76	μA

(1) 典型值是在 $T_A = 25\text{ °C}$ 下测试得到。

(2) 由综合评估得出，不在生产中测试。

图 11. V_{BAT} 的典型电流消耗（LEXT 和 ERTC 开启）在不同的 V_{BAT} 电压时与温度的对比

内置外设电流消耗

微控制器的工作条件如下：

- 所有的GPIO引脚都处于模拟模式。
- 给出的数值是通过测量只开启一个外设的时钟与关闭所有外设的时钟电流消耗相差值计算得出。

表 29. 内置外设的电流消耗典型值

内置外设	LDO电压 (V)			单位
	1.3	1.2	1.1	
AHB1	DMA1	4.01	3.65	3.32
	DMA2	4.21	3.83	3.49
	Flash	13.53	12.32	11.44
	SRAM	2.23	2.06	1.88
	GPIOA	0.66	0.58	0.54
	GPIOB	0.61	0.54	0.49
	GPIOC	0.55	0.49	0.45
	GPIOD	0.55	0.49	0.45
	GPIOE	0.61	0.55	0.50
	GPIOF	0.54	0.47	0.43
	GPIOG	0.58	0.52	0.47
	GPIOH	0.56	0.50	0.46
	XMC	7.81	7.12	6.49
	CRC	0.43	0.38	0.36
AHB2	EMAC			
	EMAC_TX	11.61	10.60	9.67
	EMAC_RX			
	EMAC_PTP			
AHB3	AES	5.25	4.81	4.39
	TRNG	5.36	4.89	4.47
	OTGFS1	15.57	14.27	13.28
	SDIO1	8.60	7.83	7.15
APB1	XMC	7.81	7.12	6.49
	QSPI1	13.72	12.48	11.37
APB1	TMR2	9.96	9.13	8.36
	TMR3	7.06	6.45	5.91
	TMR4	7.55	6.90	6.30
	TMR5	10.1	9.26	8.48
	TMR6	0.47	0.42	0.39
	TMR7	0.47	0.42	0.39
	TMR12	5.93	5.43	4.97
	TMR13	3.72	3.39	3.10
	TMR14	3.78	3.45	3.16
	WWDT	0.14	0.13	0.12

内置外设	LDO电压 (V)			单位
	1.3	1.2	1.1	
APB1	SPI2/I ² S2	3.74	3.42	3.14
	SPI3/I ² S3	4.60	4.20	3.85
	USART2	3.23	2.94	2.68
	USART3	3.21	2.92	2.66
	USART4	3.23	2.94	2.69
	USART5	3.24	2.95	2.68
	I ² C1	6.34	5.77	5.25
	I ² C2	6.26	5.70	5.19
	I ² C3	6.31	5.75	5.23
	CAN1	3.84	3.51	3.28
	CAN2	3.85	3.51	3.26
	CAN3	3.84	3.51	3.26
	PWC	0.99	0.91	0.83
	DAC1/2	1.42	1.30	1.20
	USART7	3.20	2.91	2.66
	USART8	3.25	2.95	2.70
APB2	TMR1	10.68	9.70	8.82
	TMR8	10.58	9.62	8.75
	USART1	3.25	2.94	2.69
	USART6	3.26	2.96	2.70
	ADC1	9.04	8.25	7.52
	ADC2	8.93	8.13	7.41
	SPI1/I ² S1	3.20	2.92	2.68
	SPI4/I ² S4	3.19	2.91	2.66
	SCFG	2.19	1.98	1.82
	EXINT	2.20	1.99	1.82
	TMR9	5.90	5.37	4.90
	TMR10	3.62	3.30	3.01
	TMR11	3.90	3.54	3.25
	I ² SF5	1.01	0.92	0.84
	ACC	0.25	0.21	0.19
	I ² S2EXT	3.08	2.81	2.58
	I ² S3EXT	3.09	2.80	2.58

4.3.6 外部时钟源特性

使用晶体/陶瓷谐振器产生的高速外部时钟

高速外部晶振（HEXT）可以使用一个4 ~ 25 MHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。

表 30. HEXT 4 ~ 25 MHz 晶振特性⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
f_{HEXT_IN}	振荡器频率	-	4	8	25	MHz
$t_{SU(HEXT)}^{(3)}$	启动时间	8 MHz, HEXTDRV = 0x2	-	2.3	-	ms
$I_{DD(HEXT)}$	电流消耗	8 MHz, HEXTDRV = 0x2	-	440	600	μ A


(1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。

(2) 由综合评估得出，不在生产中测试。

(3) $t_{SU(HEXT)}$ 是启动时间，是从软件使能HEXT开始测量，直至得到稳定的8 MHz振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到，它可能因晶体制造商的不同而变化较大。

对于 C_{L1} 和 C_{L2} ，建议使用高质量的、为高频应用而设计的（典型值为）5 ~ 33 pF之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串行组合给出负载电容的参数。在选择 C_{L1} 和 C_{L2} 时，PCB和MCU引脚的寄生电容应该考虑在内。负载电容 C_L 是基于下列算式计算出： $C_L = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{stray}$ ，其中 C_{stray} 是引脚的电容和PCB板或PCB相关的电容，它的典型值是介于2 pF至7 pF之间。

图 12. HEXT 使用 8 MHz 晶振的典型应用



使用外部振荡源产生的高速外部时钟


下表中给出的特性参数是使用一个高速的外部时钟源测得。

表 31. HEXT 外部时钟源特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HEXT_ext}	用户外部时钟频率 ⁽¹⁾	-	1	8	25	MHz
V_{HEXTH}	HEXT_IN输入引脚高电平电压		0.7 V_{DD}	-	V_{DD}	V
V_{HEXTL}	HEXT_IN输入引脚低电平电压		V_{SS}	-	0.3 V_{DD}	
$t_w(HEXT)$ $t_w(HEXT)$	HEXT_IN高或低的时间 ⁽¹⁾		5	-	-	ns
$t_r(HEXT)$ $t_f(HEXT)$	HEXT_IN上升或下降的时间 ⁽¹⁾	-	-	-	20	
$C_{in(HEXT)}$	HEXT_IN输入容抗 ⁽¹⁾		-	5	-	pF
Duty(HEXT)	占空比	-	45	-	55	%
I_L	HEXT_IN输入漏电流	$V_{SS} \leq V_{IN} \leq V_{DD}$	-	-	± 1	μA

(1) 由设计保证, 不在生产中测试。

图 13. HEXT 外部时钟源交流时序图



使用晶体/陶瓷谐振器产生的低速外部时钟

低速外部晶振（LEXT）可以使用一个32.768 kHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。

表 32. LEXT 32.768 kHz 晶振特性⁽¹⁾⁽²⁾


符号	参数	条件	最小值	典型值	最大值	单位
$t_{SU(LEXT)}$	启动时间	$LEXTDRV = 0x3$	-	90	-	ms

(1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。

(2) 由综合评估得出，不在生产中测试。

对于 C_{L1} 和 C_{L2} ，建议使用高质量的5 ~ 20 pF之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串行组合给出负载电容的参数。负载电容 C_L 是基于下列算式计算出： $C_L = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{stray}$ ，其中 C_{stray} 是引脚的电容和PCB板或PCB相关的电容，它的典型值是介于2 pF至7 pF之间。

图 14. LEXT 使用 32.768 kHz 晶振的典型应用



注：

$LEXT_IN$ 和 $LEXT_OUT$ 间不需要外部电阻，也禁止添加。

使用外部振荡源产生的低速外部时钟


下表中给出的特性参数是使用一个低速的外部时钟源测得。

表 33. LEXT 外部时钟源特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{LEXT_ext}	用户外部时钟频率 ⁽¹⁾	-	-	32.768	1000	kHz
V_{LEXTH}	LEXT_IN 输入引脚高电平电压		0.7 V_{DD}	-	V_{DD}	V
V_{LEXTL}	LEXT_IN 输入引脚低电平电压		V_{SS}	-	0.3 V_{DD}	
$t_w(LEXT)$ $t_w(LEXT)$	LEXT_IN 高或低的时间 ⁽¹⁾		450	-	-	ns
$t_r(LEXT)$ $t_f(LEXT)$	LEXT_IN 上升或下降的时间 ⁽¹⁾	-	-	-	50	
$C_{in}(LEXT)$	LEXT_IN 输入容抗 ⁽¹⁾		-	5	-	pF
Duty(LEXT)	占空比	-	30	-	70	%
I_L	LEXT_IN 输入漏电流	$V_{SS} \leq V_{IN} \leq V_{DD}$	-	-	± 1	μA

(1) 由设计保证, 不在生产中测试。

图 15. LEXT 外部时钟源交流时序图



4.3.7 内部时钟源特性

高速内部时钟 (HICK)


表 34. HICK 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HICK}	频率	-	-	48	-	MHz
$DuCy(HICK)$	占空比	-	45	-	55	%
ACC_{HICK}	HICK时钟的精度	使用者校准 (以寄存器CRM_CTRL) ⁽¹⁾	-1	-	1	%
		ACC校准 ⁽¹⁾	-0.25	-	0.25	
		出厂校准 ⁽²⁾	$T_A = -40 \sim 105^\circ C$	-2	-	
			$T_A = -40 \sim 85^\circ C$	-2	-	
			$T_A = 0 \sim 70^\circ C$	-1.5	-	
		$T_A = 25^\circ C$	-1	-	1	
$tsu(HICK)^{(2)}$	HICK时钟启动时间	-	-	1.8	2.0	μs
$I_{DD(HICK)}^{(2)}$	HICK时钟功耗	-	-	220	240	μA

(1) 由设计保证, 不在生产中测试。

(2) 由综合评估得出, 不在生产中测试。

图 16. HICK 时钟精度与温度的对比



低速内部时钟 (LICK)

表 35. LICK 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{LICK}^{(1)}$	频率	-	25	35	45	kHz

(1) 由综合评估得出, 不在生产中测试。

4.3.8 PLL 特性

表 36. PLL 特性⁽¹⁾

符号	参数	最小值	典型值	最大值	单位
f_{PLL_IN}	PLL输入时钟 ⁽²⁾	2	8	16	MHz
	PLL输入时钟占空比	40	-	60	%
f_{PLL_OUT}	PLL倍频输出时钟	24	-	192	MHz
t_{LOCK}	PLL锁相时间	-	-	200	μs
Jitter	Cycle-to-cycle jitter	-	-	300	ps

(1) 由设计保证, 不在生产中测试。

(2) 需要注意使用正确的倍频系数, 从而根据PLL输入时钟频率使得 f_{PLL_OUT} 处于允许范围内。

4.3.9 低功耗模式唤醒时间

下表列出的唤醒时间是在系统时钟为HICK时钟的唤醒阶段测量得到。唤醒时使用的时钟源依据当前的操作模式而定:

- 睡眠模式: 时钟源是进入睡眠模式时所使用的时钟;
- 深睡眠或待机模式: 时钟源是HICK时钟。

表 37. 低功耗模式的唤醒时间

符号	参数	条件	典型值	单位
$t_{WUSLEEP}$	从睡眠模式唤醒	-	2.3	μs
$t_{WUDEEPSLEEP}$	从深睡眠模式唤醒	LDO处于正常模式	450	μs
		LDO处于额外低功耗模式	520	
$t_{WUSTDBY}$	从待机模式唤醒	-	800	μs

4.3.10 EMC 特性

敏感性测试是在产品的综合评估时抽样进行测试的。

功能性EMS (电磁敏感性)

- **EFT:** 在 V_{DD} 和 V_{SS} 上通过耦合/去耦合网路施加一个瞬变电压的脉冲群 (正向和反向) 直到产生功能性错误。这个测试符合IEC 61000-4-4标准。

表 38. EMS 特性

符号	参数	条件	级别/类型
V_{EFT}	在 V_{DD} 和 V_{SS} 上通过符合IEC 61000-4-4规范的耦合/去耦合网路施加导致功能错误的瞬变脉冲群电压极限, V_{DD} 和 V_{SS} 入口有 $-47 \mu F$ 电容并且每对 V_{DD} 和 V_{SS} 电源各有 $-0.1 \mu F$ 旁路电容	$V_{DD} = 3.3 V$, LQFP144, $T_A = +25 ^\circ C$, $f_{HCLK} = 192 MHz$	4A ($\pm 4 kV$)
		$V_{DD} = 3.3 V$, LQFP144, $T_A = +25 ^\circ C$, $f_{HCLK} = 160 MHz$	
		$V_{DD} = 3.3 V$, LQFP144, $T_A = +25 ^\circ C$, $f_{HCLK} = 108 MHz$	
		$V_{DD} = 3.3 V$, LQFP144, $T_A = +25 ^\circ C$, $f_{HCLK} = 8 MHz$	

在器件级进行EMC的评估和优化, 是在典型的应用环境中进行的。应注意好的EMC性能与用户应用和具体的软件密切相关。因此, 建议用户对软件实行EMC优化, 并进行与EMC有关的测试。

4.3.11 GPIO 端口特性

通用输入/输出特性

所有的GPIO端口都是兼容CMOS和TTL。

表 39. GPIO 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IL}	输入低电平电压	-	-0.3	-	$0.28 \times V_{DD} + 0.1$	V
V_{IH}	TC输入高电平电压	-	$0.31 \times V_{DD} + 0.8$	-	$V_{DD} + 0.3$	V
	FT, FTa, 和FTf输入高电平电压	-		-	5.5	
V_{hys}	施密特触发器电压迟滞 (1)	-	200	-	-	mV
			5% V_{DD}	-	-	-
I_{lkg}	输入浮空模式漏电流 ⁽²⁾	$V_{SS} \leq V_{IN} \leq V_{DD}$; TC GPIO脚	-	-	± 1	μA
		$V_{SS} \leq V_{IN} \leq 5.5 V$; PA11 和 PA12 以外的 FT, FTa, 和 FTf GPIO 脚	-	-	± 1	
		$V_{SS} \leq V_{IN} \leq 5.5 V$; PA11 和 PA12	-	-	± 15	
R_{PU}	弱上拉等效电阻 ⁽³⁾	$V_{IN} = V_{SS}$	60	80	130	k Ω
R_{PD}	弱下拉等效电阻 ⁽³⁾⁽⁴⁾	$V_{IN} = V_{DD}$	60	70	130	k Ω
C_{IO}	GPIO引脚的电容	-	-	9	-	pF

(1) 施密特触发器开关电平的迟滞电压。由综合评估得出, 不在生产中测试。

(2) 如果在相邻引脚有反向电流倒灌, 则漏电流可能高于最大值。

(3) FT, FTf, 和FTa引脚当输入高于 $V_{DD} + 0.3 V$ 时, 必须禁用内部上拉/下拉电阻。

(4) BOOT0引脚弱下拉电阻不可禁用。

所有GPIO端口都是CMOS和TTL兼容 (不需软件配置), 它们的特性考虑了多数严格的CMOS工艺或TTL参数。

输出驱动电流

在用户应用中, GPIO脚的数目必须保证驱动电流不能超过4.2.1节给出的绝对最大额定值:

- 所有GPIO端口从 V_{DD} 上获取的电流总和, 加上MCU在 V_{DD} 上获取的最大运行电流, 不能超过绝对最大额定值 I_{VDD} (参见表13)。
- 所有GPIO端口吸收并从 V_{SS} 上流出的电流总和, 加上MCU在 V_{SS} 上流出的最大运行电流, 不能超过绝对最大额定值 I_{VSS} (参见表13)。

输出电压

所有的GPIO端口都是兼容CMOS和TTL的。

表 40. 输出电压特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
适中电流推动/吸入能力					
V_{OL}	输出低电平	CMOS端口, $I_{IO} = 4 \text{ mA}$ $2.7 \text{ V} \leq V_{DD} \leq 3.6 \text{ V}$	-	0.4	V
V_{OH}	输出高电平		$V_{DD}-0.4$	-	
V_{OL}	输出低电平	TTL端口, $I_{IO} = 2 \text{ mA}$ $2.7 \text{ V} \leq V_{DD} \leq 3.6 \text{ V}$	-	0.4	V
V_{OH}	输出高电平		2.4	-	
V_{OL}	输出低电平	$I_{IO} = 9 \text{ mA}$ $2.7 \text{ V} \leq V_{DD} \leq 3.6 \text{ V}$	-	1.3	V
V_{OH}	输出高电平		$V_{DD}-1.3$	-	
V_{OL}	输出低电平	$I_{IO} = 2 \text{ mA}$ $2.4 \text{ V} \leq V_{DD} < 2.7 \text{ V}$	-	0.4	V
V_{OH}	输出高电平		$V_{DD}-0.4$	-	
较大电流推动/吸入能力					
V_{OL}	输出低电平	CMOS端口, $I_{IO} = 6 \text{ mA}$ $2.7 \text{ V} \leq V_{DD} \leq 3.6 \text{ V}$	-	0.4	V
V_{OH}	输出高电平		$V_{DD}-0.4$	-	
V_{OL}	输出低电平	TTL端口, $I_{IO} = 5 \text{ mA}$ $2.7 \text{ V} \leq V_{DD} \leq 3.6 \text{ V}$	-	0.4	V
V_{OH}	输出高电平		2.4	-	
V_{OL}	输出低电平	$I_{IO} = 18 \text{ mA}$ $2.7 \text{ V} \leq V_{DD} \leq 3.6 \text{ V}$	-	1.3	V
V_{OH}	输出高电平		$V_{DD}-1.3$	-	
V_{OL}	输出低电平	$I_{IO} = 4 \text{ mA}$ $2.4 \text{ V} \leq V_{DD} < 2.7 \text{ V}$	-	0.4	V
V_{OH}	输出高电平		$V_{DD}-0.4$	-	
极大电流推动/吸入能力					
V_{OL}	输出低电平	CMOS端口, $I_{IO} = 15 \text{ mA}$ $2.7 \text{ V} \leq V_{DD} \leq 3.6 \text{ V}$	-	0.4	V
V_{OH}	输出高电平		$V_{DD}-0.4$	-	
V_{OL}	输出低电平	TTL端口, $I_{IO} = 12 \text{ mA}$ $2.7 \text{ V} \leq V_{DD} \leq 3.6 \text{ V}$	-	0.4	V
V_{OH}	输出高电平		2.4	-	
V_{OL}	输出低电平	$I_{IO} = 12 \text{ mA}$ $2.4 \text{ V} \leq V_{DD} < 2.7 \text{ V}$	-	0.4	V
V_{OH}	输出高电平		$V_{DD}-0.4$	-	
超高电流吸入能力⁽²⁾					
V_{OL}	输出低电平	$I_{IO} = 25 \text{ mA}, 2.7 \text{ V} \leq V_{DD} \leq 3.6 \text{ V}$	-	0.4	V
V_{OL}	输出低电平	$I_{IO} = 18 \text{ mA}, 2.4 \text{ V} \leq V_{DD} < 2.7 \text{ V}$			

(1) 由综合评估得出, 不在生产中测试。

(2) GPIO使能超高流吸入能力时, 其 V_{OH} 同极大电流推动能力。

输入交流特性

输入交流特性的定义和数值在下表给出。

表 41. 输入交流特性

符号	参数	最小值	最大值	单位
$t_{EXINTpw}^{(1)}$	EXINT控制器检测到外部信号的脉冲宽度	10	-	ns

(1) 由设计保证, 不在生产中测试。

4.3.12 NRST 引脚特性

NRST引脚输入驱动使用CMOS工艺，它连接了一个不能断开的上拉电阻， R_{PU} （参见下表）。


表 42. NRST 引脚特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}^{(1)}$	NRST输入低电平电压	-	-0.3	-	0.72	V
$V_{IH(NRST)}^{(1)}$	NRST输入高电平电压		2	-	$V_{DD} + 0.3$	
$V_{hys(NRST)}^{(1)}$	NRST施密特触发器电压迟滞	-	-	400	-	mV
$R_{PU}^{(2)}$	弱上拉等效电阻	$V_{IN} = V_{SS}$	30	40	50	k Ω
$t_{ILV(NRST)}^{(1)}$	NRST输入低电平无效时间	-	-	-	40	μ s
$t_{ILNV(NRST)}^{(1)}$	NRST输入低电平有效时间	-	80	-	-	μ s

(1) 由设计保证，不在生产中测试。

(2) 由综合评估得出，不在生产中测试。

图 17. 建议的 NRST 引脚保护



(1) 复位网络是为了防止寄生复位。

(2) 用户必须保证NRST引脚的电位能够低于表42中列出的最大 $V_{IL(NRST)}$ 以下，否则MCU不能得到复位。

4.3.13 XMC（含 SDRAM）特性

下表列出的参数由设计保证，不在生产中测试。

SRAM/PSRAM/NOR异步时序和波形


这些表格中的结果是按照下述XMC配置得到：

- 地址建立时间（AddressSetupTime） = 0
- 地址保持时间（AddressHoldTime） = 1
- 数据建立时间（DataSetupTime） = 1

表 43. 异步非总线复用的 SRAM/PSRAM/NOR 读操作时序

符号	参数	最小值	最大值	单位
$t_{w(NE)}$	XMC_NE低时间	$5t_{HCLK} - 1.5$	$5t_{HCLK} + 2$	ns
$t_{v(NO_E_NE)}$	XMC_NE低至XMC_NOE低有效时间	0.5	1.5	ns
$t_{w(NO_E)}$	XMC_NOE低时间	$5t_{HCLK} - 1.5$	$5t_{HCLK} + 1.5$	ns
$t_{h(NE_NOE)}$	XMC_NOE高至XMC_NE高保持时间	-1.5	-	ns
$t_{v(A_NE)}$	XMC_NE低至XMC_A有效时间	-	7	ns
$t_{h(A_NOE)}$	XMC_NOE高之后的地址保持时间	2.5	-	ns
$t_{v(UBLB_NE)}$	XMC_NE低至XMC_UB/LB有效时间	-	0	ns
$t_{h(UBLB_NOE)}$	XMC_NOE高之后的XMC_UB/LB保持时间	2.5	-	ns
$t_{su(Data_NE)}$	数据至XMC_NE高的建立时间	$2t_{HCLK} + 25$	-	ns
$t_{su(Data_NOE)}$	数据至XMC_NOE高的建立时间	$2t_{HCLK} + 25$	-	ns
$t_{h(Data_NOE)}$	XMC_NOE高之后的数据保持时间	0	-	ns
$t_{h(Data_NE)}$	XMC_NE高之后的数据保持时间	0	-	ns
$t_{v(NADV_NE)}$	XMC_NE低至XMC_NADV低有效时间	-	5	ns
$t_{w(NADV)}$	XMC_NADV低时间	-	$t_{HCLK} + 1.5$	ns

图 18. 异步非总线复用的 SRAM/PSRAM/NOR 读操作波形




(1) 只适于模式2/B、C和D。在模式1，不使用XMC_NADV。

表 44. 异步非总线复用的 SRAM/PSRAM/NOR 写操作时序

符号	参数	最小值	最大值	单位
$t_{w(NE)}$	XMC_NE低时间	$4t_{HCLK} - 1.5$	$4t_{HCLK} + 2$	ns
$t_{v(NWE_NE)}$	XMC_NE低至XMC_NWE低有效时间	$t_{HCLK} - 0.5$	$t_{HCLK} + 1.5$	ns
$t_{w(NWE)}$	XMC_NWE低时间	$2t_{HCLK} - 0.5$	$2t_{HCLK} + 1.5$	ns
$t_{h(NE_NWE)}$	XMC_NWE高至XMC_NE高保持时间	$t_{HCLK} - 0.5$	-	ns
$t_{v(A_NE)}$	XMC_NE低至XMC_A有效时间	-	7.5	ns
$t_{h(A_NWE)}$	XMC_NWE高之后的地址保持时间	$t_{HCLK} + 2$	-	ns
$t_{v(UBLB_NE)}$	XMC_NE低至XMC_UB/LB有效时间	-	1.5	ns
$t_{h(UBLB_NWE)}$	XMC_NWE高之后的XMC_UB/LB保持时间	$t_{HCLK} - 0.5$	-	ns
$t_{v(Data_NE)}$	XMC_NE低至数据有效时间	-	$t_{HCLK} + 7$	ns
$t_{h(Data_NWE)}$	XMC_NWE高之后的数据保持时间	$t_{HCLK} + 3$	-	ns
$t_{v(NADV_NE)}$	XMC_NE低至XMC_NADV低有效时间	-	5.5	ns
$t_{w(NADV)}$	XMC_NADV低时间	-	$t_{HCLK} + 1.5$	ns

图 19. 异步非总线复用的 SRAM/PSRAM/NOR 写操作波形



(1) 只适于模式2/B、C和D。在模式1，不使用XMC_NADV。

表 45. 异步总线复用的 PSRAM/NOR 读操作时序

符号	参数	最小值	最大值	单位
$t_{w(NE)}$	XMC_NE低时间	$8t_{HCLK} - 2$	$8t_{HCLK} + 2$	ns
$t_{v(NO_E_NE)}$	XMC_NE低至XMC_NOE低有效时间	$4t_{HCLK} - 0.5$	$4t_{HCLK} + 1.5$	ns
$t_{w(NO_E)}$	XMC_NOE低时间	$4t_{HCLK} - 1$	$4t_{HCLK} + 2$	ns
$t_{h(NE_NOE)}$	XMC_NOE高至XMC_NE高保持时间	-1	-	ns
$t_{v(A_NE)}$	XMC_NE低至XMC_A有效时间	-	7	ns
$t_{v(NADV_NE)}$	XMC_NE低至XMC_NADV低有效时间	3	5	ns
$t_{w(NADV)}$	XMC_NADV低时间	$t_{HCLK} - 1.5$	$t_{HCLK} + 1.5$	ns
$t_{h(AD_NADV)}$	XMC_NADV高之后XMC_AD (地址) 有效保持时间	$t_{HCLK} + 3$	-	ns
$t_{h(A_NOE)}$	XMC_NOE高之后的地址保持时间	$t_{HCLK} + 3$	-	ns
$t_{h(UBLB_NOE)}$	XMC_NOE高之后的XMC_UB/LB保持时间	0	-	ns
$t_{v(UBLB_NE)}$	XMC_NE低至XMC_UB/LB有效时间	-	0	ns
$t_{su(Data_NE)}$	数据至XMC_NE高的建立时间	$2t_{HCLK} + 24$	-	ns
$t_{su(Data_NOE)}$	数据至XMC_NOE高的建立时间	$2t_{HCLK} + 25$	-	ns
$t_{h(Data_NE)}$	XMC_NE高之后的数据保持时间	0	-	ns
$t_{h(Data_NOE)}$	XMC_NOE高之后的数据保持时间	0	-	ns

图 20. 异步总线复用 PSRAM/NOR 读操作波形





表 46. 异步总线复用的 PSRAM/NOR 写操作时序

符号	参数	最小值	最大值	单位
$t_w(NE)$	XMC_NE低时间	$7t_{HCLK} - 1$	$7t_{HCLK} + 2$	ns
$t_v(NWE_NE)$	XMC_NE低至XMC_NWE低有效时间	t_{HCLK}	$t_{HCLK} + 1$	ns
$t_w(NWE)$	XMC_NWE低时间	$5t_{HCLK} - 1$	$5t_{HCLK} + 2$	ns
$t_h(NE_NWE)$	XMC_NWE高至XMC_NE高保持时间	$t_{HCLK} - 1$	-	ns
$t_v(A_NE)$	XMC_NE低至XMC_A有效时间	-	7	ns
$t_v(NADV_NE)$	XMC_NE低至XMC_NADV低有效时间	3	5	ns
$t_w(NADV)$	XMC_NADV低时间	$t_{HCLK} - 1$	$t_{HCLK} + 1$	ns
$t_h(AD_NADV)$	XMC_NADV高之后XMC_AD (地址) 保持时间	$t_{HCLK} - 3$	-	ns
$t_h(A_NWE)$	XMC_NWE高之后的地址保持时间	$t_{HCLK} - 1.5$	-	ns
$t_h(UBLB_NWE)$	XMC_NWE高之后的XMC_UB/LB保持时间	$t_{HCLK} - 1.5$	-	ns
$t_v(UBLB_NE)$	XMC_NE低至XMC_UB/LB有效时间	-	1.6	ns
$t_v(Data_NADV)$	XMC_NADV高至数据有效时间	-	$2t_{HCLK} + 1.5$	ns
$t_h(Data_NWE)$	XMC_NWE高之后的数据保持时间	$t_{HCLK} - 5$	-	ns

图 21. 异步总线复用 PSRAM/NOR 写操作波形



PSRAM/NOR同步时序和波形

这些表格中的结果是按照下述XMC配置得到：

- `BurstAccessMode = XMC_BurstAccessMode_Enable`, 使能突发传输模式
- `MemoryType = XMC_MemoryType_CRAM`, 存储器类型为CRAM
- `WriteBurst = XMC_WriteBurst_Enable`, 使能突发写操作
- `CLKPrescale = 1`, (1个存储器周期 = 2个HCLK周期) (译注: CLKPrescale是XMC_BK1TMGx寄存器中的CLKPSC位, 参见AT32F455/456/457系列参考手册)
- 使用NOR闪存时, `DataLatency = 1`; 使用PSRAM时, `DataLatency = 0` (注: DataLatency是XMC_BK1TMGx寄存器中的DATLAT位, 参见AT32F455/456/457系列参考手册)

表 47. 同步非总线复用 PSRAM/NOR 读操作时序

符号	参数	最小值	最大值	单位
$t_{w(CLK)}$	XMC_CLK周期	20	-	ns
$t_{d(CLKL-NEL)}$	XMC_CLK低至XMC_NE低间隔时间	-	2	ns
$t_{d(CLKL-NEH)}$	XMC_CLK低至XMC_NE高间隔时间	1	-	ns
$t_{d(CLKL-NADVL)}$	XMC_CLK低至XMC_NADV低间隔时间	-	4	ns
$t_{d(CLKL-NADVH)}$	XMC_CLK低至XMC_NADV高间隔时间	1	-	ns
$t_{d(CLKL-AV)}$	XMC_CLK低至XMC_A有效间隔时间	-	2	ns
$t_{d(CLKL-AIV)}$	XMC_CLK低至XMC_A无效间隔时间	0	-	ns
$t_{d(CLKH-NOEL)}$	XMC_CLK高至XMC_NOE低间隔时间	-	2	ns
$t_{d(CLKL-NOEH)}$	XMC_CLK低至XMC_NOE高间隔时间	0.5	-	ns
$t_{su(DV-CLKH)}$	XMC_CLK高之前XMC_D数据有效建立时间	6.5	-	ns
$t_{h(CLKH-DV)}$	XMC_CLK高之后XMC_D数据有效保持时间	7	-	ns
$t_{su(NWAITV-CLKH)}$	XMC_CLK高之前XMC_NWAIT有效建立时间	7	-	ns
$t_{h(CLKH-NWAITV)}$	XMC_CLK高之后XMC_NWAIT有效保持时间	2	-	ns

图 22. 同步非总线复用 PSRAM/NOR 读操作波形




表 48. 同步非总线复用 PSRAM 写操作时序

符号	参数	最小值	最大值	单位
$t_{w(CLK)}$	XMC_CLK周期	20	-	ns
$t_{d(CLKL-NEL)}$	XMC_CLK低至XMC_NE低间隔时间	-	2	ns
$t_{d(CLKL-NEH)}$	XMC_CLK低至XMC_NE高间隔时间	1	-	ns
$t_{d(CLKL-NADVL)}$	XMC_CLK低至XMC_NADV低间隔时间	-	4	ns
$t_{d(CLKL-NADVH)}$	XMC_CLK低至XMC_NADV高间隔时间	1	-	ns
$t_{d(CLKL-AV)}$	XMC_CLK低至XMC_A有效间隔时间	-	2	ns
$t_{d(CLKL-AIV)}$	XMC_CLK低至XMC_A无效间隔时间	0	-	ns
$t_{d(CLKL-NWEL)}$	XMC_CLK低至XMC_NWE低间隔时间	-	1	ns
$t_{d(CLKL-NWEH)}$	XMC_CLK低至XMC_NWE高间隔时间	0.5	-	ns
$t_{d(CLKL-Data)}$	XMC_CLK低之后XMC_D数据间隔时间	-	6	ns
$t_{d(CLKL-UBLBH)}$	XMC_CLK低至XMC_UB/LB高间隔时间	1.5	-	ns
$t_{su(NWAITV-CLKH)}$	XMC_CLK高之前XMC_NWAIT有效建立时间	7	-	ns
$t_{h(CLKH-NWAITV)}$	XMC_CLK高之后XMC_NWAIT有效保持时间	2	-	ns

图 23. 同步非总线复用 PSRAM 写操作波形




表 49. 同步总线复用 PSRAM/NOR 读操作时序

符号	参数	最小值	最大值	单位
$t_{w(CLK)}$	XMC_CLK周期	20	-	ns
$t_{d(CLKL-NEL)}$	XMC_CLK低至XMC_NE低间隔时间	-	2	ns
$t_{d(CLKL-NEH)}$	XMC_CLK低至XMC_NE高间隔时间	1	-	ns
$t_{d(CLKL-NADVL)}$	XMC_CLK低至XMC_NADV低间隔时间	-	4	ns
$t_{d(CLKL-NADVH)}$	XMC_CLK低至XMC_NADV高间隔时间	1	-	ns
$t_{d(CLKL-AV)}$	XMC_CLK低至XMC_A有效间隔时间	-	2	ns
$t_{d(CLKL-AIV)}$	XMC_CLK低至XMC_A无效间隔时间	0	-	ns
$t_{d(CLKH-NOEL)}$	XMC_CLK高至XMC_NOE低间隔时间	-	1	ns
$t_{d(CLKL-NOEH)}$	XMC_CLK低至XMC_NOE高间隔时间	0.5	-	ns
$t_{d(CLKL-ADV)}$	XMC_CLK低至XMC_AD有效间隔时间	-	12	ns
$t_{d(CLKL-ADIV)}$	XMC_CLK低至XMC_AD无效间隔时间	0	-	ns
$t_{su(ADV-CLKH)}$	XMC_CLK高之前XMC_AD有效建立时间	6	-	ns
$t_{h(CLKH-ADV)}$	XMC_CLK高之后XMC_AD有效保持时间	6	-	ns
$t_{su(NWAITV-CLKH)}$	XMC_CLK高之前XMC_NWAIT有效建立时间	8	-	ns
$t_{h(CLKH-NWAITV)}$	XMC_CLK高之后XMC_NWAIT有效保持时间	6	-	ns

图 24. 同步总线复用 PSRAM/NOR 读操作波形





表 50. 同步总线复用 PSRAM 写操作时序

符号	参数	最小值	最大值	单位
$t_{w(CLK)}$	XMC_CLK周期	20	-	ns
$t_{d(CLKL-NEL)}$	XMC_CLK低至XMC_NE低间隔时间	-	2	ns
$t_{d(CLKL-NEH)}$	XMC_CLK低至XMC_NE高间隔时间	1	-	ns
$t_{d(CLKL-NADVL)}$	XMC_CLK低至XMC_NADV低间隔时间	-	4	ns
$t_{d(CLKL-NADVH)}$	XMC_CLK低至XMC_NADV高间隔时间	1	-	ns
$t_{d(CLKL-AV)}$	XMC_CLK低至XMC_A有效间隔时间	-	2	ns
$t_{d(CLKL-AIV)}$	XMC_CLK低至XMC_A无效间隔时间	0	-	ns
$t_{d(CLKL-NWEL)}$	XMC_CLK低至XMC_NWE低间隔时间	-	1	ns
$t_{d(CLKL-NWEH)}$	XMC_CLK低至XMC_NWE高间隔时间	0.5	-	ns
$t_{d(CLKL-ADV)}$	XMC_CLK低至XMC_AD有效间隔时间	-	12	ns
$t_{d(CLKL-ADIV)}$	XMC_CLK低至XMC_AD无效间隔时间	3	-	ns
$t_{d(CLKL-Data)}$	XMC_CLK低之后XMC_AD间隔时间	-	6	ns
$t_{d(CLKL-UBLBH)}$	XMC_CLK低至XMC_UB/LB高间隔时间	1	-	ns
$t_{su(NWAITV-CLKH)}$	XMC_CLK高之前XMC_NWAIT有效建立时间	8	-	ns
$t_{h(CLKH-NWAITV)}$	XMC_CLK高之后XMC_NWAIT有效保持时间	6	-	ns

图 25. 同步总线复用 PSRAM 写操作波形



SDRAM控制器时序和波形

SDRAM所使用GPIO配置为较大电流推动/吸入能力。

表 51. SDRAM 读操作时序

符号	参数	条件	最小值	最大值	单位
1/tw(SDCLK) ⁽¹⁾	SDCLK频率	LDO电压1.3 V, $T_A = 25^\circ\text{C}$	-	192	MHz
		LDO电压1.2 V, $T_A = 25^\circ\text{C}$	-	160	
		LDO电压1.3/1.2 V, $T_A = -40 \sim 105^\circ\text{C}$	-	144	
		LDO电压1.1 V, $T_A = -40 \sim 105^\circ\text{C}$	-	108	
$t_{su}(\text{SDCLKH_Data})$	数据输入建立时间	-	2	-	ns
$t_h(\text{SDCLKH_Data})$	数据输入保持时间	-	0	-	ns
$t_d(\text{SDCLKL_Add})$	地址有效时间	-	-	1.5	ns
$t_d(\text{SDCLKL_SDCS})$	片选有效时间	-	-	1	ns
$t_h(\text{SDCLKL_SDCS})$	片选保持时间	-	0	-	ns
$t_d(\text{SDCLKL_SDNRAS})$	SDNRAS有效时间	-	-	1	ns
$t_h(\text{SDCLKL_SDNRAS})$	SDNRAS保持时间	-	0	-	ns
$t_d(\text{SDCLKL_SDNCAS})$	SDNCAS有效时间	-	-	1	ns
$t_h(\text{SDCLKL_SDNCAS})$	SDNCAS保持时间	-	0	-	ns

(1) 由综合评估得出, 不在生产中测试, 最大时钟频率与器件和PCB布局高度相关。想要获得更完整详细的解决方案, 可以联系邻近的雅特力销售处寻求技术支持。

图 26. SDRAM 读操作波形





表 52. SDRAM 写操作时序

符号	参数	条件	最小值	最大值	单位
1/t _w (SDCLK) ⁽¹⁾	SDCLK频率	LDO电压1.3 V, $T_A = 25^\circ\text{C}$	-	192	MHz
		LDO电压1.2 V, $T_A = 25^\circ\text{C}$	-	160	
		LDO电压1.3/1.2 V, $T_A = -40 \sim 105^\circ\text{C}$	-	144	
		LDO电压1.1 V, $T_A = -40 \sim 105^\circ\text{C}$	-	108	
$t_d(\text{SDCLKL_Data})$	数据输出有效时间	-	-	2.5	ns
$t_h(\text{SDCLKL_Data})$	数据输出保持时间	-	-1	-	ns
$t_d(\text{SDCLKL_Add})$	地址有效时间	-	-	1.5	ns
$t_d(\text{SDCLKL_SDNWE})$	SDNWE有效时间	-	-	1	ns
$t_h(\text{SDCLKL_SDNWE})$	SDNWE保持时间	-	0	-	ns
$t_d(\text{SDCLKL_SDCS})$	片选有效时间	-	-	1	ns
$t_h(\text{SDCLKL_SDCS})$	片选保持时间	-	0	-	ns
$t_d(\text{SDCLKL_SDNRAS})$	SDNRAS有效时间	-	-	1	ns
$t_h(\text{SDCLKL_SDNRAS})$	SDNRAS保持时间	-	0	-	ns
$t_d(\text{SDCLKL_SDNCAS})$	SDNCAS有效时间	-	-	1	ns
$t_h(\text{SDCLKL_SDNCAS})$	SDNCAS保持时间	-	0	-	ns
$t_d(\text{SDCLKL_DQM})$	DQM有效时间	-	-	1	ns
$t_h(\text{SDCLKL_DQM})$	DQM保持时间	-	0	-	ns

(1) 由综合评估得出, 不在生产中测试, 最大时钟频率与器件和PCB布局高度相关。想要获得更完整详细的解决方案, 可以联系邻近的雅特力销售处寻求技术支持。

图 27. SDRAM 写操作波形



4.3.14 TMR 定时器特性

下表列出的参数由设计保证，不在生产中测试。

表 53. TMR 定时器特性

符号	参数	条件	最小值	最大值	单位
$t_{res(TMR)}$	定时器分辨时间	-	1	-	$t_{TMRxCLK}$
		$f_{TMRxCLK} = 192 \text{ MHz}$	5.21	-	ns
f_{EXT}	CH1至CH4的定时器外部时钟频率	-	0	$f_{TMRxCLK}/2$	MHz

4.3.15 SPI 接口特性

表 54. SPI 特性⁽¹⁾

符号	参数	条件		最小值	最大值	单位
f_{SCK} ($1/t_{c(SCK)}$)	SPI时钟频率 ⁽²⁾⁽³⁾	主模式	$V_{DD} = 3.0 \sim 3.6 \text{ V}$	-	40	MHz
		从收模式	$V_{DD} = 2.4 \sim 3.0 \text{ V}$	-	36	
		从发模式	$V_{DD} = 3.0 \sim 3.6 \text{ V}$	-	32	
			$V_{DD} = 2.4 \sim 3.0 \text{ V}$	-	25	
$t_{su(CS)}$	CS建立时间	从模式		$2t_{PCLK}$	-	ns
$t_{h(CS)}$	CS保持时间	从模式		$2t_{PCLK}$	-	ns
$t_{w(SCKH)}$ $t_{w(SCKL)}$	SCK高和低的时间	主模式，预分频系数 = 2		$t_{PCLK} - 3$	$t_{PCLK} + 3$	ns
$t_{su(MI)}$	数据输入建立时间	主模式		6	-	ns
$t_{su(SI)}$		从模式		5	-	
$t_{h(MI)}$	数据输入保持时间	主模式		4	-	ns
$t_{h(SI)}$		从模式		5	-	
$t_{a(SO)}^{(4)}$	数据输出访问时间	从模式		t_{PCLK}	$2t_{PCLK} + 25$	ns
$t_{dis(SO)}^{(5)}$	数据输出禁止时间	从模式		t_{PCLK}	$2t_{PCLK} + 25$	ns
$t_{v(SO)}$	数据输出有效时间	从模式（使能边沿之后）		-	25	ns
$t_{v(MO)}$	数据输出有效时间	主模式（使能边沿之后）		-	10	ns
$t_{h(SO)}$	数据输出保持时间	从模式（使能边沿之后）		9	-	ns
$t_{h(MO)}$		主模式（使能边沿之后）		2	-	

(1) 由设计保证，不在生产中测试。

(2) 从模式最大时钟频率不得超过 $f_{PCLK}/2$ 。

(3) 输出配置为较大电流推动/吸入能力。由综合评估得出，不在生产中测试，最大时钟频率与器件和PCB布局高度相关。想要获得更完整详细的解决方案，可以联系邻近的雅特力销售处寻求技术支持。

(4) 最小值表示驱动输出的最小时间，最大值表示正确获得数据的最大时间。

(5) 最小值表示关闭输出的最小时间，最大值表示把数据线置于高阻态的最大时间。

图 28. SPI 时序图 – 从模式和 CPHA = 0




图 29. SPI 时序图 – 从模式和 CPHA = 1





图 30. SPI 时序图 – 主模式




4.3.16 I²S / I²SF 接口特性


表 55. I²S/I²SF 特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
$t_{r(CK)}$	I ² S时钟上升和下降时间	负载电容: $C = 15 \text{ pF}$	-	12	ns
$t_{f(CK)}$					
$t_{v(ws)}$	WS有效时间		0	4	
$t_{h(ws)}$	WS保持时间		0	4	
$t_{su(ws)}$	WS建立时间		9	-	
$t_{h(ws)}$	WS保持时间		0	-	
$t_{su(SD_MR)}$	数据输入建立时间	主接收器	6	-	
$t_{su(SD_SR)}$		从接收器	2	-	
$t_{h(SD_MR)}$	数据输入保持时间	主接收器	0.5	-	
$t_{h(SD_SR)}$		从接收器	0.5	-	
$t_{v(SD_ST)}$	数据输出有效时间	从发送器 (使能边沿之后)	-	20	
$t_{h(SD_ST)}$	数据输出保持时间	从发送器 (使能边沿之后)	9	-	
$t_{v(SD_MT)}$	数据输出有效时间	主发送器 (使能边沿之后)	-	15	
$t_{h(SD_MT)}$	数据输出保持时间	主发送器 (使能边沿之后)	0	-	

(1) 由设计保证, 不在生产中测试。

图 31. I²S/I²SF 从模式时序图 (Philips 协议)

(1) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

图 32. I²S/I²SF 主模式时序图 (Philips 协议)

(1) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

4.3.17 QSPI 接口特性


表 56. QSPI 特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
f_{SCK} $1/t_{(CK)}^{(2)}$	QSPI时钟频率	$V_{DD} = 3.0 \sim 3.6 \text{ V}$	-	-	92	MHz
		$V_{DD} = 2.4 \sim 3.0 \text{ V}$	-	-	80	
$t_{w(CKH)}$ $t_{w(CKL)}$	QSPI时钟高和低的时间	-	$(t_{(CK)} / 2) - 3$	-	$(t_{(CK)} / 2) + 3$	ns
$t_{s(IN)}$	数据输入建立时间	-	2	-	-	ns
$t_{h(IN)}$	数据输入保持时间	-	4.5	-	-	ns
$t_{v(OUT)}$	数据输出有效时间	-	-	1.5	3	ns
$t_{h(OUT)}$	数据输出保持时间	-	0	-	-	ns

(1) 由设计保证, 不在生产中测试。

(2) 由综合评估得出, 不在生产中测试, 最大时钟频率与器件和PCB布局高度相关。想要获得更完整详细的解决方案, 可以联系邻近的雅特力销售处寻求技术支持。

图 33. QSPI 时序图



4.3.18 I²C 接口特性

SDA和SCL GPIO要求的满足有以下限制: SDA和SCL不是"真"开漏的引脚, 当配置为开漏输出时, 在引出脚和 V_{DD} 之间的PMOS管被关闭, 但仍然存在。

I²C总线接口支持标准模式（最高100 kHz）、快速模式（最高400 kHz）和增强快速模式（最高1 MHz）。

4.3.19 SDIO 接口特性

表 57. SD/MMC 接口特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
f_{PP}	数据传输模式下的时钟频率	-	0	48	MHz
$t_{W(CKL)}$	时钟低时间	$f_{PP} = 48$ MHz	8.5	-	ns
$t_{W(CKH)}$	时钟高时间	$f_{PP} = 48$ MHz	8.5	-	
CMD、D 输入 (参照CK)					
t_{ISU}	时钟建立时间	$f_{PP} = 48$ MHz	7	-	ns
t_{IH}	时钟保持时间	$f_{PP} = 48$ MHz	-4.5	-	
CMD、D 输出 (参照CK)					
t_{OV} t_{OVD}	输出有效时间	$f_{PP} = 48$ MHz	-	4	ns
t_{OH} t_{OHD}	输出保持时间	$f_{PP} = 48$ MHz	0.5	-	

(1) 由设计保证, 不在生产中测试。

图 34. SDIO 高速模式





图 35. SD 默认模式



4.3.20 OTGFS 接口特性

表 58. OTGFS 启动时间

符号	参数	最大值	单位
$t_{STARTUP}^{(1)}$	OTGFS收发器启动时间	1	μs

(1) 由设计保证, 不在生产中测试。

表 59. OTGFS 直流特性⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
输入电平	V_{DD}	OTGFS操作电压	-	3.0 ⁽³⁾	3.6	V
	V_{DI}	差分输入灵敏度	$ V_{OTGFS_D+/D-} $	0.2	-	V
	V_{CM}	差分共模范围	包含 V_{DI} 范围	0.8	2.5	
	V_{SE}	单端接收器阈值	-	1.3	2.0	
输出电平	V_{OL}	静态输出低电平	$1.24 \text{ k}\Omega$ 的 R_L 接至3.6 V ⁽⁴⁾	-	0.3	V
	V_{OH}	静态输出高电平	$15 \text{ k}\Omega$ 的 R_L 接至 V_{SS} ⁽⁴⁾	2.8	3.6	
R_{PU}	OTGFS_D+内部上拉电阻	空闲状态, $V_{IN} = V_{SS}$	0.97	1.24	1.58	$\text{k}\Omega$
		接收状态, $V_{IN} = V_{DD}$	1.66	2.26	3.09	
R_{PD}	OTGFS_D+/D-内部下拉电阻	$V_{IN} = V_{DD}$	15	19	25	$\text{k}\Omega$


(1) 所有的电压测量都是以设备端地线为准。

(2) 由设计保证, 不在生产中测试。

(3) AT32F455/456/457系列的正确USB功能可以在2.7 V得到保证, 而不是全部的电气特性在2.7~3.0 V电压范围下降级。

(4) R_L 是连接到USB驱动器上的负载。

图 36. OTGFS 时序: 数据信号上升和下降时间定义

表 60. OTGFS 电气特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
$t_r^{(2)}$	上升时间	$C_L \leq 50 \text{ pF}$	4	20	ns
$t_f^{(2)}$	下降时间	$C_L \leq 50 \text{ pF}$	4	20	ns
t_{rfm}	上升下降时间匹配	t_r/t_f	90	110	%
V_{CRS}	输出信号交叉电压	-	1.3	2.0	V

(1) 由设计保证, 不在生产中测试。

(2) 测量数据信号从10%至90%。更多详细信息, 参见USB规范第7章 (2.0版)。

4.3.21 EMAC 接口特性

工作电压

表 61. EMAC 直流特性⁽¹⁾

符号	参数	最小值	最大值	单位
V_{DD}	以太网工作电压	3.0	3.6	V

(1) 由设计保证, 不在生产中测试; 所有的电压测量都是以设备端地线为准。


SMI 接口

表 62. EMAC 的 SMI 接口信号动态特性⁽¹⁾

符号	参数	最小值	典型值	最大值	单位
t_{MDC}	MDC 周期(1.96 MHz)	509	510	511	ns
$t_{d(MDIO)}$	MDIO 写数据的有效时间	12	14.5	17	
$t_{su(MDIO)}$	读数据的建立时间	35	-	-	
$t_{h(MDIO)}$	读数据的保持时间	15	-	-	

(1) 由设计保证, 不在生产中测试。

图 37. EMAC 的 SMI 接口时序图




RMII 接口

表 63. EMAC 的 RMII 接口信号动态特性⁽¹⁾

符号	参数	最小值	典型值	最大值	单位
$t_{su(RXD)}$	接收数据建立时间	4	-	-	ns
$t_{ih(RXD)}$	接收数据保持时间	2	-	-	
$t_{su(DV)}$	载波建立时间	6	-	-	
$t_{ih(DV)}$	载波保持时间	1	-	-	
$t_{d(TXEN)}$	传输使能有效延迟	8	10	16	
$t_{d(TXD)}$	传输数据有效延迟	7	10	16	

(1) 由设计保证, 不在生产中测试。

图 38. EMAC 的 RMII 接口时序图




MII 接口

表 64. EMAC 的 MII 接口信号动态特性⁽¹⁾

符号	参数	最小值	典型值	最大值	单位
$t_{su}(RXD)$	接收数据建立时间	8	-	-	ns
$t_{ih}(RXD)$	接收数据保持时间	2	-	-	
$t_{su}(DV)$	数据有效建立时间	6	-	-	
$t_{ih}(DV)$	数据有效保持时间	1	-	-	
$t_{su}(ER)$	错误建立时间	3	-	-	
$t_{ih}(ER)$	错误保持时间	1	-	-	
$t_d(TXEN)$	传输使能有效延迟	14	16	18	
$t_d(TXD)$	传输数据有效延迟	13	16	20	

(1) 由设计保证，不在生产中测试。

图 39. EMAC 的 MII 接口时序图



4.3.22 12 位 ADC 特性

除非特别说明, 下表的参数是使用符合 [表17](#)的条件的环境温度, f_{PCLK2} 频率和 V_{DDA} 供电电压测量得到。

注: 建议在每次上电时执行一次校准。

表 65. ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	供电电压	-	2.4	-	3.6	V
$V_{REF+}^{(1)}$	正参考电压	-	2.0	-	V_{DDA}	V
$I_{DDA}^{(2)}$	在 V_{DDA} 输入脚上的电流	$f_{ADC} = 80$ MHz	-	1800	2200	μA
$I_{VREF+}^{(1)(2)}$	在 V_{REF+} 输入脚上的电流	$f_{ADC} = 80$ MHz	-	410	510	μA
f_{ADC}	ADC时钟频率	-	0.6	-	80	MHz
$f_s^{(3)}$	采样速率	分辨率12位	快速通道 0.04	-	5.33 4.21	MSPS
		慢速通道				
		分辨率10位	快速通道 0.047	-	6.15 4.71	
		慢速通道				
		分辨率8位	快速通道 0.055	-	7.27 5.33	
		慢速通道				
		分辨率6位	快速通道 0.067	-	8.88 6.15	
		慢速通道				
		$f_{ADC} = 80$ MHz	-	-	4.44	MHz
		-	-	-	18	$1/f_{ADC}$
$V_{AIN}^{(3)}$	转换电压范围 ⁽¹⁾	-	0 (V_{REF+} -内部 连接到地)	-	V_{REF+}	V
$R_{AIN}^{(3)}$	外部输入阻抗	-	参见 表66			Ω
$C_{ADC}^{(3)}$	内部采样和保持电容	-	-	10	-	pF
$t_{lat}^{(3)}$	抢占触发转换时延	$f_{ADC} = 80$ MHz	-	-	37.5	ns
		-	-	-	$3^{(4)}$	$1/f_{ADC}$
$t_{latr}^{(3)}$	普通触发转换时延	$f_{ADC} = 80$ MHz	-	-	25	ns
		-	-	-	$2^{(4)}$	$1/f_{ADC}$
$t_s^{(3)}$	采样时间	$f_{ADC} = 80$ MHz	0.031	-	8.006	μs
		-	2.5	-	640.5	$1/f_{ADC}$
$t_{STAB}^{(3)}$	上电时间	-	45			$1/f_{ADC}$
$t_{CONV}^{(3)}$	总转换时间 (包括采样时 间)	$f_{ADC} = 80$ MHz, 分辨率 12位	0.188	-	8.163	μs
		分辨率12位	15 ~ 653 (采样 t_s + 逐步逼近12.5)			$1/f_{ADC}$

(1) 依据不同的封装, V_{REF+} 可能在内部连接到 V_{DDA} 。

(2) 由综合评估得出, 不在生产中测试。

(3) 由设计保证, 不在生产中测试。

(4) 对于外部触发, 必须在 [表65](#)列出的时延中加上一个延迟 $1/f_{PCLK2}$ 。

表66决定最大的外部阻抗，使得误差可以小于1 LSB。（分辨率12位）

表 66. $f_{ADC} = 80 \text{ MHz}$ 时的最大 R_{AIN}

T_s (周期)	t_s (μs)	最大 R_{AIN} (Ω) ⁽¹⁾	
		快速通道	慢速通道
2.5	0.031	30	不支持
6.5	0.081	200	50
12.5	0.156	400	350
24.5	0.306	800	700
47.5	0.594	1700	1500
92.5	1.156	3000	2600
247.5	3.094	9000	8500
640.5	8.006	20000	19000

(1) 由设计保证。

表 67. ADC 精度⁽¹⁾⁽²⁾

符号	参数	测试条件	典型值	最大值	单位
ET	综合误差	$f_{ADC} = 80 \text{ MHz}, R_{AIN} < 20 \text{ k}\Omega, V_{DDA} = 3.0 \sim 3.6 \text{ V}, T_A = 25 \text{ }^\circ\text{C}$ $V_{REF+} = V_{DDA}$	± 2.5	± 4	LSB
EO	偏移误差		-1	$+0.5/-3$	
EG	增益误差		+1.5	$-0.5/+3$	
ED	微分线性误差		+1.2	$+2/-1$	
EL	积分线性误差		± 1.5	± 2.5	
ET	综合误差	$f_{ADC} = 80 \text{ MHz}, R_{AIN} < 20 \text{ k}\Omega, V_{DDA} = 2.4 \sim 3.6 \text{ V}, T_A = -40 \sim 105 \text{ }^\circ\text{C}$ $V_{REF+} = 2.0 \sim 2.4 \text{ V}$	± 3	± 5	LSB
EO	偏移误差		-1	$+1/-3.5$	
EG	增益误差		+1.5	$-1/+3.5$	
ED	微分线性误差		+1.5	$+2.5/-1$	
EL	积分线性误差		± 2.5	± 3.5	

(1) ADC的直流精度数值是在经过内部校准后测量的。

(2) 由综合评估得出，不在生产中测试。

图 40. ADC 精度特性





图 41. 使用 ADC 典型的连接图




(1) 有关 R_{AIN} 和 C_{ADC} 的数值，参见 [表65](#)。


(2) $C_{\text{parasitic}}$ 表示 PCB (与焊接和 PCB 布局质量相关) 与焊盘上的寄生电容 (大约 7 pF)。较大的 $C_{\text{parasitic}}$ 数值将降低转换的精度，解决的办法是减小 f_{ADC} 。

PCB 设计建议

依据 $V_{\text{REF+}}$ 是否与 V_{DDA} 相连，电源的去耦必须按照 [图42](#) 或 [图43](#) 连接。图中的 100 nF 电容必须是瓷介电容 (好的质量)，它们应该尽可能地靠近 MCU 芯片。

图 42. 供电电源和参考电源去耦线路（具有外部 V_{REF+} 引脚封装）

(1) V_{REF+} 输入只出现在100脚以上封装。

图 43. 供电电源去耦线路（无外部 V_{REF+} 引脚封装）

(1) V_{REF+} 输入只出现在100脚以上封装。

4.3.23 内部参照电压 (V_{INTRV}) 特性

表 68. 内置参照电压特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{INTRV}^{(1)}$	内部参照电压	-	1.16	1.20	1.24	V
$T_{Coef}^{(1)}$	温度系数	-	-	50	100	ppm/°C
$T_{S_INTRV}^{(2)}$	当读出内部参照电压时，ADC的采样时间	-	5.1	-	-	μs

(1) 由综合评估得出，不在生产中测试。

(2) 由设计保证，不在生产中测试。

4.3.24 温度传感器 (V_{TS}) 特性

表 69. 温度传感器特性

符号	参数	条件	最小值	典型值	最大值	单位
$T_L^{(1)}$	V_{TS} 相对于温度的线性度	$T_A = -20 \sim +85^\circ C$	-	± 1	± 2	$^\circ C$
		$T_A = -40 \sim +105^\circ C$	-	-	± 3	
Avg_Slope ⁽¹⁾⁽²⁾	平均斜率	-	-4.11	-4.27	-4.42	$mV/^\circ C$
$V_{25}^{(1)(2)}$	在25 $^\circ C$ 时的电压	-	1.16	1.28	1.40	V
$t_{START}^{(3)}$	建立时间	-	-	-	100	μs
$T_{S_temp}^{(3)}$	当读取温度时, ADC采样时间	-	5.1	-	-	μs

(1) 由综合评估得出, 不在生产中测试。

(2) 温度传感器输出电压随温度线性变化, 由于生产过程的变化, 温度变化曲线的偏移在不同芯片上会有不同 (最多相差50 $^\circ C$)。内部温度传感器更适合于检测温度的变化, 而不是测量绝对的温度。如果需要测量精确的温度, 应该使用一个外置的温度传感器。

(3) 由设计保证, 不在生产中测试。

利用下列公式得出温度:


$$\text{温度} (^\circ C) = \{(V_{25} - V_{TS}) / \text{Avg_Slope}\} + 25$$

这里:

$V_{25} = V_{TS}$ 在25 $^\circ C$ 时的数值

Avg_Slope = 温度与 V_{TS} 曲线的平均斜率 (单位为 $mV/^\circ C$)

图 44. V_{TS} 对温度理想曲线图



4.3.25 V_{BAT} 电池电压监控特性

表 70. V_{BAT} 监控特性

符号	参数	最小值	典型值	最大值	单位
R _{V_{BAT}M} ⁽¹⁾	V _{BAT} 监控分压电阻值	-	40	-	kΩ
Q	V _{BAT} 监控分压系数	-	4	-	-
Q _{ET} ⁽¹⁾	Q的综合误差	-1	-	+1	%
T _{S_V_{BAT}M} ⁽²⁾	当读取V _{BAT} 监控电压时, ADC采样时间	5.1	-	-	μs

(1) 由综合评估得出, 不在生产中测试。

(2) 由设计保证, 不在生产中测试。

4.3.26 12 位 DAC 特性

表 71. DAC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{DAA}	模拟供电电压	-	2.4	-	3.6	V
V _{REF+} ⁽¹⁾	参考电压	-	2.0	-	3.6	V
V _{SSA}	地线	-	0	-	0	V
R _{LOAD} ⁽²⁾	缓冲器打开时的负载电阻	-	5	-	-	kΩ
R _O ⁽²⁾	缓冲器关闭时的输出阻抗	-	-	13.2	16	kΩ
C _{LOAD} ⁽²⁾	负载电容 (缓冲器打开时)	-	-	-	50	pF
DAC_OUT ⁽²⁾	缓冲器打开时低端的 DAC_OUT 电压	-	0.2	-	-	V
	缓冲器打开时高端的 DAC_OUT 电压	-	-	-	V _{REF+} - 0.2	V
	缓冲器关闭时低端的 DAC_OUT 电压	-	-	0.5	5	mV
	缓冲器关闭时高端的 DAC_OUT 电压	-	-	-	V _{REF+} - 5 mV	V
I _{DAA} ⁽³⁾	在静止模式 DAC 直流消耗	无负载, 当 V _{REF+} = 3.6 V 时	-	370	515	μA
I _{V_{REF+}} ⁽¹⁾⁽³⁾	在静止模式 DAC 直流消耗	无负载, 当 V _{REF+} = 3.6 V 时	-	170	190	μA
DNL ⁽³⁾	非线性失真	-	-	±0.5	±1.5	LSB
INL ⁽³⁾	非线性积累 (在代码 i 时测量的数值与代码 DAC_OUT 大和代码 DAC_OUT 小之间的连线间的偏差)	-	-	±1	±2	LSB
偏移误差 ⁽³⁾	偏移误差 (代码 0x800 时测量的数值与理想数值 V _{REF+} /2 之间的偏差)	-	-	10	15	mV
			-	10	20	LSB
增益误差 ⁽³⁾	增益误差	-	-	0.2	0.5	%
t _{SETTLING} ⁽²⁾	设置时间	R _{LOAD} ≥ 5 kΩ C _{LOAD} ≤ 50 pF	-	1	4	μs
更新速率 ⁽²⁾	当输入代码为较小变化时 (从数值 i 变到 i+1 LSB), 得到正确 DAC_OUT 的频率	R _{LOAD} ≥ 5 kΩ C _{LOAD} ≤ 50 pF	-	-	1	MSPS
t _{WAKEUP} ⁽²⁾	从关闭状态唤醒的时间 (设置 DAC 控制寄存器中的 EN 位)	R _{LOAD} ≥ 5 kΩ C _{LOAD} ≤ 50 pF	-	1.2	4	μs

(1) 依据不同的封装, V_{REF+}可能在内部连接到V_{DAA}。

(2) 由设计保证, 不在生产中测试。

(3) 由综合评估得出, 不在生产中测试。

5 封装数据

5.1 LQFP144 – 20 x 20 mm 封裝

图 45. LQFP144 – 20 x 20 mm 144 引脚薄型正方扁平封装图




表 72. LQFP144 – 20 x 20 mm 144 引脚薄型正方扁平封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.18	-	0.26
b1	0.17	0.20	0.23
c	0.13	-	0.17
c1	0.12	0.13	0.14
D	21.80	22.00	22.20
D1	19.90	20.00	20.10
E	21.80	22.00	22.20
E1	19.90	20.00	20.10
e	0.50 BSC.		
L	0.45	0.60	0.75
L1	1.00 REF.		
θ	0°	3.5°	7°

5.2 LQFP100 – 14 x 14 mm 封装

图 46. LQFP100 – 14 x 14 mm 100 引脚薄型正方扁平封装图




表 73. LQFP100 – 14 x 14 mm 100 引脚薄型正方扁平封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
b	0.17	0.20	0.26
c	0.10	0.127	0.20
D	15.75	16.00	16.25
D1	13.90	14.00	14.10
E	15.75	16.00	16.25
E1	13.90	14.00	14.10
e	0.50 BSC.		
L	0.45	0.60	0.75
L1	1.00 REF.		

5.3 LQFP64 – 10 x 10 mm 封装

图 47. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装图




表 74. LQFP64 – 10 x 10 mm 64 引脚薄型正方扁平封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
b	0.17	0.20	0.27
c	0.09	-	0.20
D	11.75	12.00	12.25
D1	9.90	10.00	10.10
E	11.75	12.00	12.25
E1	9.90	10.00	10.10
e	0.50 BSC.		
Θ	3.5° REF.		
L	0.45	0.60	0.75
L1	1.00 REF.		
ccc	0.08		

5.4 LQFP48 – 7 x 7 mm 封装

图 48. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装图




表 75. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	-	-	1.60
A1	0.05	-	0.15
A2	1.35	1.40	1.45
b	0.17	0.22	0.27
c	0.09	-	0.20
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
e	0.50 BSC.		
Θ	0°	3.5°	7°
L	0.45	0.60	0.75
L1	1.00 REF.		

5.5 QFN48 – 6 x 6 mm 封装

图 49. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装图





表 76. QFN48 – 6 x 6 mm 48 引脚正方扁平无引线封装机械数据

标号	毫米		
	最小值	典型值	最大值
A	0.80	0.85	0.90
A1	0.00	0.02	0.05
b	0.15	0.20	0.25
c	0.203 REF.		
D	5.90	6.00	6.10
D2	4.35	4.50	4.65
E	5.90	6.00	6.10
E2	4.35	4.50	4.65
e	0.40 BSC.		
Nd	4.40 BSC.		
Ne	4.40 BSC.		
h	0.35 REF.		
k	0.20	-	-
L	0.35	0.40	0.45

5.6 封装丝印

AT32F455/456/457 丝印显示内容图示如下：

图 50. 丝印示意图



(1) 未按比例绘制。

5.7 热特性

根据电路板为FR-4材质，板厚1.6 mm，两层板仿真计算。由设计保证，不在生产中测试。

表 77. 封装的热特性

符号	参数	数值	单位
Θ_{JA}	结到环境的热阻抗—LQFP144 – 20 x 20 mm	67.2	°C/W
	结到环境的热阻抗—LQFP100 – 14 x 14 mm	75.6	
	结到环境的热阻抗—LQFP64 – 10 x 10 mm	80.6	
	结到环境的热阻抗—LQFP48 – 7 x 7 mm	87.4	
	结到环境的热阻抗—QFN48 – 6 x 6 mm	57.0	

6 型号说明

表 78. AT32F455/456/457 系列型号说明

例如：

产品系列

AT32 = 基于ARM®的32位微控制器

AT32 F 4 5 7 Z E T 7

产品类型

F = 通用类型

内核

4 = Cortex®-M4F

产品子系列

5 = 主流型

产品应用别

7 = OTGFS + CANFD + EMAC系列

6 = OTGFS + CANFD系列

5 = OTGFS + CAN2.0系列

引脚数目

Z = 144脚

V = 100脚

R = 64脚

C = 48脚

闪存存储器容量

E = 512 K字节的闪存存储器

C = 256 K字节的闪存存储器

封装

T = LQFP

U = QFN

温度范围

7 = -40 °C至+105 °C

关于更多的选项列表（速度、封装等）和其他相关信息，请与您本地的雅特力销售处联络。

7 文档版本历史

表 79. 文档版本历史

日期	版本	变更
2024.12.24	2.00	最初版本

重要通知 – 请仔细阅读

买方自行负责对本文所述雅特力产品和服务的选择和使用，雅特力概不承担与选择或使用本文所述雅特力产品和服务相关的任何责任。

无论之前是否有过任何形式的表示，本文档不以任何方式对任何知识产权进行任何明示或默示的授权或许可。如果本文档任何部分涉及任何第三方产品或服务，不应被视为雅特力授权使用此类第三方产品或服务，或许可其中的任何知识产权，或者被视为涉及以任何方式使用任何此类第三方产品或服务或其中任何知识产权的保证。

除非在雅特力的销售条款中另有说明，否则，雅特力对雅特力产品的使用和/或销售不做任何明示或默示的保证，包括但不限于有关适销性、适合特定用途（及其依据任何司法管辖区的法律的对应情况），或侵犯任何专利、版权或其他知识产权的默示保证。

雅特力产品并非设计或专门用于下列用途的产品：(A) 对安全性有特别要求的应用，例如：生命支持、主动植入设备或对产品功能安全有要求的系统；(B) 航空应用；(C) 航天应用或航天环境；(D) 武器，且/或 (E) 其他可能导致人身伤害、死亡及财产损害的应用。如果采购商擅自将其用于前述应用，即使采购商向雅特力发出了书面通知，风险及法律责任仍将由采购商单独承担，且采购商应独自负责在前述应用中满足所有法律和法规要求。

经销的雅特力产品如有不同于本文档中提出的声明和/或技术特点的规定，将立即导致雅特力针对本文所述雅特力产品或服务授予的任何保证失效，并且不应以任何形式造成或扩大雅特力的任何责任。