

自主封測 品質把控 售後保障


WEB | WWW.TDSEMIC.COM




電源管理




顯示驅動




二三極管



LDO穩壓器




觸摸芯片



MOS管



運算放大器



存儲芯片



MCU



串口通信

CD4051BM+TD

產品規格說明書

1、概 述

CD4051BM+TD是一款八选一模拟开关电路，内置3个地址选择端(A0~A2), 低有效的使能输入端(E), 8路独立的输入/输出端(Y0~Y7) 及公共输入/输出端(Z)。

电路内部有8个双向模拟开关，每个开关的一端连接到独立的输入/输出(Y0~Y7) 端，另一端连接到公共的输入/输出(Z) 端。

当E为低电平时，通过A0~A2选择一个通路的开关处于低阻导通状态。当E为高电平时，A0~A2设置无效，所有开关处于高阻关断状态。如果需要切换开关状态，就必须使用使能输入端(E)。

VDD和VSS是连接到数字控制输入端(A0~A2和E) 的电源电压。(VDD-VSS) 的范围是3~9V。模拟输入输出(Y0~Y7和Z) 能够在最高VDD, 最低VEE之间变化。VDD-VEE不会超过9V。

对于用做数字多路选择开关，VEE和VSS是连在一起的(通常接地)。该芯片主要应用于模拟多路选择开关、数字多路选择开关及信号选通。封装形式：DIP16, SOP16。

2、引脚说明




图 1

引脚	符号	功能	引脚	符号	功能
1	Y4	独立输入/输出端	9	A2	选择输入端
2	Y6	独立输入/输出端	10	A1	选择输入端
3	Z	公共输入/输出端	11	A0	选择输入端
4	Y7	独立输入/输出端	12	Y3	独立输入/输出端
5	Y5	独立输入/输出端	13	Y0	独立输入/输出端
6	E	使能输入端（低电平有效）	14	Y1	独立输入/输出端
7	VEE	负电源电压	15	Y2	独立输入/输出端
8	VSS	接地	16	VDD	正电源电压

3、功能框图




图 2




图 3

4、逻辑图




图 4

5、功能说明（真值表、逻辑关系等）

输入				沟道导通
E	A2	A1	A0	
L	L	L	L	Y0-Z
L	L	L	H	Y1-Z
L	L	H	L	Y2-Z
L	L	H	H	Y3-Z
L	H	L	L	Y4-Z
L	H	L	H	Y5-Z
L	H	H	L	Y6-Z
L	H	H	H	Y7-Z
H	×	×	×	-

注：1. H 是高电平状态（较高的正电压）
 2. L 是低电平状态（较低的正电压）
 3. " × " 是任意状态

6、电特性

6.1、极限参数

除非另有规定， $T = 25^{\circ}\text{C}$

参数名称	符号	条 件	额定值	单位
正电源电压 (1)	V_{DD}		-0.5~+12	V
负电源电压 (1)	V_{EE}	以电源为参考点	-12~+0.5	V
输入电压范围	V_I		-0.5~ $V_{DD}+0.5$	V
开关导通电流	I		±10	mA
		DIP16	700	mW
		SOP16	500	mW
每个输出端的功耗	P_O		100	mW
工作环境温度	T_{amb}		-40~+85	$^{\circ}\text{C}$
贮存温度	T_{stg}		-65~+150	$^{\circ}\text{C}$
焊接温度	T_L	DIP	245	$^{\circ}\text{C}$
		SOP	250	$^{\circ}\text{C}$

注：

- 1、 为了避免电源电流从 Z 端流出，当开关电流从 Y 端流入时，该开关两端的压降应不超过 0.4V。如果开关电流从 Z 端流入时，Y 端将无电源电流输出，这样开关两端的压降将无限制，但是 Y 端和 Z 端的电压将不能高于 V_{DD} 或小于 V_{EE} ；
- 2、 DIP16 封装：当 T_{amb} 大于 70°C 时，温度每升高 1°C ，额定功耗减少 12mW；
 SOP16 封装：当 T_{amb} 大于 70°C 时，温度每升高 1°C ，额定功耗减少 8mW；

6.2、推荐使用条件:

Tamb=25℃; R_L=10kΩ; C_L=50pF; E=VDD (方波); Vis=VDD=5V;

参数	符号	条件	最小	典型	最大	单位
电源电压	VDD		3.0	5.0	9.0	V
电源电压	VEE		-6.0		0	V
电源电压	VDD-VEE		3.0		9.0	V
输入电压	VI		0	-	VDD	V
输出无效时间 (高电平→关断)	t _{PHZ}	E→Z或E→Yn		85	170	ns
输出无效时间 (低电平→关断)	t _{PLZ}	E→Z或E→Yn		115	230	ns
输出使能时间 (关断→高/低电平)	t _{PZH} , t _{PZL}			40	80	ns
数字输入端输入电容	Ci				7.5	pF

6.3、电气特性

6.3.1、直流特性 1 (未有特殊说明, VSS=0V, Tamb=25℃)

参数	符号	测试条件	最小	最大	单位
静态电流	IDD	VI=VDD或VSS, IO=0A VDD=5V VDD=9V		20 40	μA
输入高电平电压	VIH	IO <1μA VDD=5V, VO=0.5V 或 4.5V VDD=9V, VO=0.5V 或 8V	3.5 7.0		V
输入低电平电压	VIL	IO <1μA VDD=5V, VO=0.5V 或 4.5V VDD=9V, VO=0.5V 或 8V		1.5 3.0	V
输入漏电流	ILI	VI=0V或9V, VDD=9V		0.3	μA
3 态输出漏电流	IOZ	VDD=9V 输出到 VDD 输出到 VSS		1.6 -1.6	μA
数字输入端输入电容	Ci			7.5	pF

6.3.2、直流特性 2 (未有特殊说明, VSS=0V, Tamb=25℃, 测试线路图见图 5)

参数	符号	测试条件	典型	最大	单位
导通电阻	RON	Vis=0V~VDD-VEE	VDD-VEE=5V	350	2500
			VDD-VEE=9V	80	245
		Vis=0V	VDD-VEE=5V	115	340
			VDD-VEE=9V	50	160
		Vis=VDD-VEE	VDD-VEE=5V	120	365
			VDD-VEE=9V	65	200
任意两个通道之间导通电阻的变化	ΔRON	Vis=0V~VDD-VEE	VDD-VEE=5V	25	
			VDD-VEE=9V	10	
关断态漏电流	IL (OFF)	VSS=VEE, VDD-VEE=9V	所有通道关, E=VDD	1000	nA
			任意通道, E=VSS	200	nA

6.3.3、直流参数 3（未有特殊说明，VSS=0V，Tamb=-40℃）

参数	符号	测试条件		最小	最大	单位
静态电流	IDD	VI=VDD或VSS, IO=0A	VDD=5V		20	μA
			VDD=9V		40	
输入高电平电压	VIH	IO <1μA	VDD=5V, VO=0.5V 或 4.5V	3.5		V
			VDD=9V, VO=0.5V 或 8V	7.0		
输入低电平电压	VIL	IO <1μA	VDD=5V, VO=0.5V 或 4.5V		1.5	V
			VDD=9V, VO=0.5V 或 8V		3.0	
输入漏电流	ILI	VI=0V 或 9V, VDD=9V			0.3	μA
3 态输出漏电流	IOZ	VDD=9V	输出到 VDD		1.6	μA
			输出到 VSS		-1.6	μA

6.3.4、直流参数 4（未有特殊说明，VSS=0V，Tamb=85℃）

参数	符号	测试条件		最小	最大	单位
静态电流	IDD	VI=VDD或VSS, IO=0A	VDD=5V		150	μA
			VDD=9V		300	
输入高电平电压	VIH	IO <1μA	VDD=5V, VO=0.5V 或 4.5V	3.5		V
			VDD=9V, VO=0.5V 或 8V	7.0		
输入低电平电压	VIL	IO <1μA	VDD=5V, VO=0.5V 或 4.5V		1.5	V
			VDD=9V, VO=0.5V 或 8V		3.0	
输入漏电流	ILI	VI=0V 或 9V, VDD=9V			1.0	μA
3 态输出漏电流	IOZ	VDD=9V	输出到 VDD		12.0	μA
			输出到 VSS		-12.0	μA

6.3.5、交流参数 1(VEE=VSS=0V，RL=10KΩ，CL=50pF，Tamb=25℃，输入传输时间≤20ns)

参数名称	符号	测试条件		典型	最大	单位
传输延时 Z→Yn; Yn→Z	tPHL, tPLH	E=VSS; Vis=VDD (方波) 见图 11, 图 7, 注 1	VDD=5V	15	30	nS
			VDD=9V	5	10	nS
高到低的传输延时 An→Yn; An→Z	tPHL	E=VSS; An=VDD (方波) 见 图 12, 图 7, 注 1, 注 2	VDD=5V	150	300	nS
			VDD=9V	60	120	nS
低到高的传输延时 An→Yn; An→Z	tPLH	E=VSS; An=VDD (方波) Vis=VDD 见图12, 图7, 注 1, 注 2	VDD=5V	150	300	nS
			VDD=9V	65	130	nS
高到关的输出禁止时间 E→Yn; E→Z	tPHZ	E=VDD (方波); Vis=VDD 见图 13, 图 7, 注 1	VDD=5V	120	240	nS
			VDD=9V	90	180	nS
低到关的输出禁止时间 E→Yn; E→Z	tPLZ	E=VDD (方波); Vis=VEE 见图 13, 图 7, 注 1	VDD=5V	145	290	nS
			VDD=9V	120	240	nS
关到高/低的输出使能时间 E→Yn; E→Z	tPZH	E=VDD (方波); Vis=VDD 见图 13, 图 7, 注 1	VDD=5V	140	280	nS
			VDD=9V	55	110	ns
关到高/低的输出使能时间 E→Yn; E→Z	tPZL	E=VDD (方波); Vis = VEE 见图 12, 图 7, 注 1	VDD=5V	140	280	ns
			VDD=9V	55	110	ns
动态功耗	PD	见注 3				uW

注：

- 1、 Vis 是 Yn 或 Z 端的输入电压。Vos 是 Yn 或 Z 端的输出电压。
- 2、 传输延时的温度系数是： 0.35%/℃
- 3、 动态功耗的计算公式：

电源电压	计算公式
VDD=5V	$1000f_i + \sum (f_o \times C_L) \times V_{DD}^2$
VDD=9V	$5500f_i + \sum (f_o \times C_L) \times V_{DD}^2$

fi: 输入频率 (MHz)

fo: 输出频率 (MHz)

CL: 输出负载电容 (pF)

VDD 电源电压 (V)

Σ (fo×CL): 输出总和

6.3.6、交流参数 2 (Vis=0.5VDD(p-p)方波)

参 数 名 称	符号	测 试 条 件	典型	最大	单位
方波失真度	dsin	通道开; RL=10KΩ; CL=15pF; fis=1kHz; 见图8	VDD=5V	0.25	%
			VDD=9V	0.24	%
任意两个通道的串扰	fct	VDD=9V, 见注 1	1		MHz
串扰 (E→An或Yn→Z)	Vct	RL=10kΩ; CL=15pF; E 或 An =VDD (方波); 串扰为 VOS 的峰值; VDD=9V; 见图 9	50		mV
关断穿透频率	OFF	VDD=9V, 见注 2	1		MHz
导通频率	fON	VDD=5V, 见注 3	13		MHz
		VDD=9V, 见注 3	40		MHz

注：

- 1、 RL = 1 kΩ; 20logVos/Vis= -50dB, 见图10
- 2、 RL = 1 kΩ; CL=5pF, 通道关断, 20logVos/Vis=50dB, 见图8
- 3、 RL = 1 kΩ; CL=5pF, 通道开, 20logVos/Vis=-3dB, 见图8

7、测试线路

7.1、导通电阻测试线路图




图5、导通电阻测试电路




图6、导通电阻（RON）与输入电压的对应曲线图

7. 2、交流测试线路
7.2.1、交流参数测试图 1




图 7、交流参数测试电路

- 注：
- 1、元器件说明：
R_T：阻抗匹配电阻，与信号源的输出阻抗 Z_o 相匹配
C_L：负载电容，包括测试点和探针电容
R_L：负载电阻
 - 2、测试数据

测试项	输入		负载		开关（Switch）
	V _{is}	t _r , t _f	C _L	R _L	
t _{PHL}	V _{EE}	20ns	50 pF	10 kΩ	V _{DD}
t _{PLH}	V _{DD}	20ns	50 pF	10 kΩ	V _{EE}
t _{PZH} , t _{PHZ}	V _{DD}	20ns	50 pF	10 kΩ	V _{EE}
t _{PZL} , t _{PLZ}	V _{EE}	20ns	50 pF	10 kΩ	V _{DD}
其它	脉冲	20ns	50 pF	10 kΩ	open

7.2.2、交流参数测试图 2




图 8、方波失真度、关断频率和导通频率测试图




图 10、串扰、逻辑输入输出测试图




图 11、通道间串扰测试图

7.3、时序图




图 11、输入到输出传输延时（Z 到 Y_n 或 Y_n 到 Z）和输出传输时间




图 12、当其他 Y 通道导通时，输入到输出传输延时（Z 到 Y_n 或 Y_n 到 Z）





图 13、3 态输出使能和禁止时间


8、封装尺寸与外形图

8.1、DIP16 外形图与封装尺寸



Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	3.710	4.310	0.146	0.170
A1	0.510		0.020	
A2	3.200	3.600	0.126	0.142
B	0.380	0.570	0.015	0.022
B1	1.524 (BSC)		0.060 (BSC)	
C	0.204	0.360	0.008	0.014
D	18.800	19.200	0.740	0.756
E	6.200	6.600	0.244	0.260
E1	7.320	7.920	0.288	0.312
e	2.540 (BSC)		0.100 (BSC)	
L	3.000	3.600	0.118	0.142
E2	8.400	9.000	0.331	0.354

8. 2、SOP16 外形图与封装尺寸



Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	1.350	1.750	0.053	0.069
A1	0.100	0.250	0.004	0.010
A2	1.350	1.550	0.053	0.061
b	0.330	0.510	0.013	0.020
c	0.170	0.250	0.007	0.010
D	9.800	10.200	0.386	0.402
E	3.800	4.000	0.150	0.157
E1	5.800	6.200	0.228	0.244
e	1.270 (BSC)		0.050 (BSC)	
L	0.400	1.270	0.016	0.050
θ	0°	8°	0°	8°