

WL2800 使用说明

WL2800 User Manual

V1.2

2025.12

深圳市维尔乐思科技有限公司

ShenZhen Wireless Technology CO.,Ltd

www.chinawireless.net



版本

Version	Date	Write	Approve	Description
V1.0	2025/9/15	CHM	Andy	首次发行
V1.1	2025/10/15	CHM	Andy	增加过FCC应用电路
V1.2	2025/12/02	CHM	Andy	修正寄存器参数



目录

1	概述	4
2	主要特性	4
3	主要电特性	5
4	极限最大额定值	7
5	系统结构方框图	7
6	引脚定义	8
7	芯片工作状态	8
7.1	休眠模式	10
7.2	待机模式-I (STB1)	10
7.3	待机模式-III (STB3)	10
7.4	待机模式-II (STB2)	10
7.5	接收模式	11
7.6	发射模式	11
8	数据通信模式	11
8.1	普通模式	12
8.2	增强模式	12
8.3	增强发送模式	12
8.4	增强接收模式	13
8.5	增强模式下的数据包识别	13
8.6	增强模式下的接收端一对多通信	14
8.7	中断引脚	16
9	SPI 控制接口	16
10	控制寄存器	16
11	数据包格式描述	25
12	典型应用电路 (参考)	26
12.1	过FCC应用电路 (参考)	26
13	PCB设计指导 (参考)	27
14	印制天线设计 (参考)	28
14.1	印制板天线layout 设计	28
14.2	Dongle 端的 PIFA 天线设计	28
14.3	遥控器控制板的中尺寸 PIFA 天线设计	29
15	芯片封装信息	30
16	注意事项	31
17	防护注意事项	32



1 概述

WL2800 系列芯片是工作在 2.400~2.483GHz 世界通用 ISM 频段的单片无线收发芯片。该芯片集成射频收发机、频率收生器、晶体振荡器、调制解调器等功能模块，并且支持一对多组网和带 ACK 的通信模式。发射输出功率、工作频道以及通信数据率均可配置。芯片已将多颗外围贴片阻容感器件集成到芯片内部。容易过 FCC 等认证。

典型应用领域：

- 无线鼠标键盘
- 电视和机顶盒遥控器
- 无线游戏手柄
- 遥控玩具
- 有源无线标签
- 智能家居及安防系统

2 主要特性

- 功耗较低
发射模式 (0dBm) 工作电流 12.9mA；接收模式工作电流 9.7mA；休眠电流 1.53uA。
- 节省外围器件
支持外围 4 个元器件，包括 1 颗晶振和 3 个贴片电容；
支持双层或单层印制板设计，可以使用印制板微带天线；
芯片自带部分链路层的通信协议；配置少量的参数寄存器，使用方便。
- 性能优异
125K / 250K / 1M / 2M bps 模式的接收灵敏度为 -96.5 / -95 / -92 / -90dBm；
发射输出功率最大可达 13dBm；
抗干扰性好，接收滤波器的邻道抑制度高，接收机选择性好。容易过 FCC 等认证。
- 三/四线 SPI 接口通信
- SPI 接口速率最高支持 4Mbps
- 支持最大数据长度为 128 字节 (4 级 FIFO)
- SOP8 封装
- 1M / 2Mbps 模式，需要晶振精度 $\pm 40\text{ppm}$ & $C_L=12\text{pF}$
125K/250kbps 模式，需要晶振精度 $\pm 20\text{ppm}$ & $C_L=12\text{pF}$
BLE 广播包模式，需要晶振精度 $\pm 10\text{ppm}$ & $C_L=12\text{pF}$
- 工作电压支持 1.7~3.6V；
- 工作温度支持 -40~+125°C
- GFSK 通信方式
- 支持自动应答及自动重传



3 主要电特性

特性	测试条件(VCC = 3V±5%, TA=25°C)	参数值			单位
		最小	典型	最大	
ICC	休眠模式		1.53		uA
	待机模式 1		24.2		uA
	待机模式 2		1.18		mA
	发射模式 (-10dBm)		8.6		mA
	发射模式 (-4dBm)		10.8		mA
	发射模式 (0dBm)		12.9		mA
	发射模式 (3dBm)		15.1		mA
	发射模式 (7dBm)		19.28		mA
	发射模式 (13dBm)		36.6		mA
	接收模式 (250Kbps)		9.7		mA
	接收模式 (1Mbps)		9.7		mA
接收模式 (2Mbps)		9.7		mA	
系统指标					
f _{OP}	工作频率	2400		2483	MHz
PLL _{res}	锁相环频率步径		1		MHz
f _{xTAL}	晶振频率, 负载电容 12pF		32		MHz
DR	码率	0.125		2	Mbps
Δf _{250K}	调制频偏@250Kbps		160	250	KHz
Δf _{1M}	调制频偏@1Mbps		160	250	KHz
Δf _{2M}	调制频偏@2Mbps		320		KHz
FCH _{250K}	频道间隔@250Kbps		1		MHz
FCH _{1M}	频道间隔@1Mbps		1		MHz
FCH _{2M}	频道间隔@2Mbps		2		MHz
发射模式指标					
PRF	典型输出功率		0		dBm
PRFC	输出功率范围	-10		13	dBm
PBW1	发射带数据调制的 20dB 带宽 (250Kbps)		1		MHz
PBW2	发射带数据调制的 20dB 带宽 (1Mbps)		1		MHz
PBW3	发射带数据调制的 20dB 带宽 (2Mbps)		2		MHz
接收模式指标 (注 1)					
RX _{max}	误码率 < 0.1%时的最大接收幅度		0		dBm
RXSENS1	接收灵敏度 (0.1%BER)		-96.5		dBm



	@125 Kbps				
RXSENS2	接收灵敏度 (0.1%BER) @250 Kbps		-95		dBm
RXSENS3	接收灵敏度 (0.1%BER) @1Mbps		-92		dBm
RXSENS4	接收灵敏度 (0.1%BER) @2Mbps		-90		dBm
接收模式邻道选择性					
C/I _{CO}	同频的通道选择性@250kbps		2		dBc
C/I _{1ST}	第 1 相邻道选择性@250kbps		-8		dBc
C/I _{2ND}	第 2 相邻道选择性@250kbps		-18		dBc
C/I _{3RD}	第 3 相邻道选择性@250kbps		-24		dBc
C/I _{4TH}	第 4 相邻道选择性@250kbps		-28		dBc
C/I _{5TH}	第 5 相邻道选择性@250kbps		-32		dBc
C/I _{6TH}	第 6 相邻道选择性@250kbps		-35		dBc
C/I _{CO}	同频的通道选择性@1Mbps		10		dBc
C/I _{1ST}	第 1 相邻道选择性@1Mbps		1		dBc
C/I _{2ND}	第 2 相邻道选择性@1Mbps		-18		dBc
C/I _{3RD}	第 3 相邻道选择性@1Mbps		-23		dBc
C/I _{4TH}	第 4 相邻道选择性@1Mbps		-28		dBc
C/I _{5TH}	第 5 相邻道选择性@1Mbps		-32		dBc
C/I _{6TH}	第 6 相邻道选择性@1Mbps		-35		dBc
C/I _{CO}	同频的通道选择性@2Mbps		10		dBc
C/I _{1ST}	第 1 相邻道选择性@2Mbps		-6		dBc
C/I _{2ND}	第 2 相邻道选择性@2Mbps		-10		dBc
C/I _{3RD}	第 3 相邻道选择性@2Mbps		-22		dBc
C/I _{4TH}	第 4 相邻道选择性@2Mbps		-28		dBc
C/I _{5TH}	第 5 相邻道选择性@2Mbps		-34		dBc
操作条件					
VDD	供电电压	1.7	3	3.6	V
VSS	芯片地		0		V
V _{OH}	高电平输出电压	VDD-0.3		VDD	V
V _{OL}	低电平输出电压	VSS		VSS+0.3	V
V _{IH}	高电平输入电压	VDD-0.3		VDD	V
V _{IL}	低电平输入电压	VSS		VSS+0.3	V

* 注 1: 在晶振 32MHz 的整数倍 (如 2416、2432MHz 等) 的频道及相邻正负 1MHz 的频道的接收灵敏度退化 2dB; 发射信号调制精度 (EVM) 退化 10%。请使用我们建议信道。




4 极限最大额定值

特性	条件	参数值			单位
		最小	典型	最大	
最大额定值					
V _{DD}	供电电压	-0.3		3.6	V
V _I	输入电压	-0.3		3.6	V
V _O	输出电压	VSS		VDD	
P _d	总功耗 (TA=-40℃~85℃)			300	mW
T _{OP}	工作温度	-40		125	℃
T _{STG}	存储温度	-40		125	℃


注：1、使用中强行超过一项或多项极限最大额定值会导致器件永久性损坏。
 2、静电敏感器件，操作时遵守防护规则。

5 系统结构方框图






6 引脚定义





引出端序号	符号	功能	引出端序号	符号	功能
1	CSN	SPI 片选信号	5	XC1	晶振输入
2	SCK	SPI 时钟信号	6	XC2	晶振输出
3	DATA	SPI 数据输入输出信号	7	VSS	地 (GND)
4	VDD	电源输入	8	ANT	射频信号输入输出

7 芯片工作状态

本章描述 WL2800 系列芯片的各种工作模式，以及用于控制芯片进入各工作模式的方法。WL2800 芯片自带状态机受控于芯片内部寄存器的配置值和外部引脚信号。





如上为 WL2800 工作状态图，表示 5 种工作模式之间的跳变。WL2800 在 VDD 大于 1.7V 才开始正常工作。即使进入休眠模式，MCU 还是可以通过 SPI 发送配置命令及 CE 管脚使芯片进入其它 5 种状态。



如上所示，系统包括 5 个主要状态，分别如下：

1. POWER DOWN。数字系统断电状态。
2. STANDBY。系统上电后自动进入该状态。
3. STANDBY ONE。当配置为 PTX 器件，且 CE=1 持续时间大约 10us，且 TXFIFO 中没有数据，系统进入该状态，等待发送数据。
4. TX ON。当配置为 PTX 器件，且 CE=1 持续时间大约 10us，且 TXFIFO 中有数据，系统进入该状态。在该状态下完成数据的发送处理，系统会启动发送控制状态机进行工作，直到数据发送完成。若配置自动 ACK 接收，则系统会进入 RX ON 状态开始接收 ACK。
5. RX ON。当配置为 PRX 器件，且 CE=1 时，系统进入该状态。在该状态下完成数据的接收处理，系统会启动接收控制状态机进行工作，直到接收到一个帧。当配置自动 ACK 发送，则系统会就进入 TX ON 状态发送 ACK。若 PTX 器件有效，且自动 ACK 接收使能，则还会启动发送重传。

7.1 休眠模式

在休眠模式下，WL2800 所有功能关闭，保持电流消耗最小。进入休眠模式后，WL2800 停止工作，但寄存器内容保持不变。休眠模式由寄存器中 PWR_UP 位控制。

7.2 待机模式-I (STB1)

在待机模式-I 下，芯片维持晶振振荡但不输出给其它模块，其余功能模块均关闭，消耗电流较小。在休眠模式下，通过配置寄存器 PWR_UP 的值为 1，芯片即可进入待机模式-I。而处于发射或接收模式时，可以通过配置 CE 和 EN_PM 控制信号为 0，芯片返回到待机模式-I。

7.3 待机模式-III (STB3)

在待机模式-I 时，配置 EN_PM 控制信号为 1，芯片进入到待机模式-III。待机模式-III 主要目的是使得芯片的电源管理模块启动和输出 16M 高速时钟。

7.4 待机模式-II (STB2)

收送端 TX FIFO 寄存器为空并且 CE 引脚置 1，进入待机模式-II (待机模式-II 通常可以理解为预备发射模式)。此时，晶振有较强的输出驱动能力且芯片的电源管理模块开启。待机模式-II 下，如果有数据包送入 TX FIFO，此时芯片内部锁相环立刻启动工作并且经过一段锁相环的锁定时间后，发射机将数据包发射出去。



7.5 接收模式

当 PWR_UP、 PRIM-RX、 EN_PM、 CE 置 1 时， 进入接收模式。

在 RX 模式下， 射频部分接收从天线来的信号， 将其放大、 下变频、 滤波和解调， 根据地址、 校验码、 数据长度等， 判断是否收包有效， 有效收包上传 RX FIFO， 上报中断。 如果 RX FIFO 是满的， 接收的数据包就会被丢弃。

7.6 发射模式

当 PWR_UP、 EN_PM 置 1， PRIM-RX 置 0， CE 置 1， 且 TX FIFO 中存在有效数据， 进入发射模式。

WL2800 在数据包发送完之前都会保持在发送模式。 发送完成后， 返回到待机模式。 WL2800 支持连续发包和发长包模式。

8 数据通信模式

WL2800 芯片搭配 MCU 来共同完成通信功能。 链路层， 如数据组帧、 校验、 地址判断、 数据白化的扰码、 数据重传和 ACK 响应等处理是由芯片内部完成的， 无需 MCU 参与。

WL2800 芯片可配置为四个不同的 RX FIFO 寄存器（32 字节） 或者一个 RX FIFO 寄存器（128 字节）（6 个接收通道共享）、 四个不同的 TX FIFO 寄存器（32 字节） 或者一个 TX FIFO 寄存器（128 字节）。 在休眠模式和待机模式下， MCU 可以访问 FIFO 寄存器。

WL2800 芯片主要有二种数据通信模式：

- 不带自动重传不带 ACK 的通信模式（后简称为普通模式）， 发射端可以使用命令有 W_TX_PAYLOAD, REUSE_TX_PL 等；
- 带自动重传带 ACK 的通信模式（后简称为增强模式）， 发射端可以使用命令有 W_TX_PAYLOAD, W_TX_PAYLOAD_NOACK, REUSE_TX_PL 等； 接收端可以使用命令有 W_ACK_PAYLOAD 等；

普通模式

通信名称	普通模式	
通信方	PTX	PRX
特点	单向发送	单向接收
收送数据的组帧方式	I	无
开启 REUSE_TX_PL 命令	重复发送前一包数据	无

增强模式

通信名称	增强模式	
通信方	PTX	PRX
特点	发送数据后， 等待接收 ACK	接收数据后， 回收送 ACK



发送数据的组帧方式	发送数据组帧方式 II	回发送 ACK 组帧方式 III
PTX 使用 REUSE_TX_PL 命令	重复发送前一包数据	每收到一包，回发送 ACK
PTX 使用 W_TX_PAYLOAD 命令 PRX 使用 W_ACK_PAYLOAD 命令	发送数据后，等待接收 ACK PAYLOAD	接收数据后，回发送 ACK PAYLOAD，组帧方式 II
PTX 使用 W_TX_PAYLOAD_NO ACK 命令	发送一次数据，不等 ACK，组 帧方式 II	接收数据，不回 ACK

8.1 普通模式

普通模式下，发送端从 TX FIFO 寄存器中取出数据并且发送，发送完成后上报中断（中断需要清除），同时 TX FIFO 寄存器清除该数据（TX FIFO 需要清空）；接收端接收到有效的地址和数据时上报中断通知 MCU，随后 MCU 可将该数据从 RX FIFO 寄存器中读出（TXFIFO 和 RX FIFO 需要清空，中断需要清除）。

普通模式，(0X01) EN_AA 寄存器置 0X00，(0X04) SETUP_RETR 寄存器置 0X00，(0X1C) DYNPD 寄存器置 0X00，(0X1D) FEATURE 寄存器的低 3 bit 置 000。

8.2 增强模式

增强模式下，把主动发起通信的一方称为 PTX（主发端），把接收数据并响应的一方称为 PRX（主收端）。PTX 发出数据后等待应答信号，PRX 接收到有效数据后回应答信号。PTX 规定时间内未收到应答信号，自动重新发送数据。自动重传和自动应答功能为 WL2800 芯片自带，无需 MCU 参与。

PTX 在发送数据后自动转到接收模式等待应答信号。如果没有在规定时间内收到正确的应答信号，PTX 将重发相同的数据包，直到收到应答信号，或传输次数超过 ARC 的值（SETUP_RETR 寄存器）产生 MAX_RT 中断。PTX 收到应答信号，即认为数据已经发送成功（PRX 收到有效数据），清除 TX FIFO 中的数据并产生 TX_DS 中断（TX FIFO 和 RX FIFO 需要清空，中断需要清除）。

PRX 每次收到一包有效数据都会回 ACK 应答信号，该数据如果为新数据（PID 值与上一包数据不同）保存到 RX FIFO，否则就丢弃。

增强模式，需要保证 PTX 的 TX 地址（TX_ADDR）、通道 0 的 RX 地址（如 RX_ADDR_P0），以及 PRX 的 RX 地址（如 RX_ADDR_P5）三者相同。例：在图 5 中，PTX5 对应 PRX 的数据通道 5，地址设置如下：

PTX5: TX_ADDR=0xC2C3C4C5C1

PTX5: RX_ADDR_P0=0xC2C3C4C5C1

RX: RX_ADDR_P5=0xC2C3C4C5C1

增强模式有如下特征：

- 减少 MCU 的控制，简化软件操作；
- 抗干扰能力强，减少无线传输中因瞬间同频干扰造成的丢包，更易开发跳频算法；
- 重传过程中，减少 MCU 通过 SPI 接口的每次写入待发送数据的操作时间。

8.3 增强发送模式

1、CE 置 0，CONFIG 寄存器的 PRIM_RX 位先置 0。

2、当发送数据时，发送地址（TX_ADDR）和有效数据（TX_PLD）通过 SPI 接口按字节写入地址寄存器



和 TX FIFO。CSN 引脚为低时，数据写入，CSN 引脚再次为高，数据完成写入。

3、CE 从 0 置 1，启动发射（CE 至少持续置 1 在 30us 以上，该操作生效）。

4、自动应答模式下（SETUP_RETR 寄存器置不为 0，ENAA_P0=1），PTX 发送完数据后立即自动将通道 0 切换到接收模式等待应答信号。如果在有效应答时间范围内收到 ACK 应答信号，则认为数据发送成功，状态寄存器的 TX_DS 位置 1 并自动清除 TX FIFO 中的数据。如果在设定时间范围内没有接收到应答信号，则自动重传数据。

5、如果自动传输计数器（ARC_CNT）溢出（超过了设定值），则状态寄存器的 MAX_RT 位置 1，不清除 TX FIFO 中的数据。当 MAX_RT 或 TX_DS 为 1 时，IRQ 引脚产生低电平中断（需要使能相应中断）。中断可以通过写状态寄存器来复位。

6、数据包丢失计数器（PLOS_CNT）在每次产生 MAX_RT 中断后加一。自动传输计数器 ARC_CNT 统计重发数据包的次数；数据包丢失计数器 PLOS_CNT 统计在达到最大允许传输次数时仍没有发送成功的数据包个数。

7、产生 MAX_RT 或 TX_DS 中断后，系统进入待机模式。

8.4 增强接收模式

1、CE 置 0，CONFIG 寄存器的 PRIM_RX 位先置 1。准备接收数据的通道必须被使能（EN_RXADDR 寄存器），所有工作在增强型通信模式下的数据通道的自动应答功能是由 EN_AA 寄存器来使能的，有效数据宽度是由 RX_PW_PX 寄存器来设置的。

2、接收模式由设置 CE 为 1 启动。

3、预设的等待时间后，PRX 开始检测无线信号。


4、接收到有效的数据包后，数据存储在 RX_FIFO 中，同时 RX_DR 位置 1，产生中断。状态寄存器中 RX_P_NO 位显示数据是由哪个通道接收到的。

5、自动收送 ACK 应答信号。

6、如果 CE 保持为 1，继续进入接收模式；如果 CE 置为 0，则进入待机模式-III；

7、MCU 以合适的速率通过 SPI 口将数据读出。

8.5 增强模式下的数据包识别





PID 生成和检测

每一包数据都包括两位的 PID（数据包标志位），来帮助接收端识别该数据是新数据包还是重发的数据包，防止多次存入相同的数据包，PID 的生成和检测如图所示。发送端从 MCU 取得一包新数据后 PID 值加一。

8.6 增强模式下的接收端一对多通信

WL2800 芯片作为发射端，对于一对多通信，可以采用不同的地址与多个接收端进行通信。

WL2800 芯片作为接收端，可以接收 6 路不同地址、相同频率的发送端数据。每个数据通道拥有自己的地址。


使能哪些数据通道是通过寄存器 EN_RXADDR 来设置的。每个数据通道的地址是通过寄存器 RX_ADDR_PX 来配置的。通常情况下不允许不同的数据通道设置完全相同的地址。如下表给出了一例多接收通道地址配置的示例。

	Byte 4	Byte 3	Byte 2	Byte 1	Byte 0
Data pipe 0(RX_ADDR_P0)	0xF1	0xD2	0xE6	0xA2	0x33
Data pipe 1(RX_ADDR_P1)	0xD3	0xD3	0xD3	0xD3	0xD3
	↓	↓	↓	↓	
Data pipe 2(RX_ADDR_P2)	0xD3	0xD3	0xD3	0xD3	0xD4
	↓	↓	↓	↓	
Data pipe 3(RX_ADDR_P3)	0xD3	0xD3	0xD3	0xD3	0xD5
	↓	↓	↓	↓	
Data pipe 4(RX_ADDR_P4)	0xD3	0xD3	0xD3	0xD3	0xD6
	↓		↓	↓	
Data pipe 5(RX_ADDR_P5)	0xD3	0xD3	0xD3	0xD3	0xD7

从表中可以看出数据通道 0 的 5byte 总共 40 位的地址都是可配的；数据通道 1~5 的地址配置为 32 位共用地址（不数据通道 1 共用）+8 位各自的地址（最低字节）。

WL2800 芯片在接收模式下可以不最多 6 路不同通道通信，如图所示。每一个数据通道使用不同的地址，共用相同的频道。所有的发射端和接收端设置为增强模式。


PRX 在接收到有效数据后记录 PTX 的 TX 地址，并以此地址为目标地址发送应答信号。PTX 数据通道 0 被用做接收应答信号时，数据通道 0 的 RX 地址要与 TX 地址相等以确保接收到正确的应答信号。下图给出了 PTX 和 PRX 地址如何配置的例子。



多通道数据传输应答地址示例

7.7 D

A



FIFO 框图

WL2800 包含发 TX_FIFO,RX_FIFO。通过 SPI 命令可读写 FIFO。在发送模式下通过 W_TX_PAYLOAD 和 W_TX_PAYLOAD_NO_ACK 指令来写 TX_FIFO。如果产生 MAX_RT 中断，在 TX_FIFO 中的数据不会被清除。在接收模式下通过 R_RX_PAYLOAD 指令读取 RX_FIFO 中的 payload，R_RX_PL_WID 指令读取 payload 的长度。FIFO_STATUS 寄存器指示 FIFO 的状态。



8.7 中断引脚

对于 SOP8 封装，中断状态靠查询 STATUS 寄存器方式来获取。

对于非 SOP8 封装，WL2800 芯片的中断引脚 (IRQ) 为低电平触发，IRQ 引脚初始状态为高电平，当状态寄存器中 TX_DS、RX_DR 或 MAX_RT 为 1，以及相应的中断上报使能位为 0 时，IRQ 引脚的中断触发。MCU 给相应中断源写'1'时，清除中断。IRQ 引脚的中断触发可以被屏蔽或者使能，通过设置中断上报使能位为 1，禁止 IRQ 引脚的中断触发。


9 SPI 控制接口

如有读的命令操作 (包括 R_REGISTER、R_RX_PAYLOAD、R_RX_PL_WID 三条命令)，DATA 引脚先为输入状态，在 SCK 信号的第八个时钟下降沿自动切换为输出状态，并且在后续时钟上升沿输出信号；要求 MCU 的对应 DATA 引脚的 GPIO，在 SCK 信号的第八个时钟上升沿的保持时间后，从输出状态转为输入状态。

需要 CE_SEL 设为 1，启动命令方式控制；CE_L_sel 设为 1，将 CE 的 GPIO 弱下拉电阻使能；使用 CE_FSPI_ON/CE_FSPI_OFF 命令方式控制 CE 状态。

中断状态靠查询 STATUS 寄存器方式来获取。

在发送过程中，采用先在 STB1 或 STB3 状态下修改必要的寄存器，并写入 PAYLOAD；CE high 30us 后 CE low，使得进入发射模式，等待发送完成后 (约 1ms) 再进行 SPI 读写操作。如在发送过程中，进行 SPI 读写操作会引起电源纹波，影响发射信号的质量。



10 控制寄存器

可以通过 SPI 读写操作表中的寄存器，来配置和控制 WL2800。



Address (hex)	Name	Bit	Reset value	Type	Description
00	CFG_TOP				Top-level configuration
	MASK_MAX_RT	24	1	R/W	Mask interrupt caused by MAX_RT; 1: interrupt not reflected on IRQ pin; 0: reflect MAX_RT as active low interrupt on IRQ pin
	MASK_TX_DS	23	1	R/W	Mask interrupt caused by TX_DS; 1: interrupt not reflected on IRQ pin; 0: reflect TX_DS as active low interrupt on IRQ pin
	MASK_RX_DR	22	1	R/W	Mask interrupt caused by RX_DR; 1: interrupt not reflected on IRQ pin; 0: reflect RX_DR as active low interrupt on IRQ pin
	HW_RC_DLY	21:19	1	R.W	The delay from pulling up ana3<14> to checking AD_RCCAL_FINISH high 0: 1us 1: 2us 2: 3us 3: 4us 4: 5us 5: 6us 6: 7us 7: 8us
	LOOPBACK_EN	18	0	R/W	LoopBack Enable; 1: Tx output loopback into ADC input; 0: normal mode
	AJ_FREQ_ACK	17	1	R/W	Adjust frequency on ack 0: disable adjust frequency on ack 1: enable adjust frequency on ack
	CE_PD	16	1	R/W	CE PAD Pull-Down Enable 1: Pull-Down Enable 0: Pull-Down Disable
	CE_SEL	15	1	R/W	Hardware/Software CE selection 0: Hardware CE 1: Software CE
	RX_ON	14	0	R/W	1: PRX, 0: PTX
	DAC_COMP_OUT	13	0	R/W	TX IQ output option; 1: TX output IQ using complement form 0: TX output IQ using true form
	WHITEN_OPT	12	0	R/W	Whiten option; 1: PN9 (CC2500) 0: 34B (ssv7241)
	ADDR_TX_OPT	11	0	R/W	Address Send option; 1: MSB(msb)--->MSB(1sb),.....,LSB(msb)---->LSB(1sb) 0: LSB(msb)-->LSB(1sb),.....,MSB(msb)-->MSB(1sb)
	IF_2M_SEL	10	0	R/W	IF Frequency select; 1: 2MHz IF 0: 1MHz IF
	BPS_IDLE_RST	9	1	R/W	Bypass reset during idle state; 1: during idle state, just close clock and don't assert reset; 0: during idle state, both close clock and assert reset
	BPS_GATED_CLK	8	0	R/W	Bypass clock gate function; 1: during idle state, don't close clock 0: during idle state, close clock
	HW_RC_CL_EN	7	0	R/W	Hardware RC Calibration 0: disable Hardware RC Calibration 1: enable Hardware RC Calibration
	CRCC	6	0	R/W	CRC scheme 0: 1 byte, 1: 2 bytes



	EN_CRC	5	1	R/W	Enable CRC. Forced high if any of the bits in EN_AA is high
	REG_RST_MODE	4	0	R/W	0: only Pin reset can reset all register 1: all the register except reg00[24], reg00[3:1] can be reset by pin reset/softreset(reg00[2])/pwr_on(reg00[1])
	EN_PM	3	0	R/W	connect to RF input port "en_pm"
	SOFT_RST_N	2	0	R/W	0: soft reset, 1: reset release
	PWR_ON	1	0	R/W	1: power-up, 0, power-down
	CE_SOFT	0	0	R/W	Software CE
01	EN_AA				Auto-acknowledgement settings
	REG_LOCK	47:16	0	R/W	bit16: reg00 lock bit(0:unlock, 1:lock) bit17: reg01 lock bit(0:unlock, 1:lock) bit18: reg02 lock bit(0:unlock, 1:lock) bit19: reg03 lock bit(0:unlock, 1:lock) bit47: reg1f lock bit(0:unlock, 1:lock)
	REG_LOCK_KEY	15:8	0	W	only write this register 0x5C, REG_LOCK can set, read this register will return 0x00
	Reserved	7	0	R/W	Unused
	TO_RF_PULSE_SPI	6	0		to RF module
	ENAA_P5	5	1	R/W	Enable AA on data pipe 5
	ENAA_P4	4	1	R/W	Enable AA on data pipe 4
	ENAA_P3	3	1	R/W	Enable AA on data pipe 3
	ENAA_P2	2	1	R/W	Enable AA on data pipe 2
	ENAA_P1	1	1	R/W	Enable AA on data pipe 1
	ENAA_P0	0	1	R/W	Enable AA on data pipe 0
02	EN_RXADDR				Enable RX addresses
	Reserved	7:6	0	R/W	Unused
	ENRX_P5	5	0	R/W	Enable data pipe 5
	ENRX_P4	4	0	R/W	Enable data pipe 4
	ENRX_P3	3	0	R/W	Enable data pipe 3
	ENRX_P2	2	0	R/W	Enable data pipe 2
	ENRX_P1	1	1	R/W	Enable data pipe 1
	ENRX_P0	0	1	R/W	Enable data pipe 0
03	SETUP_AW				Address width & timing setup
	PLLON_LOCK_TIME	7:4	A	R/W	PLL Locking Time; 0: 20us; 1: 27.5us; F: 132.5us
	TX_AW	3:2	11	R/W	Address width for PTX; 1: 3Byte; 2: 4Byte; other: 5Byte
	PIPEX_AW	1:0	11	R/W	Address width for PRX; 1: 3Byte; 2: 4Byte; other: 5Byte
04	SETUP_RETR				Automatic retransmission setup
	GPIO_CONFIG	29:28	0x0	R/W	GPIO Configuration 0x0: Input 0x1: Output tx_mod_bit 0x2: Output rx_dem_bit 0x3: Output '0'
	GPIO_I_INV	27	0x0	R/W	GPIO input invert phase
	RXDEMOD_BYPASS	26	0x0	R/W	Rx Demodulate function bypass enable
	TXFRAME_BYPASS	24	0x0	R/W	Tx Frame function bypass enable
	DIAG_TEST_OE	24	0x0	R/W	Test Mux Output enable
	DIAG_SEL	23:16	0x0	R/W	Test Mux config.
	TX_TIME3_DELAY	15:12	0x0	R/W	Delay between PLL openloop timing and Send Data. Unit is 10us
	TX_TIME2_DELAY	11:8	0x0	R/W	SDelay between PLL lock timing and PLL openloop timing. Unit is 25us



	ARD[3:0]	7:4	0011	R/W	Automatic retransmission delay 0000: wait 250uS 0001: wait 500uS ... 1111: wait 4000uS Delay defined as “ ”
	ARC[3:0]	3:0	0011	R/W	Auto retransmit count 0000: disabled 0001: up to 1 re-transmit on fail of AA ... 1111: up to 15 re-transmits on fail of AA
05	RF_CH				RF channel
	RF_CHAN_FRAC_OFFSET	86:69	0x0		VCO chan_frac offset
	CHAN_MULT_1P5	68	0x0		set to 1 when use div 1.5 X0 as vco ref
	RF_CHAN_SOFT	67:39	0x0		software ctrl for rf_chan_n and rf_chan_frac
	RF_CHAN_SOFT_EN	38	0x0		software ctrl enable for rf_chan_n and rf_chan_frac
	RG_CLK_DIV23_EN	37	0x0		1: use div 1.5 X0 as vco ref
	VCO_SCALE	36:25	0x55		VCO scale for modem freq out to final rf_chan_frac rf_chan_frac = modem_out * vco_scale
	RF_CHAN_TX_SYNCBYPASS	24	0x0		bypass the sync cell for rf_chan*, directly from modem to rf
	RF_CHAN_TX_EDGESEN	23	0x0		sel the sync edge for rf_chan* , 1: negedge, 0: posedge
	WHITEN_PAN_INIT	22:16	0x0		磐启的白化方式线性反馈移位寄存器初始值
	WHITEN_PAN	15	0x0		0: 白化选项由bit[2] (WHITEN_OPT)控制 1: 采用磐启的白化方式
	RET1N	14	0x1		memory retainion, 0: enable retainion, nouse now
	RF_CH	13:0	0x95B	R/W	Set frequency channel in 1 MHz increment, 0x962 is 2402MHz
06	SETUP_RF				RF settings
	TX_PATTERN	23:16	0	R/W	Cyclix Pattern
	Reserved	15	0	R/W	Unused
	ACK_FREQ_OFFSET	14	0x0	R/W	0: 1MHz; 1:2MHz
	RF_PWR	13:8	0x10	R/W	Set RF output power in TX mode, 010000
	EN_CW	7	0	R/W	Enable continuous carrier when set high Confirm during chip verification
	BER_EN	6	0	R/W	Enable PN9 bit stream when set high;
	RF_DR_LOW	5	1	R/W	See RF_DR_HIGH
	TX_ATTEN	4	0	R/W	TX low-power modeConfirm actual attenuation level
	RF_DR_HIGH	3	0	R/W	[RF_DR_LOW, RF_DR_HIGH] 00: 1Mbps 01: 2Mbps 10: 250kbps 11: reserved
	Reserved	2	0	R	Unused
	CYC_PATT_TXEN	0	0	R/W	Cyclix Pattern Tx Enable
07	STATUS				Status (read-out from SDO pin during SPI command word input); SDO output may be adjusted
	Reserved	7	0	R/W	Unused
	RX_DR	6	0	R/W	Data ready RX FIFO interrupt. Asserted when new data arrives at RX FIFO. Write 1 to clear bit



	TX_DS	5	0	R/W	Data sent TX FIFO interrupt. Asserted when packet transmitted. If auto-ACK is activated, this bit is set high only when ACK is received. Write 1 to clear bit
	MAX_RT	4	0	R/W	Maximum number of TX retransmit interrupt. Write 1 to clear bit. If MAX_RT is asserted it must be cleared to enable further operation
	RX_P_NO[2:0]	3:1	111	R	Data pipe number for the payload available for reading from RX_FIFO 000~101: data pipe number (0~5)
	TX_FULL	0	0	R	0: TX FIFO available 1: TX FIFO full
08	OBSERVE_TX				Transmission observation
	FREQ_OFFSET	31:24	0	R	Frequency offset. Freq_offset(Hz) = 7812.5*FREQ_OFFSET
	DC_OOFSET_Q	23:16	0	R	DC offset for I path
	DC_OOFSET_I	15:8	0	R	DC offset for Q path
	PLOS_CNT[3:0]	7:4	0000	R	Count lost packets. Overflow protected to 15, and stops at maximum value until reset. Counter reset by writing to RF_CH
	ARC_CNT[3:0]	3:0	0000	R	Count retransmitted packets. Counter resets when transmission of a new packet starts
09	RSSI				TSSI and RSSI indicator/control
	RSSI2	29	0	R	RSSI indicator at threshold 2
	RSSI1	28	0	R	RSSI indicator at threshold 1
	esti_db	27:16	0	R	estimate energy when sync Locked
	Reserved	15	0	R	Reserved register readout
	locked_agc_gain	14:8	0	R	AGC Gain when sync Locked
	Reserved	7	0	R	Reserved register readout
	EN_RSSI	6	0	R/W	Enable RSSI
	RSSIDB_OFFSET	5:0	0	R/W	RSSI(dBm) offst for RSSI calculate
0A	RX_ADDR_P0	39:0	0xE7 E7E7 E7E7	R/W	RX address data pipe 0. 5 bytes maximum. LSB byte written first. Number of bytes used set by SETUP_AW.
0B	RX_ADDR_P1	39:0	0xC2 C2C2 C2C2	R/W	RX address data pipe 1. 5 bytes maximum. LSB byte written first. Number of bytes used set by SETUP_AW.
0C	RX_ADDR_P2TOP5				Only LSB are set, MSB bytes use RX_ADDR_P1[39:8]
	RX_ADDR_P5	31:24	0xc6	R/W	RX address data pipe 5.
	RX_ADDR_P4	23:16	0xc5	R/W	RX address data pipe 4.
	RX_ADDR_P3	15:8	0xc4	R/W	RX address data pipe 3.
	RX_ADDR_P2	7:0	0xc3	R/W	RX address data pipe 2.
0D	BER_RESULT				BER(PN9) test result
	ERR_CNT	63:32	0x00	R/W	Receive error Bit Counter
	RECV_CNT	31:0	0x00	R/W	Receive total Bit Counter
0E	AGC_SETTING				AGC setting
	AGC_THRD_MAX	31:26	0xA	R/W	AGC maxium threshold
	AGC_THRD_MIN	25:20	0x3f	R/W	AGC minium threshold
	AGC_GAIN_DELAY	19:18	0x0	R/W	Wait time after gain change; 0: 0.5us; 1: 1.0us; 2 1.5us; 3: 2.0us
	ADC_RSSI_MEAN	17:16	0x2	R/W	ADC RSSI calculate period; 0: 0.5us; 1: 1.0us; 2 1.5us; 3: 2.0us
	AGC_MANU_SET	10:4	0x7a	R/W	AGC manual setting
	AGC_ADJ_NUM	3:1	0x4	R/W	AGC Gain adjust maxium number
	AGC_MANU_EN	0	0	R/W	AGC manual enable
0F	PGA_SETTING				PGA setting
	AGC_GAIN_5TH	38:32	0x1C	R/W	AGC 5th gain set
	AGC_GAIN_4TH	30:24	0x26	R/W	AGC 4th gain set



	AGC_GAIN_3TH	22:16	0x30	R/W	AGC 3th gain set
	AGC_GAIN_2TH	14:8	0x3A	R/W	AGC 2th gain set
	AGC_GAIN_1TH	6:0	0x44	R/W	AGC 1th gain set
10	TX_ADDR	39:0	0xE7 E7E7 E7E7	R/W	TX address. Used for PTX only. Set RX_ADDR_P0 equal to this address to handle auto acknowledgement
11	RX_PW_PX				
	Reserved	47:46	0	R	Unused
	RX_PW_P5	45:40	0x20	R/W	Number of bytes in RX payload in data pipe 5 (1 to 32). 0: pipe not used
	Reserved	39:38		R	Unused
	RX_PW_P4	37:32	0x20	R/W	Number of bytes in RX payload in data pipe 4 (1 to 32). 0: pipe not used
	Reserved	31:30		R	Unused
	RX_PW_P3	29:24	0x20	R/W	Number of bytes in RX payload in data pipe 3 (1 to 32). 0: pipe not used
	Reserved	23:22		R	Unused
	RX_PW_P2	21:16	0x20	R/W	Number of bytes in RX payload in data pipe 2 (1 to 32). 0: pipe not used
	Reserved	15:14		R	Unused
	RX_PW_P1	13:8	0x20	R/W	Number of bytes in RX payload in data pipe 1 (1 to 32). 0: pipe not used
	Reserved	7:6		R	Unused
	RX_PW_P0	5:0	0x20	R/W	Number of bytes in RX payload in data pipe 0 (1 to 32). 0: pipe not used
12	ANALOG_CFG0	127:0	00100011_00000000_0000 0010_00000000_01111010 _10010010_00101010_000 10010_10000000_1010100 1_00000000_00000011_01 000111_01100001_000000 01_10110011	R/W	Analog register 0
13	ANALOG_CFG1	127:0	10110000_00001100_0000 0101_10100000_11110111 _00011101_10000100_010 00000_00000000_0000011 1_10000000_00000000_00 000000_00000010_010010 00_10011000	R/W	Analog register 1
14	ANALOG_CFG2	127:0	00001000_01100001_0000 0011_11010111_01010010 _01101001_01000110_101 01010_01110111_0010100 0_10001111_00101011_00 100011_00000001_111001 10_01011111	R/W	Analog register 2
15	ANALOG_CFG3	127:0	00110000_00011000_0000 0000_00001000_00000000 _00000000_01101010_100 00000_00000001_0011000 0_00100000_00001110_00 001001_10000000_001010 10_00000100	R/W	Analog register 3
17	STATUS_FIFO				FIFO status
	BB_ANA3REG_7T3	19:15	0	R	Analog 3 register bit [7:3] from baseband register 1: calibration done
	HW_RC_CL_DONE	14	0	R	Hardware RC Calibration done status 1: calibration done
	AD_RCCAL_FINISH	13	0	R	RF status
	AD_RCCAL_CTRIM	12:8	0	R	RF status
	PEND_RXFRM_NUM_H	7	0	R	See PEND_RXFRM_NUM_L



	TX_REUSE	6	0	R	Used for a PTX device Pulse the rfce high for at least 10µs to Reuse last transmitted payload. TX payload reuse is active until W_TX_PAYLOAD or FLUSH TX is executed. TX_REUSE is set by the SPI command REUSE_TX_PL, and is reset by the SPI commands W_TX_PAYLOAD or FLUSH TX *rewrite
	TX_FULL	5	0	R	1: TX FIFO full 0: available slots in TX FIFO
	TX_EMPTY	4	1	R	1: TX FIFO empty 0: data in TX FIFO
	PEND_RXFRM_NUM_L	3:2	0	R	Total Rx frame number is pending in PRX RXFIFO. [PEND_RXFRM_NUM_H, PEND_RXFRM_NUM_L]
	RX_FULL	1	0	R	1: RX FIFO full 0: available slots in RX FIFO
	RX_EMPTY	0	1	R	1: RX FIFO empty 0: RX FIFO full
18	RSSIREC				RSSI recorder feature
	Reserved	31:30	0x0	R	Unused
	RSSI_DBM	29:22	0x0	R	RSSI(dBm) Calculate result
	RSSI2_VREF_SEL[2:0]	21:19	000	W	RX RSSI VREF2 setting 000: -59 dBm, +4dB/step 111: out of range
	RSSI1X_VREF_SEL[2:0]	18:16	000	W	RX RSSI VREF1 setting 000:-69 dBm, +4dB/step
	RSSIREC2 [7:0]	15:8	01110 010	R	RSSI2 recorder, MSB is most recent recording, any write command on this register will flush RSSI setting; when RX_ON=0, PWR_ON=0 & CE=0, register will read chip ID
	RSSIREC1 [7:0]	7:0	01000 001	R	RSSI1 recorder, MSB is most recent recording, any write command on this register will flush RSSI setting; when RX_ON=0, PWR_ON=0 & CE=0, register will read chip ID
19	TXPROC_CFG				TX Process configuration
	TXACK_WAIT_TIME	28:25	0x4	R/W	Tx ACK wait time after Rx Payload data for PRX 0: 0us 1: 7.5us 2: 15us ... F: 112.5us
	MOD2DAC_CLKINV	24	0x0	R/W	Mod2Dac clock output invert
	MOD2DAC_DLY	23:21	0x0	R/W	Mod2Dac data delay cycle
	KMOD_BPS	20	0x0	R/W	Bypass KMOD coefficient
	KMOD_SET	19:11	0x0	R/W	KMOD coefficient Setting
	GASFLT_BPS	10	0x0	R/W	Bypass Gauss Filter
	GASFLT_BT_SEL	9	0x0	R/W	Gauss Filter BT Select 0: BT=0.5; 1: BT=1.0
	FREQ_DEV	8:0	0xcd	R/W	Tx Deviation Frequency
1A	RXPROC_CFG				RX Process configuration
	RX_DEM_START_CFG	39	0x1	R/W	0: Disable RX Start Delay 1: Enable RX Start Delay
	RX_DEM_START_DLY	38:32	0x20	R/W	RX Start Delay counter at 16MHz
	PRE_DC_SET	31:24	0x0	R/W	Freq offset manual set
	MAX_FREQ	23:16	0x43	R/W	Max Freq set for IPLS
	PRE_DC_WIND	15:14	0x1	R/W	Freq offset calculate windows 0: final 2 preamble bit 1: final 4 preamble bit 2: final 6 preamble bit 3: final 8 preamble bit





	SYNC_WIND_CFG	13:8	0x24	R/W	Syncword search windows	
	CHAN_FLT_BPS	7	0x0	R/W	Bypass channel filter	
	IPLS_BPS	6	0x1	R/W	Bypass IPLS	
	PRE_DC_MANU	5	0x0	R/W	Freq offset manual setting enable	
	BER_HOLD	4	0x0	R/W	Ber hold	
	Reserved	3	0x0	R/W	Unused	
	DCFLT_BPS	2	0x0	R/W	Bypass DC offset calculate	
	ADC_SMP_PHA	1	0x1	R/W	IF ADC data sample edge select; 0: posedge sample; 1: negedge sample	
	RX_IQ_SWAP	0	0x0	R/W	IF ADC data IQ swap	
1C	DYNPD				Dynamic payload length	
	Reserved	7:6	00	R/W	Unused	
	DPL_P5	5	1	R/W	Set 1 to enable dynamic payload length data pipe 5 (requires EN_DPL & ENAA_P5)	
	DPL_P4	4	1	R/W	Set 1 to enable dynamic payload length data pipe 4 (requires EN_DPL & ENAA_P4)	
	DPL_P3	3	1	R/W	Set 1 to enable dynamic payload length data pipe 3 (requires EN_DPL & ENAA_P3)	
	DPL_P2	2	1	R/W	Set 1 to enable dynamic payload length data pipe 2 (requires EN_DPL & ENAA_P2)	
	DPL_P1	1	1	R/W	Set 1 to enable dynamic payload length data pipe 1 (requires EN_DPL & ENAA_P1)	
	DPL_P0	0	1	R/W	Set 1 to enable dynamic payload length data pipe 0 (requires EN_DPL & ENAA_P0)	
1D	FEATURE				Features	
	GUARD_WORD	67:52	0x8FC9	R/W	Guard字段的发送顺序是MSB先发送	reg1d[67:52]
	PREAMBLE_WORD	51:20	0x710F5555	R/W	寄存器PREAMBLE_TYPE=1时, 前导码将采用该寄存器的内容 前导码的发送顺序是该寄存器的MSB先发送 如果前导码字段配置PREAMBLE_NUM=0 (前导码一个字节), 则将发送的前导码为该寄存器的[7:0] 如果前导码字段配置PREAMBLE_NUM=1 (前导码两个字节), 则将发送的前导码为该寄存器的[15:0] 以此类推	reg1d[51:20]
	GUARD_CFG	15	0	R/W	0: 帧格式中不包含Guard字段 1: 帧格式中包含Guard字段, Guard字段长度为2 byte	reg1d[15]
	LONG_PLD_TYPE	14	0	R/W	动态长包类型 0: 长度字段为8-bit, 支持最大Payload长度为128 byte (原2.4G长包格式) 1: 长度字段为7-bit, 支持最大Payload长度为64 byte	reg1d[14]
	PREAMBLE_NUM	13:12	0	R/W	前导码包含的字节数 0: 1个字节 1: 2个字节 2: 3个字节 3: 4个字节	reg1d[13:12]
	PREAMBLE_TYPE	11	0	R/W	0: Preamble内容是: 如果地址第一位为1, 则前导为10101010; 如果地址第一位为0, 则前导为01010101 1: Preamble内容由寄存器0xB0 (PREAMBLE) 配置	reg1d[11]
		10	0	R/W	保留	reg1d[10]
	CRC_SCOPE_HEADER	9	1	R/W	0: CRC作用域不包含控制字段 1: CRC作用域包含控制字段	reg1d[9]
	CRC_SCOPE_ADDR	8	1	R/W	0: CRC作用域不包含地址字段 1: CRC作用域包含地址字段	reg1d[8]



	STAT_SETUP [1:0]	7:6	00	R/W	Adjust the output of SDO during command input 00: default, SDO output is STATUS 01: RX readout mode, the SDO output MAX_RT and TX_FULL bit is replaced by RSSI1 and RSSI2 readout 10: FIFO readout mode, SDO output is STATUS_FIFO 11: unused, same as 00
	EN_LONG_PLD	5	0	R/W	Set 1 enables long payload feature max length is 128Byte
	EN_FEC	4	1	R/W	Set 1 enable FEC&Interleave feature
	EN_WHITEN	3	1	R/W	Set 1 enable whithen feature
	EN_DPL	2	0	R/W	Set 1 enables dynamic payload length
	EN_ACK_PAY	1	0	R/W	Set 1 enables payload on ACK
	EN_DYN_ACK	0	0	R/W	Set 1 enables the W_TX_PAYLOAD_NOACK command
1E	RAMP_CFG				PA Ramp Configuration
	RAMP_14TH	87:82	0x3b	R/W	PA 14th ramp value
	RAMP_13TH	81:76	0x37	R/W	PA 13th ramp value
	RAMP_12TH	75:70	0x33	R/W	PA 12th ramp value
	RAMP_11TH	69:64	0x2e	R/W	PA 11th ramp value
	RAMP_10TH	63:58	0x2a	R/W	PA 10th ramp value
	RAMP_9TH	57:52	0x26	R/W	PA 9th ramp value
	RAMP_8TH	51:46	0x22	R/W	PA 8th ramp value
	RAMP_7TH	45:40	0x1d	R/W	PA 7th ramp value
	RAMP_6TH	39:34	0x19	R/W	PA 6th ramp value
	RAMP_5TH	33:28	0x15	R/W	PA 5th ramp value
	RAMP_4TH	27:22	0x11	R/W	PA 4th ramp value
	RAMP_3TH	21:16	0xc	R/W	PA 3th ramp value
	RAMP_2TH	15:10	0x8	R/W	PA 3th ramp value
	RAMP_1TH	9:4	0x4	R/W	PA 1th ramp value
	RAMP_TIME	2:0	0x0	R/W	Ramp time; 0: 7.5us 1: 15us ... 7: 52.5us



11 数据包格式描述




如上图所示，系统支持 3 种包格式：

- 1.静态长度包。固定长度包，包长度由收发双方协商确定。
- 2.动态长度包（短包）格式，支持最大包长度为 32byte，该模式下系统可以最多缓存 4 个包。需使能 FEATURE 寄存器中的 EN_DPL。
- 3.动态长度包（长包）格式，支持最大包长度为 128byte。使用长包模式需要使能 FEATURE 寄存器中的 EN_DPL 和 EN_LONG_PLD，且该模式下系统只能缓存 1 个包

注：BLE 广播包配置会有点区别，我们会提供驱动软件包。

12 典型简易应用电路（参考）




- *注 1: 芯片的 NC 引脚可以悬空;
- *注 2: 外围元器件备注;

物料编号	备注
C3	10nF
C4	1uF
C2	推荐 2.2pF, 可选择范围在 1.5~3pF
Y1	32MHz & C _L =12pF 10ppm

- *注3: Layout时天线使用π形匹配电路, C1\L1\L2, 方便根据板子调整RF性能;
- *注 4: VDD 供电电压严格控制在 3.6V 以下;

12.1 过FCC应用电路（参考）




注: C1,C3可选择性加, 建议预留元器件位置。



13 PCB设计指导（参考）

- VCC脚滤波电容最好是越靠近IC管脚位越好。
- WL2800 对电源要求较高，必须保证供电的稳定，电源尽量星形布线，除天线部分外，其它部分全部铺地，铺地连接尽量完整。
- 晶振尽量靠近IC管脚。
- 射频设计要求微带线需要进行阻抗匹配（即微带线的线宽与和GND的间距要限制），并且要求使用GND铺铜将整个微带线在平面上包住且固定间距打GND孔，以达到屏蔽干扰和EMC/EMI的作用。
- 微带线周围尽量不要存在其他的线路穿插或并行，减小射频干扰。
- 天线部分净空区边缘位置需要固定间距打GND孔，防止天线发射出的信号被反射回板内，对芯片造成干扰。
- 微带线需要尽可能短，用以减小因线长导致的信号衰减，简称线损。
- 微带线线宽建议0.8mm，线距建议0.254mm(双层板)，
- 微带线即从芯片射频脚到天线起始点这一截线路（下图黄色框参考所示）。





14 印制天线设计（参考）


14.1 印制板天线layout设计

2.4G 的印制版天线主要有两种结构，PIFA 天线和单级天线。PIFA 天线的天线馈电点和地点是连接到一起的，天线和地之间形成一个电容效应，就是信号通过天线（等效为电感）升压到等效电容上，通过电容再把能量辐射出去。单级天线是采用 1/4 波长原理，其中一个馈点是螺旋或者单杆，另外一极是地。两种天线的场结构简单，可以简单等效为一个 LC 谐振回路，其中 C 特别小，一个一个的谐振回路耦合上去，最后电磁场释放到外部。

PIFA 天线的电容相对于单级天线来说大很多，也就是说能量在谐振腔中更多，外界不容易干扰，也很难改变 PIFA 天线的阻抗，所以稳定性比单级天线强；但也因为他的电容太大，导致外界的相同的能量进入，在 PIFA 天线上产生的电压变化，远远不如单级天线打。所以效率和灵敏度低于单级天线。

14.2 Dongle端的PIFA天线设计


Nano Dongle 天线采用超小型的 PIFA 天线，由于 PCB 面积受限，该天线的增益会比其他天线小，对通信距离会有影响，一般通信距离可以达到 15-20 米左右。天线具体尺寸如下图所示。天线的增益最大增益为-0.5dB。





14.3 遥控器控制板的中尺寸PIFA天线设计

遥控器控制板的中尺寸 PIFA 天线尺寸下图所示，天线的最大增益为 0.9dB。






15 芯片封装信息

本芯片采用 SOP8 封装方式, 具体封装尺寸信息如下:

SOP-8 封装尺寸如下:



SYMBOL	MIN	NOM	MAX
A	1.35	1.55	1.75
A1	0.10	0.15	0.25
A2	1.25	1.40	1.65
A3	0.50	0.60	0.70
b	0.38	-	0.51
b1	0.37	0.42	0.47
c	0.17	-	0.25
c1	0.17	0.20	0.23
D	4.80	4.90	5.00
E	5.80	6.00	6.20
E1	3.80	3.90	4.00
e	1.27BSC		
L	0.45	0.60	0.80
L1	1.04REF		
L2	0.25BSC		
R	0.07	-	-
R1	0.07	-	-
h	0.30	0.40	0.50
θ	0°	-	8°
θ_1	15°	17°	19°
θ_2	11°	13°	15°
θ_3	15°	17°	19°
θ_4	11°	13°	15°

16 注意事项

- 接地：金属底板采用尽量多的通孔接地，减小寄生电感。
- 电源旁路：为了器件能很好工作，电源引线处建议用 0.1 μ F 电容滤波，电容需靠近器件。
- 防静电损伤：器件为静电敏感器件，传输、装配、测试过程中应采取充分的防静电措施。
- 用户在使用前应进行外观检查，电路底部、侧面、四周光亮方可进行焊接。如出现氧化可采用去氧化手段对电路进行处理，处理完成电路必须在 4 小时内完成焊接。
- 包装袋被打开后，元器件将被回流焊制程或其他的高温制程所采用时必须符合：
 - a) 在 12 小时内且工厂环境为温度 < 30°C，湿度 \leq 60%RH 完成；
 - b) 使用前需进行去湿处理（建议 125°C，4 小时烘烤）。
- 生产贴片的最高炉温为 245°C。
- 产品说明书以发布日期为准，适时修改不另行说明。



17 防护注意事项

- 产品必须进行密封真空包装，并建议放置在干燥柜中储存，在温度小于 30℃且湿度小于 60%时，可达 12 个月。
- 打开包装后，如未使用完，则剩余产品需进行抽真空并放置在干燥柜中保管。超期产品使用前必须进行去湿和去氧化处理。

wireless