

ZSBM800X 系列多功能光电及心电测量前端

1 特性

- 光电通路
 - 集成光电测量模拟前端、ADC、LED 驱动器、时序控制与 FIFO
 - 129dB 动态范围（接收链路，单次采样）
 - 4 路差分/单端或 8 路单端光电二极管输入
 - 60dB 高环境光抑制性能（DC~1KHz）
 - 4 个独立配置的时隙，用于多参数同步测量
 - 从 0.002Hz 至 16kHz 可配置的采样速率
 - 高精度 ADC
 - ◆ 超低功耗模式 16 位输出
 - ◆ 高性能模式 24 位输出
 - 多脉冲积分模式
 - ◆ 应对微弱信号场合
 - 多重转换模式
 - ◆ 最高 24 位有效数据输出
 - 12 路 LED 驱动器
 - ◆ 可编程恒流驱动
 - ◆ 每路最大 240mA 驱动电流
 - 在持续心率检测的典型工作条件下，仅 10 μ A 工作电流（含 LED 电流）
- ECG 通路
 - 24 位有效数据输出
 - 50G Ω 高输入阻抗
 - 最大可支持 +/-500mV 差分输入
- 符合国内外最新医疗行业标准
 - ◆ YY 9706.247-2021（国内）
 - ◆ IEC 60601-2-47:2012（国际）
- 共模抑制比 130dB（三电极模式）
- 两电极和三电极配置
- 交流脱落检测和直流脱落检测
- 标准的 SPI 通讯接口或 I²C 通讯接口
- 1024 字节 FIFO
- 多种封装形式，适合不同应用场合
 - ◆ QFN-32（ZSBM8000）
 - 标准的 4*4mm QFN-32，便于生产
 - ◆ WLCSP-28（ZSBM8000/ZSBM8005）
 - 晶圆级封装，极低的 PCB 面积占用
 - ◆ OLGA-21（ZSBM8002）
 - 集成高性能光电二极管的 OLGA 封装
- -40 $^{\circ}$ C 至 85 $^{\circ}$ C 宽工作温度范围
- 电源电压
 - ◆ 内部 LDO 模式：VDD33 电压 2.4V 至 3.6V
 - ◆ 外部稳压模式：AVDD18/DVDD18 电压 1.7V 至 1.9V（当前封装不支持，需定制）
 - ◆ IOVDD 电压 1.7V 至 3.6V

2 应用

- 可穿戴设备的持续心率监测/HRV
- 血氧仪
- 单导联心电图检测
- 基于 PTT（脉搏波传导时间）的血压测量

3 功能框图




图 1. 功能框图


目录

1 特性	1
2 应用	1
3 功能框图	2
4 引脚配置和功能	4
5 极限参数	7
6 电气特性	7
7 性能参数	9
8 光电特性	13
9 工作原理	14
9.1 概述	14
9.2 PPG 链路	14
9.3 PPG ADC 及数据处理	20
9.4 LED 驱动器	21
9.5 ECG 链路	22
9.6 时钟系统	25
9.7 定时器	27
10 FIFO	27
11 I ² C/SPI 通讯接口	28
12 PPG 模式	29
12.1 标准模式	29
12.2 调制模式	31
12.3 TIA ADC 模式	33
13 寄存器表	34
14 寄存器描述	41
14.1 系统、全局寄存器	41
14.2 时钟相关寄存器	42
14.3 GPIO 相关寄存器	43
14.4 中断相关寄存器	44
14.5 选定时隙相关寄存器	50
14.6 数据寄存器	62
14.7 ECG 相关寄存器	65
14.8 DCLO/ACLO 相关	66
15 封装与包装信息	71
15.1 封装外形尺寸	71
15.2 包装材料信息	73
16 型号列表	75
联系方式	76
修订历史记录	76
法律声明	77

4 引脚配置和功能


32-PIN QFN (ZSBM8000)

俯视图




28-PIN WLCSP (ZSBM8000)

俯视图




21-PIN OLGA (ZSBM8002)

俯视图



28-PIN WLCSP (ZSBM8005)

俯视图



引脚功能

引脚序号 (QFN-32)	引脚序号 (WLCSP-28)		引脚序号 (OLGA-21)	名称	类型	描述
	(ZSBM 8000)	(ZSBM 8005)	(ZSBM 8002)			
1	B4	B4	15	DVSS	S	数字地
2	C4	C4	16	CSN	DI	SPI 片选
3	D4	D4	17	SCLK	DI	I ² C/SPI 时钟输入
4	D3	D3	18	MOSI/SDA	DIO	4 线 SPI 数据输入/3 线 SPI 数据输入输出/I ² C 数据收发
5	C3	C3	19	MISO	DO	4 线 SPI 数据输出
6	E4		2	IN3	AI	光电流输入 3
7			1	VC3	AIO	偏置电压输出 3 / 差分光电流输入 3
8	G4	G4		IN1	AI	光电流输入 1
9	F4	F4		VC1	AIO	偏置电压输出 1 / 差分光电流输入 1
10	F3	F3		VC0	AIO	偏置电压输出 0 / 差分光电流输入 0
11	G3	G3		IN0	AI	光电流输入 0
12	E3			IN2	AI	光电流输入 2
13				VC2	AIO	偏置电压输出 2 / 差分光电流输入 2
14	F2	F2	4	VDD33	S	内部 LDO 电源输入
15	G2	G2	3	AVSS	S	模拟地
16	E2	E2	8	ECGIN	AI	ECG 负输入
17	E1	E1	7	ECGIP	AI	ECG 正输入
18	G1	G1	5	VREF	S	连接外部 1uF 电容至 AVSS
19	F1	F1	6	RLD	AO	右腿驱动输出
20	D2	D2	9	LED11	AO	LED 驱动器 11
21			10	LED10	AO	LED 驱动器 10
22				LED9	AO	LED 驱动器 9
23	A1	A1	11	LEDVSS	S	LED 驱动器地
24	C2	C2		LED7	AO	LED 驱动器 7

引脚序号 (QFN-32)	引脚序号 (WLCSP-28)		引脚序号 (OLGA-21)	名称	类型	描述
	(ZSBM 8000)	(ZSBM 8005)	(ZSBM 8002)			
25	B2	B2		LED6	AO	LED 驱动器 6
26			12	LED2	AO	LED 驱动器 2
27	A2	A2	13	LED1	AO	LED 驱动器 1
28	B3	B3		LED0	AO	LED 驱动器 0
29	A1	A1		LEDVSS	S	LED 驱动器地
30	A3	A3	20	IOVDD	S	IO 电源
31	A4	A4	14	GPIO0	DIO	GPIO0
32			21	MODE_SEL		I ² C/SPI 模式选择
	D1	D1		LED3	AO	LED 驱动器 3
	C1	C1		LED4	AO	LED 驱动器 4
	B1	B1		LED5	AO	LED 驱动器 5
EPAD				DVSS	S	数字地

5 极限参数

参数	符号	最小值	典型值	最大值	单位	备注
电源电压	VDD33	2.4		3.6	V	到 AVSS
模拟电源电压	AVDD18	-0.3		1.9	V	到 AVSS
数字电源电压	DVDD18	-0.3		1.9	V	到 DVSS
IO 电源电压	IOVDD	-0.3		3.6	V	到 DVSS
IO 电压	V_{IO}	-0.3		IOVDD	V	到 DVSS
存储温度	T_s	-45		125	°C	
工作温度	T_c	-40		85	°C	
静电放电 (HBM)	ESD_{HBM}	4000			V	
静电放电 (CDM)	ESD_{CDM}	500			V	

6 电气特性

参数	符号	最小值	典型值	最大值	单位	备注
电源						
电源电压	VDD33	2.4	3.3	3.6	V	到 AVSS
模拟电源电压	AVDD18	1.7	1.8	1.9	V	到 AVSS
数字电源电压	DVDD18	1.7	1.8	1.9	V	到 DVSS
IO 电源电压	IOVDD	1.7	1.8/3.3	3.6	V	到 DVSS
工作电流	I_{VDD}		8.3		μA	单时隙, 单通道, 25Hz 数据输出速率, $T_c = 25^\circ C$
系统总电流			10		μA	单时隙, 单通道, 25Hz 数据输出速率, $T_c = 25^\circ C$, 含 LED 电流 (25mA@3V、3 μs 脉冲)
系统总功耗			20		μW	单时隙, 单通道, 25Hz 数据输出速率, $T_c = 25^\circ C$, 含 LED 电流 (25mA@3V、3 μs 脉冲)
待机电流	$I_{standby}$		1.5		μA	$T_c = 25^\circ C$
峰值电流	I_{peak}		5.9		mA	$T_c = 25^\circ C$
数字输入						
输入电压范围	V_{DI}	0		IOVDD	V	
施密特触发低到高	V_{T+}		1.6		V	IOVDD = 3.3V

参数	符号	最小值	典型值	最大值	单位	备注
施密特触发高到低	V_T		1.2		V	IOVDD = 3.3V
输出低电平	V_{OL}			0.4	V	IOVDD = 3.3V
输出高电平	V_{OH}	2.6			V	IOVDD = 3.3V
低电平输出电流	I_{OL}					IOVDD = 3.3V V_{OL} = 最大值, 取决于 GPIO_DS[1:0]配置值
		5.2	6.7		mA	GPIO_DS[1:0]:2'b00
		10.4	13.4		mA	GPIO_DS[1:0]:2'b01
		15.7	20.3		mA	GPIO_DS[1:0]:2'b10
		20.9	27.1		mA	GPIO_DS[1:0]:2'b11
高电平输出电流	I_{OH}					IOVDD = 3.3V V_{OH} = 最小值, 取决于 GPIO_DS[1:0]配置值
		8.4	10.6		mA	GPIO_DS[1:0]:2'b00
		16.9	21.2		mA	GPIO_DS[1:0]:2'b01
		25.1	31.5		mA	GPIO_DS[1:0]:2'b10
		33.5	42.1		mA	GPIO_DS[1:0]:2'b11
输出低电平	V_{OL}			0.4	V	IOVDD = 1.8V
输出高电平	V_{OH}	1.4			V	IOVDD = 1.8V
低电平输出电流	I_{OL}					IOVDD = 1.8V V_{OL} = 最大值, 取决于 GPIO_DS[1:0]配置值
		2.2	2.9		mA	GPIO_DS[1:0]:2'b00
		4.3	5.8		mA	GPIO_DS[1:0]:2'b01
		6.6	8.9		mA	GPIO_DS[1:0]:2'b10
		8.7	11.8		mA	GPIO_DS[1:0]:2'b11
高电平输出电流	I_{OH}					IOVDD=1.8V V_{OH} = 最小值, 取决于 GPIO_DS[1:0]配置值
		2.4	3.2		mA	GPIO_DS[1:0]:2'b00
		4.9	6.5		mA	GPIO_DS[1:0]:2'b01

参数	符号	最小值	典型值	最大值	单位	备注
		7.3	9.6		mA	GPIO_DS[1:0]:2'b10
		9.7	12.9		mA	GPIO_DS[1:0]:2'b11
I ² C 通讯						
频率	F _{SCL}			1000	Kbps	
总线负载	C _{load}			30	pF	
外部上拉电阻	R _{EPU}	800			Ω	
SPI 通讯						
频率	F _{SCLK}					IOVDD = 3.3V, 总线负载电容 30pF, 位速度取决于 GPIO_DS[1:0]配置值
				20	MHz	GPIO_DS[1:0]:2'b00
				20	MHz	GPIO_DS[1:0]:2'b01
				20	MHz	GPIO_DS[1:0]:2'b10
				20	MHz	GPIO_DS[1:0]:2'b11
频率	F _{SCLK}					IOVDD = 1.8V, 总线负载电容 30pF, 位速度取决于 GPIO_DS[1:0]配置值
				7	MHz	GPIO_DS[1:0]:2'b00
				13	MHz	GPIO_DS[1:0]:2'b01
				18	MHz	GPIO_DS[1:0]:2'b10
				20	MHz	GPIO_DS[1:0]:2'b11

7 性能参数

参数	最小值	典型值	最大值	单位	备注
PPG ADC					
ADC 分辨率		16	24	bit	取决于 NUM_REPEAT_T SX 配置
采样率	0.002		16000	Hz	单时隙操作
PPG 信号链路					
输入电流分辨率 (3μs 单脉冲、4 μs 积分窗口)		1.6			TIA 反馈电阻 12.5KΩ
		0.8		nA/LSB	TIA 反馈电阻 25KΩ
		0.4			TIA 反馈电阻 50KΩ

参数	最小值	典型值	最大值	单位	备注
		0.2			TIA 反馈电阻 100KΩ
		0.1			TIA 反馈电阻 200KΩ
		0.05			TIA 反馈电阻 400KΩ
		0.025			TIA 反馈电阻 800KΩ
		0.012			TIA 反馈电阻 1.6MΩ
ADC 饱和电流 (3μs 单脉冲、4 μs 积分窗口)		53		μA	TIA 反馈电阻 12.5KΩ
		27			TIA 反馈电阻 25KΩ
		13			TIA 反馈电阻 50KΩ
		6.7			TIA 反馈电阻 100KΩ
		3.3			TIA 反馈电阻 200KΩ
		1.7			TIA 反馈电阻 400KΩ
		0.8			TIA 反馈电阻 800KΩ
		0.4			TIA 反馈电阻 1.6MΩ
TIA 饱和电流		100		μA	TIA 反馈电阻 12.5KΩ
		50			TIA 反馈电阻 25KΩ
		25			TIA 反馈电阻 50KΩ
		12.5			TIA 反馈电阻 100KΩ
		6.3			TIA 反馈电阻 200KΩ
		3.1			TIA 反馈电阻 400KΩ
		1.6			TIA 反馈电阻 800KΩ
		0.78			TIA 反馈电阻 1.6MΩ
等效输入噪声 (LED 关闭, 4μs 积分窗口)		4.5		nA rms	TIA 反馈电阻 12.5KΩ
		2.4			TIA 反馈电阻 25KΩ
		1.1			TIA 反馈电阻 50KΩ
		0.58			TIA 反馈电阻 100KΩ
		0.33			TIA 反馈电阻 200KΩ
		0.19			TIA 反馈电阻 400KΩ
		0.10			TIA 反馈电阻 800KΩ
		0.06			TIA 反馈电阻 1.6MΩ
等效输入噪声		7.5		nA rms	TIA 反馈电阻 12.5KΩ

参数	最小值	典型值	最大值	单位	备注
(90%满量程信号, 4 μ s 积分窗口) (含光电二极管噪声)		3.8			TIA 反馈电阻 25K Ω
		2.3			TIA 反馈电阻 50K Ω
		1.3			TIA 反馈电阻 100K Ω
		0.83			TIA 反馈电阻 200K Ω
		0.54			TIA 反馈电阻 400K Ω
		0.36			TIA 反馈电阻 800K Ω
		0.25			TIA 反馈电阻 1.6M Ω
信噪比 (90%满量程信号, 4 μ s 积分窗口) (含光电二极管噪声)		77		dB	TIA 反馈电阻 12.5K Ω
		77			TIA 反馈电阻 25K Ω
		75			TIA 反馈电阻 50K Ω
		74			TIA 反馈电阻 100K Ω
		72			TIA 反馈电阻 200K Ω
		70			TIA 反馈电阻 400K Ω
		67			TIA 反馈电阻 800K Ω
	64		TIA 反馈电阻 1.6M Ω		
环境光抑制比		60		dB	
LED 脉冲电流	1		240	mA	每通道
LED 驱动器端口电压			3.6	V	注: 驱动器端口电压不等同于 LED 阳极电压
LED 驱动器关断时漏电流			57	nA	
LED 驱动器压降					IOVDD = 3.3V
		65		mV	$I_{LED} = 25mA$
		80		mV	$I_{LED} = 100mA$
		220		mV	$I_{LED} = 230mA$
ECG 通路					
输入偏置电流		10		pA	
输入阻抗		50		G Ω	
差分输入范围	-500		500	mV	
电极单端输入电	150		650	mV	共模输入 400mV

参数	最小值	典型值	最大值	单位	备注
压范围	300		800	mV	共模输入 550mV
共模输入范围	400		550	mV	
频率响应		1		%	0.67Hz to 10Hz (数据采样速率=1ksps)
		1		%	10Hz to 40Hz (数据采样速率=1ksps)
增益误差范围	-1		+1	%	
信噪比		112		dB	
共模抑制比		130		dB	三电极模式在 50Hz 下测量
DC 脱落检测					
脱落电流范围	2		30	nA	
脱落电流步长		2		nA	
脱落高阈值		0.8		V	
脱落低阈值		0.2		V	
AC 脱落检测					
激励频率	125		500	Hz	采样频率的 1/2
电流	0.22		8.88	nA	
测量电路阈值	0.007		2.36	nF	
右腿驱动					
输出电压	GND	V_{REF_RCG}	AVDD18	V	
负载电容			200	pF	
振荡器					
32K 振荡器误差		±0.5		%	校准后
24M 振荡器误差		±1		%	校准后

8 光电特性

参数	最小值	典型值	最大值	单位	备注
封装透光率	99			%	OLGA 封装, 450-950nm
片上光电二极管灵敏度		0.6		A/W	ZSBM8002, @900nm
参数	图表				
相对灵敏度 vs. 入射角					
灵敏度 vs. 波长 相对灵敏度 vs. 波长					

9 工作原理

9.1 概述

ZSBM800X 的模拟信号链路包含了两路信号链路，一路 PPG 链路和一路 ECG 链路。

9.2 PPG 链路

ZSBM800X 的 PPG 链路通过 LED 驱动产生激励信号，并通过模拟前端的电流输入接收并测量返回信号。共有 4 组独立的时隙控制，可在不同的时隙中配置不同的 LED 驱动器以及不同的模拟前端参数。

ZSBM800X 的光电通路的模拟信号接收链路主要包含电流信号输入端口、内部光电二极管（仅 ZSBM8002）、模拟输入选通器、输入偏置消除电流源、跨阻放大器、环境光抑制电路和积分器。

光电模拟信号接收链路受时隙控制使能，在每一个时隙的活动周期，光电模拟信号接收链路将按照对应时隙的配置被激活，并与相对应的发射链路（LED 驱动器）同步工作。

9.2.1 时隙

为降低系统功耗，ZSBM800X 采用时隙方式工作。每完成一轮信号采样，芯片就会进入睡眠模式，关闭大部分模块的电源，直至下一个时隙周期再次进入活动状态。典型的时隙周期工作流程如下图。




图 2. 典型时隙周期工作流程

ZSBM800X 的时隙周期由低速时钟驱动，因此，应首先提供低速时钟。芯片默认的低速时钟源配置为内部 32K 振荡器，置位 OSC32K_EN 使能内部 32K 振荡器即可提供低速时钟。低速时钟启动后，通过置位 OP_EN 寄存器来启动芯片的时隙循环。OP_EN 置位后，系统首先启动必要的内部模块并确保它们进入稳定工作状态，这需要 2ms，即上图 t1 时间。随即系统自动进入第一个时隙的活动期间。

ZSBM800X 启用至多 4 组不同的时隙配置，即 Time Slot A ~ D，每组时隙有不同的参数配置，以便以多组不同的参数来进行信号采集。在一个时隙的活动期间内，系统按照 Time Slot A ~ D 的顺序，依次启动每一个被使能的时隙。未被使能的时隙将被跳过，直接进入下一个使能的时隙。上图所示为 Time Slot A 及 C 被使能的情形，即 TSA_EN=1、TSB_EN=0、TSC_EN=1、TSD_EN=0 的配置。当最后一个使能的时隙工作结束后，芯片进入睡眠状态，直至下一个时隙的活动期间。时隙周期（即上图 t2 时间）由 TIMESLOT_PERIOD 决定。

时隙的周期即系统的采样周期，因此，对于心率测量等频率敏感型应用，用户应保证低速时钟的准确性及 TIMESLOT_PERIOD 配置的准确性。如使用内部 32K 振荡器作为低速时钟源，请参考低速振荡器校准部分。

当使用外部时钟信号作为低速时钟源时，除频率准确性外，用户还应确保在 OP_EN 使能时，外部时钟已

经稳定震荡。并在整个 OP_EN 使能期间（包括睡眠时间）提供稳定的时钟输入。

在一个时隙的使能期间，典型的工作流程如下图。




图 3. 典型使能的时隙周期内的工作流程

在 a 时刻，芯片自动启动内部 24M 振荡器（如高速时钟源配置为内部 24M 振荡器），为时隙内时序提供时钟基准，接收链路各模块上电。同时，将端口的连接由 xxxxx_SLP_CON 所指定的状态切换为 xxxxx_PRE_CON_TSX 所指定的状态，将 INTVC 电压由 INTVC_SLP 所指定的状态切换为 INTVC_SEL_TSX 所指定的状态。芯片由睡眠状态进入预备状态。预备状态的时长 t_1 由 PRE_WIDTH_TSX 指定。

在 b 时刻，芯片将端口的连接由 xxxxx_PRE_CON_TSX 所指定的状态切换为 xxxxx_ACT_CON_TSX 所指定的状态，即由预备状态进入了活动状态。经过 t_2 时长，即活动状态时间偏移由 ACT_OFFSET_TSX 指定，在 c 时刻，开启发射链路和接收链路模块的偏移时间的计时。

经过 t_3 时长，在 d 时刻，发射链路工作，驱动当前时隙中被使能的 LED 发光，发光持续 t_4 时长。时间 t_3 由 LED_OFFSET_TSX 指定，而 t_4 由 LED_WIDTH_TSX 指定。

LED 发射光被光电二极管接收后，光电流被跨阻放大器转化为电压信号，经环境光消除处理后，信号被积分器积分。积分器在一个特定的时间窗口内对信号进行积分，由于信号回落产生负向过冲，因此积分窗口分为正负两个窗口。默认配置下，正向积分窗口在前，以获得正向的积分电压输出。积分窗口宽度 t_6 由 INTG_WIDTH_TSX 设置，为了尽可能将有效信号积分，并减少噪声，建议积分窗口宽度设置为 LED 发光时间 + $1\mu\text{s}$ 。积分窗口开始时间 t_5 ，由 INTG_OFFSET_TSX 和 INTG_FINE_OFFSET_TSX 设置，最佳的设置为正负积分窗口切换时间位于信号过冲过零时间点。在工程实践上，获得最佳设置值的简单方式为，在所有其他设置及测试环境一致的条件下，调整 INTG_OFFSET_TSX 和 INTG_FINE_OFFSET_TSX 设置，直到获得最大的 ADC 读数，则此时为最佳设置。

积分窗口时间结束后，ADC 开始采样积分器输出电压，采样过程 t_7 需要持续 $10\mu\text{s}$ 时间。芯片将于 i 时刻将 ADC 转换结果放入 FIFO。

i 时刻后，芯片将自动关闭 24M 振荡器，关闭无需继续工作的模块电源，并将 INTVC 电压和端口连接状态切换回睡眠模式的设置，至此，一个时隙的工作结束。

当使用外部时钟作为高速时钟源时，由于外部难以预知时隙的工作时间，因此，应当在整个 OP_EN 使能期间提供稳定的时钟输入。在睡眠状态，系统会自动关闭高速时钟域的时钟供给，因此，除了外部高速时钟本身的功耗外，这并不会额外增加功耗。

9.2.2 多通道

每一个被使能的时隙都可以配置使能多个模拟前端通道同时进行相应光电转换，在 ADC 转换时，根据配置的使能的通道数，先后顺序依次完成转换。下图为一个时隙中同时使能 CH0_EN、CH1_EN、CH2_EN、CH3_EN 时的 4 个通道为例进行说明的示意图。同时使能的 4 个通道按先后顺序进行 ADC 转换。




图 4. 一个时隙周期内使能 4 个差分通道输入的工作流程

9.2.3 多次积分

每一个被使能的时隙都可以配置多次积分模式，用于低反射率等弱信号场景。

下图为一个时隙两次积分模式为例进行说明的示意图。根据配置的积分次数先后完成多次 LED 脉冲控制输出和多次正负积分过程，完成多次积分后进行一次 ADC 转换过程，多次积分时间时长 = $(\text{NUM_INT_TSX}+1)*2*\text{INTG_WIDTH_TSX}$ 。




图 5. 一个时隙周期使能 4 通道的两次积分的工作流程图

9.2.4 多次 ADC 转换

每一个被使能的时隙都可以配置多次 ADC 转换模式，用于低灌注率等需要提升信噪比的场景。

下图为一个时隙单次积分两次 ADC 转换模式为例进行说明的示意图。根据配置的转换次数，完成每次积分后都进行一次 ADC 转换过程，多次转换次数=NUM_REPEAT_TSX+1。

每一个被使能的时隙都可以任意组合配置多通道、多次积分、多次 ADC 转换模式。




图 6. 一个时隙周期使能 4 通道的两次 ADC 转换的工作流程图

9.2.5 电流信号输入端口

共有 8 个端口，IN0/IN1/IN2/IN3，VC0/VC1/VC2/VC3，通常用于连接光电二极管。通过对模拟输入选通器的设置可以将输入端口配置为单端或差分模式工作，并可以为单端配置的光电二极管提供偏置电压。因此，这 8 个端口可以作为 4 对差分输入，或者作为 4 路单端输入，或者作为 4 路单端输入加 2 路偏置电压输出（用于实现分时的 8 路单端测量）。多路输入电流可以在不同的时隙中分别独立测量。

对于 ZSBM8002，使用内部集成光电二极管作为信号源，此光电二极管被连接在 IN0、VC0 上。

9.2.6 模拟输入选通器

模拟输入选通器用于将外部信号源或内部光电二极管，在不同的时隙以不同的配置接入跨阻放大器的电流输入端。并在时隙间的睡眠状态为外部信号源或内部光电二极管提供一个确定的状态。

模拟输入选通器矩阵框图见下图所示：




图 7. 模拟输入选通器矩阵框图

在图 7 中可以看出，本芯片有 4 路独立的 AFE，可以同时采集 4 路光电输入信号，在每一路链路结束时，将信号保持在最后的积分器处。通过同一个 ADC 对 4 路积分器积分的信号分别进行模拟数字转换。

这 4 路 AFE 包含 4 个 TIA 对输入电流进行转换。这 4 个通道可以同时 4 路差分/单端信号进行转换，或

者最多分时对 8 路单端信号进行转换，或者部分通道为差分，部分通道为单端。

当采用 4 路单端进行转换时，可以将 CH0_TIA_VREF~CH3_TIA_VREF 分别连接到 CH0_TIA_P~CH3_TIA_P，作为单端模式 TIA 的输入参考电压。单端模式 TIA 的另一端 CH0_TIA_N~CH3_TIA_N 可以分别连接 IN0~IN3，IN0~IN3 是 4 个独立的输入引脚。INTVC 可以根据 INTVC_SEL_TSX 寄存器进行配置，选择 AVDD18，GND，TIA_VREF 或者 TIA_VREF+250mV。TIA_VREF 也可以根据 TIA_VREF_TSX 寄存器选择 0.9V，1.02V，1.14V，1.26V。

VC0 PAD、VC1 PAD 可以根据 VCx_SEL_TSX 寄存器进行配置，选择 INTVC，AVDD18，GND 或者浮空。

当采用 4 路差分进行转换时，4 路差分的输入引脚分别为 IN0，VC0；IN1，VC1；IN2，VC2；IN3，VC3。IN0~IN3 分别连接到 CH0_TIA_N~CH3_TIA_N；VC0~VC3 分别连接到 CH0_TIA_P~CH3_TIA_P。

在单端应用中，可以将 4 路输入中的 1 路或者 4 路同时连接到 CH0_TIA_N 进行转换，还可以将 IN0、IN1 输入合并连接到 CH0_TIA_N，IN2、IN3 输入合并连接到 CH2_TIA_N。

xxxxx_ACT_CON_TSX 用于配置系统处于测量时隙时（活动状态）的端口连接，每个时隙可以分别独立配置连接模式。当 ZSBM800X 不处于测量时隙中时（睡眠状态），端口的连接状态由 xxxxx_SLP_CON 决定。浮空配置有助于防止漏电流，降低系统功耗。但根据外部器件与应用模式的不同，也可以通过其他配置来维持外部传感器件正确的偏置状态或者泄放电荷。特别需要注意的是，INTVC 电压在非活动状态下可以与活动状态不同，这取决于 INTVC_SLP 的配置。

在由非活动状态切换到活动状态时，具有一个可选的预备状态。默认配置下，预备状态具有 8 μ s 时长，此时间可通过 PRE_WIDTH_TSX 来改变，而配置 PRE_WIDTH_TSX 为 0 则意味着不使用预备状态。预备状态用于在测量前将端口连接到特定的偏置电压来帮助输入端口上的传感器建立工作点。预备状态通过 xxxxx_PRE_CON_TSX 来配置。

9.2.7 跨阻放大器

信号电流通过模拟输入选通器被跨阻放大器进行电流电压转换。跨阻放大器具有 12.5K Ω 、25K Ω 、50K Ω 、100K Ω 、200K Ω 、400K Ω 、800K Ω 、1.6M Ω 共计 8 档可编程增益，增益由 TIA_GAIN_TSX 寄存器进行配置，同时具有与之匹配的反馈电容配置，反馈电容由 TIA_CAP_TSX 寄存器进行配置。

外部信号输入状态下系统默认灌电流为信号正方向。可以通过 REVERSE_INTG_TSX 或 SUBTRACTION_TSX 改变数据输出极性。

9.2.8 消除电流 DAC

消除电流 DAC 分两种，第一种用于将环境光部分产生的电流进行抵消；第二种是将由 LED 产生的脉冲电流源其中的 DC 电流部分进行抵消。

当使能输入偏置消除电流 DAC，它将与发射链路同步工作，产生的消除电流脉冲并与信号电流一同被输入跨阻放大器。输入偏置消除电流被配置为与信号电流方向相反，抵消信号电流中的直流成分，以获得更高的信噪比及动态范围。

IOC_LED_DC_EN_TSX 的作用是为了消除结构光。当 LED 光照射到芯片外围的结构上时，部分光被结构反射到 PD，PD 接收的这部分脉冲光是固定大小不变的，这部分固定大小的脉冲光电流占用 TIA 的动态范围，当这种结构光电流出现时，要尽量减小这部分结构光电流。使能 IOC_LED_DC_EN_TSX 后，配合 IOC_LED_DC_CURRENT_TSX[8:0] 配置对应的值来抵消结构光。

通过 IOC_AMBIENT_EN_TSX 对环境光直流部分进行抵消。抵消电流的大小由 IOC_AMBIENT_CURRENT_TSX[9:0] 设置。

消除电流的方向为从芯片内部流向外部，所以只可以对输入芯片的电流进行抵消。

9.2.9 环境光抑制电路

跨阻放大器输出的电压信号，进入环境光抑制电路，环境光抑制电路具有约 60dB 的环境光抑制能力（DC~1kHz）。当使能环境光抑制电路时（ALC_EN_TSX），此模块将自动工作，无需设置环境光消除电流或设计数字反馈算法。

9.2.10 积分器

积分器将前级输出信号进行积分，并驱动 ADC 的输入。当不需要使用积分功能时，积分器也可被配置为一级缓冲器，并可以具有 -3dB 的信号衰减。当无法通过简单的增大 LED 电流（例如 VLED 无法提供足够的电压或已经达到 LED 或 LED 驱动器的最大电流）获得足够的接收信号强度时，可以通过将多次 LED 脉冲进行积分，用一次 ADC 转换进行测量。此功能通过 NUM_INT_TSX 进行配置。

环境光抑制电路和积分器在模拟信号链路中是可选的，可以将跨阻放大器的输出直接接入 ADC，也可以将跨阻放大器的输出直接接入积分器（或缓冲器）。但是，如果使能了环境光消除模块，则应当同时使能积分器，以便获得与设计预期相符的性能。

9.3 PPG ADC 及数据处理

在标准模式下，每个时隙周期，ADC 进行一次转换。ADC 的 16 位转换结果会存入 FIFO。当需要获得更高信噪比时，可通过 NUM_REPEAT_TSX 打开多次转换模式。此模式下时隙操作会重复至多 256 次，获得的数据将被累加。此模式下，应当同时使能 DWORD_DATA_TSX，将数据以 24 位的格式存入 FIFO。

在积分器 chop 模式下，可通过 REVERSE_INTG_TSX 和 SUBTRACTION_TSX 配合使用，来调整每次转换的每次积分的极性和 ADC 输出的极性。可用于消除链路中积分器的失调及噪声。

- REVERSE_INTG_TSX 为反向积分掩码，即负积分在前（正常积分为正积分在前）；
- SUBTRACTION_TSX 为数据取反掩码，即将 ADC 输出数据在数字域取反。




图 8. ADC 积分转换序列图

特别地，TIA_OV_CHGD_M0_EN 和 TIA_OV_CHGD_M1_EN 设置会影响到 FIFO 的数据，当 TIA 的输出饱和和检测机制探测到信号饱和时，将会根据这两个寄存器的设置，决定是否将 FIFO 数据直接修改为满幅值数据。此功能用于方便客户在不读取相应标志位的情况下，从 FIFO 数据判断信号链的饱和状况。尤其是当强环境光导致 TIA 饱和时，由于环境光抑制特性，用户难以从数据中发现信号链饱和的现象。

9.4 LED 驱动器

ZSBM800X 具有 2 路独立的 LED 驱动器，每一路又可以分为 6 路支路输出。他们可在每个时隙独立被配置与使能。通过 LED_x_CURRENT_TSX 的配置每路 LED 驱动器可以产生 1~240mA 的灌电流。这些灌电流又被 1~6 路的支路进行共享。




图 9. LED 驱动连接图

当 LED_x_CURRENT_TSX 设置为 0 时，在相应时隙，此 LED 驱动器被禁用。而设置超过 0 时，在相应时隙，此 LED 驱动器使能。具体的，当 $1 \leq \text{LED}_x_CURRENT_TSX \leq 16$ 时，LED_x_CURRENT_TSX 值每增加 1，驱动电流增加约 1mA。而当 LED_x_CURRENT_TSX > 16 时，LED_x_CURRENT_TSX 值每增加 1，驱动电流增加约 2mA。

LED_x 端口可以承受最大 3.6V 的电压，任何超过这个值的电压都可能影响器件的可靠性，甚至导致失效。但应当注意的是，LED_x 端口的电压不等于 V_{LED}，V_{LED} 指加载在 LED 阳极的电压，而 LED_x 端口上的电压等同于 LED 阴极的电压。

在 ZSBM800X 的 LED 驱动器关断时，会持续保持 nA 级别的漏电流，这在基本不影响系统功耗的情况下，使得 LED 产生了一个明显的压降。此设计有助于允许将工作压降较大的 LED 连接到较高的 V_{LED}，从而保证它们能够被驱动到较高的电流水平。多数情况下，绿光 LED 可以被直接连接到至少 4.2V 的电压（单节

锂电池) 并且保证 LEDx 不承受超过 3.6V 的电压。但应注意, 这取决于工作条件以及所使用的 LED 的特性, 设计中需要将 VLED 连接到超过 3.6V 的电压时, 应保证进行充分的测试与评估。

LED 驱动器工作时, 会产生一定的压降, 这取决于驱动电流的水平。应保证 VLED 大于 LED 在所设定电流下的正向导通电压及 LED 驱动器压降之和, 否则, LED 电流将无法达到所设置的电流值。

当 LED 线路较长或使用了接插件时, 线路的寄生电感将不可忽视, 必要时, 在 LEDx 端口与 VLED 之间连接反向偏置的保护二极管。

9.4.1 LED 旁路电容的计算

LED 旁路电容的容值 (以下称为 C_{VLED}) 需求取决于 LED 工作时的最大压降 ($V_{FB_LED_MAX}$)、LED 工作时的最大电流 (I_{LED_MAX})、LED 供电的最低电压 (V_{LED_MIN})、LED 脉冲宽度 (t_{LED_PW})、以及 LED 驱动器的最大压降 (V_{COMP})。

$$C_{VLED} = \frac{t_{LED_PW} \times I_{LED_MAX}}{V_{LED_MIN} - (V_{FB_LED_MAX} + V_{COMP})} \quad (1)$$

应用中建议在计算值基础上增加足够的裕量, 以保证 LED 可以被驱动到预期的电流。另外, 还有一些因素需要注意。当时隙间隔很小时, 电容放电后可能无法被完全充电。以及 MLCC 电容器在直流偏置条件下的容量降低。

9.5 ECG 链路

ZSBM800X 的 ECG 模拟信号接收链路主要通过测量两输入电极的差分电压值完成心电测量, 输出的 24bits/16bits 的数字值表示测量的 ECG 输入电压值。最大输入差分电压为 $\pm 500mV$, 支持 250sps, 300sps, 500sps, 600sps, 1ksps, 1.2ksps 的几种输出速率配置。各电极接入芯片可使用直流或交流耦合方式。ECG 链路的模拟前端可以进行直流或交流脱落检测。ECG 具有右腿驱动电路, 可以使人体生物电势处于良好的偏置, 能够配置成两电极 (2E) 或三电极 (3E) 模式。

下图为 ECG 三电极直流耦合示意图。ECGIP 和 ECGIN 是 ECG 链路的两个输入端, 通常连接人体的左右手。RLD 作为共模偏置端, 通常通过第三电极 (3E 模式下) 连入人体。




图 10. ECG 三电极直流耦合示意图

9.5.1 耦合模式

电极接入 ECG 链路可选用直流或交流耦合方式。直流耦合模式电极电压可通过保护电阻直接接入芯片。交流耦合模式在板极通过电容将信号耦合至芯片（未在示意图显示）。相较于直流耦合模式，交流耦合模式可避免输入电极所引入的电势差，从而将 ECG 前端通过内置开关电容偏置在更理想的电位。使用大电势电极的应用可采用交流耦合模式，通过配置寄存器 ECG_ACCOUPLE_EN 开启此模式。通过配置寄存器 ECG_ACRES_SEL 选择内部开关电容的等效电阻。例如，若外部选用 10nF 耦合电容，则建议配置 ECG_ACRES_SEL=1'b0 (200M Ω) 以获得 0.1Hz 以上的通带；同理，若选用 1nF 耦合电容，则建议配置 ECG_ACRES_SEL=1'b1 (2.5G Ω)。

9.5.2 两电极 (2E) 模式

通常 ECG 系统使用三个电极以获得最佳的工频抑制能力，然而对于工频干扰可控的应用环境，此芯片同时支持两电极模式。此模式省略了右腿驱动电极，即不通过人体建立共模环路。右腿驱动输出电压通过内部开关电容或用户根据应用需求选用的外部电阻接入左右手电极。内部开关电容通过配置寄存器 ECG_ACCOUPLE_EN 开启，通过配置 ECG_ACRES_SEL 选择等效电阻。多数情况下，2E 模式推荐使用 ECG_ACRES_SEL=1'b0 以获得更好的工频抑制。2E 模式同时支持交流耦合输入。

9.5.3 直流脱落检测

直流脱落检测 (DCLO) 在每个电极注入或抽取可编程的微小直流电流并监测电极电压，下图为直流脱落检测的示意图。3E 模式下，当所有电极均正确连接无脱落时，这些电流通过人体与右腿驱动电路建立回路。若有电极脱落则电流无法通过人体，在 ECG 前端高输入阻抗的作用下，产生过阈值电压。此微小电流幅值可通过 ECG_DCLO_MAG 配置，其极性（流入或流出）可以通过 ECG_DCLO_POLARITY_IP_R 和 ECG_DCLO_POLARITY_IN_R 分别配置，当一个电极老化或连接脱落，这个电极的引脚电压值会根据配置的脱落检测电流极性而变化为高电平或低电平。




图 11. 直流脱落检测示意图

9.5.4 交流脱落检测

ECG 通路还具备交流脱落检测功能（AC 耦合模式下，需要使用此模式进行脱落检测），其示意图如下。ECG 链路的模拟前端能够使用 1/2 采样频率的交流电流信号进行脱落检测，并在数字阈进行阈值判断而产生相应中断。

交流脱落检测（ACLO）原理类似直流脱落检测，区别在于使用交流电流信号作用于两个输入电极。当所有电极均正确连接无脱落时，交流电流通过人体在两输入电极间建立回路。由于电极与人体接触面的阻容，仍会在输入电极产生微小的交流电压信号，由数字电路提取此交流频率的电压幅值进行阈值判断。若有电极老化或连接脱落，此交流电压信号幅值会过大，而产生相应中断。

此交流电流幅值通过 ECG_ACLO_MAG 配置，通过 ECG_ACLO_AMP_THRD[14:0]配置比较阈值。交流脱落检测（ACLO）只作用于 ECGIP 和 ECGIN 引脚，不作用于右腿驱动引脚。




图 12. 交流脱落检测示意图

9.5.5 右腿驱动

ECG 链路通过右腿驱动电路与人体形成共模环路，将人体偏置在理想电位。此环路对共模干扰有极强的抑制，比如工频干扰。

右腿驱动电路是通过提取两输入电极的共模电压并将其与参考电压比较并反相放大输入到人体，人体共模信号叠加此反向放大信号后被抑制，提升系统的 CMRR。

右腿驱动引脚输出和放大器配置可根据应用场景通过 ECG_RLD_CONFIG 进行调节。

9.6 时钟系统

ZSBM800X 功能的运作需要一个低速时钟源与一个高速时钟源，为此，内部具有 32kHz 和 24MHz 两个振荡器。可以通过这两个振荡器或外部时钟源直接或间接的为系统提供这两个时钟。




图 13. 时钟系统示意图

9.6.1 低速时钟

低速时钟用于控制时隙的产生周期，ZSBM800X 进入操作状态后，低速时钟需要保持使能。具体的，由低速时钟驱动一个计数器，计满一个预设的时隙周期 (TIMESLOT_PERIOD) 时，将测量系统由休眠状态唤醒至工作状态，并依次执行已经使能的 A~D 时隙。但当 SUB_PERIOD_TSX 不为 0 时，相对应的时隙将按照 SUB_PERIOD_TSX 设置的次数间隔运行。例如，SUB_PERIOD_TSA=2 时，时隙 A 每间隔 2 个时隙周期开启一次。

低速时钟可由如下几个时钟源获得，分别是：内部 32kHz 振荡器、外部低速时钟输入、内部高速时钟分频、外部高速时钟输入分频。这个选择通过 CLK_SEL 寄存器配置。如果选择外部时钟输入，需要通过 EXT_CLK_IO 寄存器来指定外部时钟从哪个 GPIO 输入，并通过 GPIOx_CFG 将相应 GPIO 配置为输入模式。当选择外部高速时钟输入分频时，低速时钟由外部输入的高速时钟 750 分频而来。如果选择内部 32kHz 振荡器，应在时隙周期启动之前，通过 OSC32K_EN 寄存器打开内部 32kHz 振荡器。无论使用内部振荡器还是外部时钟输入，相应时钟源需要在时隙操作开启的整个时间内保持开启。

PPG 与 ECG 共同使用时：

如果 ECG_SP_RATE_SEL[0]=0，则低速时钟将固定由高速时钟分频得到 32kHz；

如果 ECG_SP_RATE_SEL[0]=1，则低速时钟将固定由高速时钟分频得到 28.8kHz。

9.6.2 高速时钟

高速时钟用于时隙激活时操作时序的驱动，并为 ADC 提供时钟。高速时钟可由如下几个时钟源获得，分别是：内部 24MHz 振荡器(两种模式)、外部高速时钟输入。这个选择通过 CLK_SEL 寄存器配置。如果选择外部时钟输入，需要通过 EXT_CLK_IO 寄存器来指定外部时钟从哪个 GPIO 输入，并通过 GPIOx_CFG 将相应 GPIO 配置为输入模式。由于高速时钟仅在时隙激活时使用，当选择内部 24MHz 振荡器时，ZSBM800X 将在时隙激活时自动打开振荡器，并在时隙休眠时关闭以节约能耗。当 ECG 模式启用时，高速时钟将连续工作。

内部 24MHz 振荡器分为两个模式，即高性能模式和低功耗模式，由寄存器 OSC24M_MODE 控制，默认为 '0'，既高性能模式。若使用 PPG 时隙采样，则需选用高性能模式。若只需 ECG 通道读入，则可选用低功耗模式降低振荡器功耗。高性能模式消耗电流大约 220 μ A，低功耗模式 90 μ A。

9.6.3 时钟校准

低速时钟精度影响时隙周期，从而影响到系统的采样率。而高速时钟的精度可能影响到系统的测量精度。当使用内部振荡器作为时钟源时，ZSBM800X 允许对两组内部振荡器进行校准，以便获得更好准确的周期与测量结果。

9.6.3.1 32kHz 振荡器校准

打开 32kHz 振荡器后，通过配置 GPIOx_CFG 和 GPIOx_OUT，将 32kHz 振荡器频率输出到一组 GPIO。外部通过 MCU 以晶体振荡器作为时基的定时计数器系统测量后，得到与标准频率的偏差。根据偏差调整 OSC32K_CAL 寄存器，此时 32kHz 振荡器频率会发生变化，再次测量。循环以上步骤直至找到偏差最小的配置，此时 32kHz 振荡器频率校准完成。

9.6.3.2 24MHz 振荡器校准

完成 32kHz 振荡器校准后，将 OSC24M_CAL_EN 置位，ZSBM800X 将自动通过 32kHz 振荡器来校准 24MHz 振荡器，无需用户程序参与。用户可通过寄存器 OSC24M_CAL_EN 变化为 0 来确认校准完成。并通过 OSC24M_AUTO_CAL 寄存器读取校准值。

24MHz 振荡器的高性能模式和低功耗模式需要分别校准，一种模式的校准结果将覆盖另一种模式的校准结果。

9.7 定时器

ZSBM800X 内置了一个 8bit 的计数器，用于定时功能。TIMER_EN 做为定时器的使能控制。定时周期由时隙工作周期和 TIMER_SUBPERIOD[7:0]两个参数决定。达到定时器设定值时，INT_TIMER 寄存器置 1，写 1 清除此 bit 位；此中断标志位同时可映射至 GPIOx。

此定时器支持两种中断模式：

- 当 TIMER_INT_MODE=0 时：INT_TIMER 中断标志位需主控主动写 1 清除；
- 当 TIMER_INT_MODE=1 时：INT_TIMER 中断标志位如果主控不主动写 1 清除，中断标志位在持续 4 个低速时钟周期之后会自动清除。

10 FIFO

ZSBM800X 内部具有 1024 字节大小的 FIFO 空间，每个时隙(A/B/C/D)和 ECG 都可以配置自己的 FIFO 起始地址、FIFO 空间大小和 FIFO 数据深度中断阈值大小。以上 FIFO 相关寄存器配置单位为字节 (0~1023 byte)。每个时隙(A/B/C/D)和 ECG 各自配置的空间不能重叠。当系统读取 FIFO 数据时，先读取 FIFO 数据深度指示，再读取相应字节的 FIFO 数据。

每个时隙(A/B/C/D)和 ECG 都有相应的 FIFO 数据寄存器。每个时隙(A/B/C/D)和 ECG 配置各自的 FIFO 数据深度中断阈值，当相应的时隙(A/B/C/D)或 ECG 存入 FIFO 的数据使相应的时隙或 ECG 配置的 FIFO 空间的存储深度达到设置的数据深度中断阈值+1 时，产生中断 INT_FIFO_DEPTH_THRD_xxx。当读取相应 FIFO 数据时，自动清除相应 FIFO 阈值中断。FIFO 数据寄存器采用小端模式输出，连续读不会自加寄存器地址，而会依先进先出次序读出转换数据。每个时隙(A/B/C/D)和 ECG 都有各自的数据深度指示寄存器 FIFO_BYTE_COUNT_xxx。

当其中的某一时隙(A/B/C/D)或 ECG 的 FIFO 空间已经读空时，继续执行读操作相应的 FIFO 空间数据，将产生相应 FIFO 下溢出中断 INT_FIFO_UFLOW_xxx。

当其中的某一时隙(A/B/C/D)或 ECG 的 FIFO 空间写满时，继续执行写入配置的相应的 FIFO 空间数据，将产生相应 FIFO 上溢出中断 INT_FIFO_OFLOW_xxx。

此 FIFO 支持两种中断模式：

- INT_FIFO_AUTOCLR_DIS=0 时：当读取相应 FIFO 数据时，自动清除相应 FIFO 阈值中断。
- INT_FIFO_AUTOCLR_DIS=1 时：当读取相应 FIFO 数据时，不自动清除相应 FIFO 阈值中断；回写对应中断标志位可清 0 中断标志位。

11 I²C/SPI 通讯接口

通过引脚 MODE_SEL 进行串行通讯模式选择。0:SPI 模式，1:I²C 模式，内部默认上拉。

I²C 通讯接口读写时序图如下图 14、图 15，器件地址：0x5B+读写位

读写位：0 为写寄存器，1 为读寄存器。

即写地址为 0xB6，读地址为 0xB7。

8 位寄存器地址，16 位寄存器。

写寄存器时序：



图 14. I²C 写时序示意图

读寄存器时序：




图 15. I²C 读时序示意图

4 线 SPI 通讯协议时序图如图 16 和图 17 的读写时序示意图，芯片的 SPI 接口只支持从模式，当 CSN 被拉低后，前 7 个 bit 的数据是读写入寄存器的地址，后是读写标志位，1 代表写寄存器，0 代表读寄存器，后两个 byte 是读写的的数据。当进行连续写寄存器时，寄存器地址会自动加 1，后续是写入相应寄存器的数据。连续读寄存器数据和连续写寄存器同理。




图 16. 4 线 SPI 写操作时序图




图 17. 4 线 SPI 读操作时序图

3 线 SPI 通讯协议时序图如下图的读写时序示意图，同 4 线 SPI 通讯协议，当 CSN 被拉低后，前 7 个 bit 的数据是读写入寄存器的地址，后是读写标志位，并根据读写标志改变控制数据线的输入输出使能，后两个 byte 是读写的的数据。

3 线 SPI 读写寄存器操作使用同一个数据线，写寄存器时，控制数据线的输出驱动使能位一直为低电平，即数据线 SDA 配置一直为输入；读寄存器时，控制数据线的输出驱动使能位先为低电平，后为高电平，即读操作地址传输配置为输入，读操作数据传输配置为输出。




图 18. 3 线 SPI 写操作时序图



图 19. 3 线 SPI 读操作时序图

12 PPG 模式

12.1 标准模式

ZSBM800X 内部集成模拟前端积分器，可通过配置积分次数，进行不同次数的积分和 ADC 转换，当配置单次积分单次 ADC 转换时，驱动不同波长的 LED 光，这些光穿透人体组织被相应的光电二极管吸收，然后产生相应的光电流，对光电流进行积分后被 ADC 转换。

12.1.1 单端连接模式

下图为典型的 PPG 标准模式的单端连接模式测量示意图。配置 TIA_VREF_TSX 设置 TIA_VREF 为 1.26 V 以获取最大的 TIA 输入动态范围。设置 INx_PRE_CON_TSX 为 0x02，在 PRECONDITON 周期内配置光电二极管的阳极连接至 CHx_TIA_VREF；MOD_TYPE_TSX 设置为默认值 0，在 ACTIVE 期间将光电二极管的阳极连接到 TIA 输入反相端。设置 VC0/VC1 脚连接至光电二极管的阴极，并配置为 TIA_VREF+250mV，这样可以通过光电二极管反向偏置电势差以减小光电二极管寄生电容，增加光电二极管的感光效率。




图 20. 典型 PPG 测量的单端连接电路图

12.1.2 差分连接模式

差分模式是 PPG 的最主要工作模式。在该工作模式下，光电二极管的阳极接 TIA0/1/2/3 的 N 端 IN0/1/2/3，光电二极管的阴极接 TIA0/1/2/3 的 P 端 VC0/1/2/3，接收的光电流从 N 端流入芯片。这里如果反接，则消除电流 DAC 将不能正常工作。

设置 $INx_PRE_CON_TSX$ 为 0x03，设置 $VCx_INPUT_PRE_CON_TSX$ 寄存器为 0x01，在 PRECONDITION 周期内配置光电二极管的阳极和阴极都连接至 TIA_VCOM；MOD_TYPE_TSX 设置为默认值 0，在 ACTIVE 期间设置 $INx_ACT_CON_TSX$ 为 0x04 将光电二极管的阳极连接到 TIA 输入反相端 CHx_TIA_N，设置 VCx 脚连接至光电二极管的阴极，并配置 $VCx_INPUT_ACT_CON_TSX$ 寄存器为 0x04 连接到 CHx_TIA_P。下图为典型的 PPG 标准模式的差分连接模式测量示意图。




图 21. 典型 PPG 测量的差分连接电路图

通过调节 LED_OFFSET_TSX 和 LED_WIDTH_TSX 的寄存器值控制 LED 脉冲，积分脉冲通过 INTG_OFFSET_TSX 和 INTG_WIDTH_TSX 配置控制，由于经过环境光消除模块后信号将被展宽，因此推荐配置积分宽度大于 LED 脉冲宽度，以保证更多接收信号被积分，下图是使用 ADC 进行多通道单次积分转化的时序示意图。




图 22. 多通道单次 ADC 转换进行单次积分的时序示意图

12.2 调制模式

ZSBM800X 的调制模式是采用 TIA-积分器模式对输入信号进行采集。

积分器的正反积分中：

- 正积分窗口时，输入信号为 0，对输出没有影响；
- 负积分窗口时，对调制输入的信号进行积分。

调制模式分为浮空模式和非浮空模式，通过配置 MOD_TYPE_TSX[1:0]寄存器实现不同的调制模式设置。

- 默认为非调制模式 (MOD_TYPE_TSX[1:0]为 2'b00)；
- 当采用调制模式时，有两种子模式：浮空模式 (MOD_TYPE_TSX[1:0]=2'b01) 和非浮空模式 (MOD_TYPE_TSX[1:0]=2'b10)。

12.2.1 浮空模式

ZSBM800X 具有一种特殊的浮空调制模式，可以在低亮度低功耗实现高信噪比的情况下使用，在用 PD 采集光电流时，光电二极管的阳极和芯片接收通路断开连接并保持一定时间的浮空状态。在浮空时间期间，光电二极管的光源来自于环境光或者 LED 光和环境光的结合，产生的光电流在光电二极管的电容上进行充电，在浮空结束后，光电二极管的阳极接入 TIA，积累的电荷信号会进入 TIA，并通过 TIA 的反馈电阻变成电压信号。随后并在后面的积分器进行积分。这个积分过程是在负积分窗口期进行的（正积分窗口，PD 与 TIA 断开，没有信号输入）。

在浮空模式下，信号链路配置为不使能环境光消除模块，只进行 TIA 和积分器转换过程。下图为 4 个脉冲浮空模式单通道操作示意图。




图 23.4 4 个脉冲浮空模式操作示意图

12.2.2 非浮空模式

在此模式下，信号通过外部脉冲模式交流耦合到 TIA 的输入。模拟前端在预备阶段根据 $IN_x_PRE_CON_TSX$ 寄存器配置值进行连接，然后在调制脉冲期间连接到 TIA 输入端，传感器的电流在脉冲连接期间全部直接流入模拟链路前端。非浮空模式主要用于信号通过电容耦合进入 TIA 的输入端。在这个模式下，同样是在积分器的负积分窗口起作用（正积分窗口，没有调制信号接入）。信号可以积分到积分器中去。

下图显示了单通道脉冲连接调制典型应用的时序示意图。




图 24. 脉冲连接调制典型应用的时序示意图

12.3 TIA ADC 模式

下图显示了 TIA ADC 工作模式，TIA 的输出经过一个 BUF 后直接连接到 ADC 输入端，旁路环境光消除模块，积分器仅作为缓冲器使用，TIA ADC 常用在测量量化环境光、直流信号等应用。




图 25. TIA ADC 工作模式示意图

13 寄存器表

地址	初始值	bit15	bit14	bit13	bit12	bit11	bit10	bit9	bit8	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	
0x00	0x0410	CHIP_ID[15:0]																
		RESERVED																
0x01	0x0000	TIMER_INT_MODE					GPIO_DS[1:0]	SDA_PULLUP	SPI_MODE	OVER_TEMP_FLAG				VERSION[3:0]				
0x02	0x0000	TIMER_EN	POWER_MODE	OSC24M_CALEN	EXT_CLK_IO		CLK_SEL[1:0]	OSC24M_MODE	ECG_EN	OSC32K_EN	EXT_SYNC_IO	EXT_SYNC_EN	OP_EN	TSD_EN	TSC_EN	TSB_EN	TSA_EN	
0x03	0x0000	TIMER_SUBPERIOD[7:0]							TIMESLOT_PERIOD[23:16]									
0x04	0x0280	TIMESLOT_PERIOD[15:0]																
0x05	0x8168	OSC24M_AUTO_CAL[5:0]							OSC32K_CAL[9:0]									
0x06	0x0000	INT_OVERTEMP	INT_TIMER	INT_LEV_ECG	INT_HLEV_ECG	INT_FIFLOW_TSD	INT_FIFLOW_TSC	INT_FIFLOW_TSB	INT_FIFLOW_TSA	INT_FIFLOW_TSD	INT_FIFLOW_TSC	INT_FIFLOW_TSB	INT_FIFLOW_TSA	INT_FIFLW_THRD_TSD	INT_FIFLW_THRD_TSC	INT_FIFLW_THRD_TSB	INT_FIFLW_THRD_TSA	
0x07	0x0000	INT_LEV_TSD	INT_LEV_TSC	INT_LEV_TSB	INT_LEV_TSA	INT_HLEV_TSD	INT_HLEV_TSC	INT_HLEV_TSB	INT_HLEV_TSA	INT_TIA_OV_TSD	INT_TIA_OV_TSC	INT_TIA_OV_TSB	INT_TIA_OV_TSA	INT_ECG_LO	INT_FIFLOW_ECG	INT_FIFLOW_ECG	INT_FIFLW_THRD	

地址	初始值	bit15	bit14	bit13	bit12	bit11	bit10	bit9	bit8	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
																	_ECG
0x09	0x0000	INT_O VER_T EMP_I O	INT_TI MER_I O	INT_L LEV_E CG_IO	INT_H LEV_E CG_IO	INT_FI FO_U FLOW _TSD_ IO	INT_FI FO_U FLOW _TSC_ IO	INT_FI FO_U FLOW _TSB_I O	INT_FI FO_U FLOW _TSA_ IO	INT_FI FO_O FLOW _TSD_ IO	INT_FI FO_O FLOW _TSC_ IO	INT_FI FO_O FLOW _TSB_I O	INT_FI FO_O FLOW _TSA_ IO	INT_FI FO_D EPH_ THRD _TSD_ IO	INT_FI FO_D EPH_ THRD _TSC_ IO	INT_FI FO_D EPH_ THRD _TSB_I O	INT_FI FO_D EPH_ THRD _TSA_ IO
0x0A	0x0000	INT_L LEV_T SD_IO	INT_L LEV_T SC_IO	INT_L LEV_T SB_IO	INT_L LEV_T SA_IO	INT_H LEV_T SD_IO	INT_H LEV_T SC_IO	INT_H LEV_T SB_IO	INT_H LEV_T SA_IO	INT_TI A_OV _TSD_ IO	INT_TI A_OV _TSC_ IO	INT_TI A_OV _TSB_I O	INT_TI A_OV _TSA_ IO	INT_E CG_L O_IO	INT_FI FO_U FLOW _ECG_ IO	INT_FI FO_O FLOW _ECG_ IO	INT_FI FO_D EPH_ THRD _ECG_ IO
0x0B	0x0000	GPIO1_OUT[3:0]					GPIO 1_POL	GPIO1_CFG[1: 0]		GPIO0_OUT[3:0]				GPIO 0_POL	GPIO0_CFG[1: 0]		
0x0C	0x0200	INT_T EMP_ EN				INT_FI FO_A UTOC LR_DI S	RXBG _FLT_ SEL	RXBG _FBUF _EN	ECG_ ADC_I NPUT _SHO RT	ECG_DATA_M ODE[1:0]		ECG_SP_RATE_SEL[2:0]			TIA_O V_CH GD_M 1_EN	TIA_O V_CH GD_M 0_EN	INT_TI A_OV _EN
0x0E	0x3C00			VC1_SLP_SEL[1: :0]		VC0_SLP_SEL[1: :0]		INTVC_SLP[1:0]			IN23_SLP_CON[2:0]			IN01_SLP_CON[2:0]			
0x0F	0x001F											ECG_ REG_S EL	TSD_R EG_SE L	TSC_R EG_SE L	TSB_R EG_SE L	TSA_R EG_SE L	

地址	初始值	bit15	bit14	bit13	bit12	bit11	bit10	bit9	bit8	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
0x10	0x000F	DWORD_D ATA_ TSX	SUM_NUMB_TSA[2:0]/ SUM_NUMB_TSB[2:0]					IN1_C ON_I N3_A CT_TS X	IN1_C ON_I N3_P RE_TS X	CH7_ EN	CH6_ EN	CH5_ EN	CH4_ EN	CH3_ EN	CH2_ EN	CH1_ EN	CH0_ EN
0x11	0x0000	LOW_LEVEL_ECG/LOW_LEVEL_TSX[15:0]															
0x12	0x0000	HIGH_LEVEL_ECG/HIGH_LEVEL_TSX[15:0]															
0x13	0x0000									INT_L LEV_E N_TS X	LLEV_SHFT_CNT_TSX[2: 0]		INT_H LEV_E N_TS X	HLEV_SHFT_CNT_TSX[2: 0]			
0x14	0x0000			LED0_OUTX_EN_TSX[5:0]							LED0_CURRENT_TSX[6:0]						
0x15	0x0000	TIA_A DC_M ODE_ TSX	LED_ MASK _SEL_ TSX	LED1_OUTX_EN_TSX[5:0]							LED1_CURRENT_TSX[6:0]						
0x16	0x0004	LED_MASK_TSX[7:0]								LED_OFFSET_TSX[7:0]							
0x17	0x0003	LED_MASK_TSX[15:8]								LED_WIDTH_TSX[7:0]							
0x18	0x1307	ACT_OFFSET_TSX[7:0]								PRE_WIDTH_TSX[7:0]							
0x19	0x0042		IN2_ACT_CON_TSX[2:0]				IN2_PRE_CON_TSX[2:0]				IN0_ACT_CON_TSX[2:0]				IN0_PRE_CON_TSX[2:0]		
0x1A	0x0011	IN3_ACT_CON_TSX[3:0]				IN3_PRE_CON_TSX[3:0]				IN1_ACT_CON_TSX[3:0]				IN1_PRE_CON_TSX[3:0]			

地址	初始值	bit15	bit14	bit13	bit12	bit11	bit10	bit9	bit8	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	
0x1B	0x00		VC2_INPUT_ACT_CON_TSX[2:0]				VC2_INPUT_PRE_CON_TSX[2:0]				VC0_INPUT_ACT_CON_TSX[2:0]				VC0_INPUT_PRE_CON_TSX[2:0]			
0x1C	0x00		VC3_INPUT_ACT_CON_TSX[2:0]				VC3_INPUT_PRE_CON_TSX[2:0]				VC1_INPUT_ACT_CON_TSX[2:0]				VC1_INPUT_PRE_CON_TSX[2:0]			
0x1D	0x0603				INTG_FINE_OFFSET_TSX[4:0]					INTG_OFFSET_TSX[7:0]								
0x1E	0x0004									INTG_WIDTH_TSX[7:0]								
0x1F	0x0000	SUBTRACTION_TSX[7:0]							REVERSE_INTG_WITH_REP_LEV_TSX[7:0]									
0x20	0x0000									MOD_OFFSET_TSX[7:0]								
0x21	0x0003							MOD_TYPE_TSX[1:0]		MOD_WIDTH_TSX[7:0]								
0x22	0x0000	ADC_ADJUST_ECG/ADC_ADJUST_TSX[15:0]																
0x23	0x0000	SUB_PERIOD_TSX[3:0]				NUM_INT_TSX[3:0]				NUM_REPEAT_TSX[7:0]								
0x24		REVERSE_INTG_TSX[15:0]																
0x25	0x0000					VC1_MOD_SEL_TSX[1:0]		VC1_SEL_TSX[1:0]		VC0_MOD_SEL_TSX[1:0]		VC0_SEL_TSX[1:0]		INTVC_SEL_MOD_TSX[1:0]		INTVC_SEL_TSX[1:0]		
0x27	0x0001	TIA_CAP_TSX[7:0]							TIA_GAIN_TSX[2:0]			TIA_VREF_TSX[1:0]		TIA_EN_TSX				
0x28	0x0005						SND_INTG_TSX		INTG_3DB_T		INTG_INPUT_REFS_TSX[1:0]		BUFF_GAIN_AS_B		ALC_INTG_TSX		ALC_BYP_TSX	

地址	初始值	bit15	bit14	bit13	bit12	bit11	bit10	bit9	bit8	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
								MASK	SX			TSX	UFF_T SX	BYP_T SX	X	X	X
0x29	0x0000						IOC_L ED_D C_EN_ TSX		IOC_LED_DC_CURRENT_TSX[8:0]								
0x2A	0x0000						IOC_A MBIE NT_E N_TS X		IOC_AMBIENT_CURRENT_TSX[9:0]								
0x2B	0x0000	CH3_ TIA_L ED_O VRN	CH3_ TIA_D C_OV RN	CH2_ TIA_L ED_O VRN	CH2_ TIA_D C_OV RN	CH1_ TIA_L ED_O VRN	CH1_ TIA_D C_OV RN	CH0_ TIA_L ED_O VRN	CH0_ TIA_D C_OV RN	CH3_ TIA_L ED_O V	CH3_ TIA_D C_OV	CH2_ TIA_L ED_O V	CH2_ TIA_D C_OV	CH1_ TIA_L ED_O V	CH1_ TIA_D C_OV	CH0_ TIA_L ED_O V	CH0_ TIA_D C_OV
0x2D	0x0000																FIFO_STA_ADR_ECG/FIFO_STA_ADR_TSX[9:0]
0x2E	0x002F																FIFO_SIZE_ECG/FIFO_SIZE_TSX[9:0]
0x2F	0x0017		INT_FI FO_U FLOW _EN_E CG/IN T_FIF O_UF LOW_ EN_TS	INT_FI FO_O FLOW _EN_E CG/IN T_FIF O_OF LOW_ EN_TS	INT_FI FO_D EPH_ THRD _EN_E CG/IN T_FIF O_DE PTH_T												FIFO_DEPTH_THRD_ECG/FIFO_DEPTH_THRD_TSX[9:0]

地址	初始值	bit15	bit14	bit13	bit12	bit11	bit10	bit9	bit8	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	
			X	X	HRD_ EN_TS X													
0x37	0x0000	ECG_ DCLO_ EN	ECG_ ACLO_ EN	ECG_ ACRE S_ SEL	ECG_ ACCO UPLE_ EN			ECG_ DCLO_ POL ARITY_ IP_R	ECG_ DCLO_ POL ARITY_ IN_R			ECG_DCLO_MAG[3:0]		ECG_ACLO_MAG[3:0]				
0x38	0x0000		ECG_ACLO_AMP_THRD[14:0]															
0x39	0x0000	ECG_INPUTRC[1:0]		ECG_ RLD_ EN	ECG_RLD_CONFIG[4:0]						INT_E CG_A DC_O V_ EN	INT_E CG_R LD_D CLO_ HI_ EN	INT_E CG_R LD_D CLO_ LO_ EN	INT_E CGIP_ DCLO_ HI_ EN	INT_E CGIN_ DCLO_ HI_ EN	INT_E CG_D CLO_ EN	INT_E CG_A CLO_ EN	
0x3A	0x0000		STA_E CG_A DC_O V	STA_E CG_R LD_D CLO_ HI	STA_E CG_R LD_D CLO_ LO	STA_E CGIP_ DCLO_ HI	STA_E CGIN_ DCLO_ HI	STA_E CG_D CLO	STA_E CG_A CLO		INT_E CG_A DC_O V	INT_E CG_R LD_D CLO_ HI	INT_E CG_R LD_D CLO_ LO	INT_E CGIP_ DCLO_ HI	INT_E CGIN_ DCLO_ HI	INT_E CG_D CLO	INT_E CG_A CLO	
0x3B	0x0000	ECG_ACLO_AMP_DET[15:0]																
0x3E	0x0000							LPFCH1_CFG							LPFCH0_CFG			
0x3F	0x0000							LPFCH3_CFG							LPFCH2_CFG			

地址	初始值	bit15	bit14	bit13	bit12	bit11	bit10	bit9	bit8	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
0x50	0x0000																FIFO_BYTE_COUNT_ECG[10:0]
0x51	0x0000																FIFO_BYTE_COUNT_TSA[10:0]
0x52	0x0000																FIFO_BYTE_COUNT_TSB[10:0]
0x53	0x0000																FIFO_BYTE_COUNT_TSC[10:0]
0x54	0x0000																FIFO_BYTE_COUNT_TSD[10:0]
0x60	0xFFFF																FIFO_DATA_ECG
0x61	0xFFFF																FIFO_DATA_TSA
0x62	0xFFFF																FIFO_DATA_TSB
0x63	0xFFFF																FIFO_DATA_TSC
0x64	0xFFFF																FIFO_DATA_TSD

14 寄存器描述

14.1 系统、全局寄存器

名称	位宽	初值	读写	描述
SW_RESET	1	-	W	写 1 芯片复位。
CHIP_ID	16	0x0410	RO	芯片型号缩写，只读。
VERSION	4	0x0	RO	芯片版本号，只读。
POWER_MODE	1	0x0	R/W	电源模式配置。 0: VDD33 工作电压 3.3V, AVDD18/DVDD18 悬空 1: VDD33/AVDD18/DVDD18 工作电压 1.8V
SPI_MODE	1	0x0	R/W	SPI 通讯协议模式配置。 0: SPI 4 线通讯协议模式 1: SPI 3 线通讯协议模式
SDA_PULLUP	1	0x0	R/W	用于 IC 通讯协议时 SDA 端口配置。 0: SDA 端口不配置上拉 1: SDA 端口配置上拉
ECG_EN	1	0x0	R/W	ECG 功能使能控制。 0: 不启用 ECG 功能 1: 启用 ECG 功能
TSA_EN	1	0x0	R/W	时隙 A 操作使能控制。 0: 不启用时隙 A 1: 启用时隙 A
TSB_EN	1	0x0	R/W	时隙 B 操作使能控制。(选项同上)
TSC_EN	1	0x0	R/W	时隙 C 操作使能控制。(选项同上)
TSD_EN	1	0x0	R/W	时隙 D 操作使能控制。(选项同上)
CH0_EN	1	0x0	R/W	单端模式: 通道 0 使能, VC0 提供 PD 偏置电压 差分模式: 通道 0 使能
CH1_EN	1	0x0	R/W	单端模式: 通道 1 使能, VC0 提供 PD 偏置电压 差分模式: 通道 1 使能
CH2_EN	1	0x0	R/W	单端模式: 通道 2 使能, VC0 提供 PD 偏置电压

名称	位宽	初值	读写	描述
				差分模式：通道 2 使能
CH3_EN	1	0x0	R/W	单端模式：通道 3 使能，VC0 提供 PD 偏置电压 差分模式：通道 3 使能
CH4_EN	1	0x0	R/W	仅用于单端模式，通道 0 使能，VC1 提供 PD 偏置电压
CH5_EN	1	0x0	R/W	仅用于单端模式，通道 1 使能，VC1 提供 PD 偏置电压
CH6_EN	1	0x0	R/W	仅用于单端模式，通道 2 使能，VC1 提供 PD 偏置电压
CH7_EN	1	0x0	R/W	仅用于单端模式，通道 3 使能，VC1 提供 PD 偏置电压
OP_EN	1	0x0	R/W	时隙操作使能控制。 0：停止时隙操作 1：开始时隙操作
ECG_REG_SEL	1	0x1	R/W	ECG 选定控制寄存器映射使能控制。 0：对选定 ECG 控制寄存器的读写不映射到 ECG 1：对选定 ECG 控制寄存器的读写映射到 ECG
TSA_REG_SEL	1	0x1	R/W	时隙 A 选定控制寄存器映射使能控制。 0：对选定时隙控制寄存器的读写不映射到时隙 A 1：对选定时隙控制寄存器的读写映射到时隙 A
TSB_REG_SEL	1	0x1	R/W	时隙 B 选定控制寄存器映射使能控制。（选项同上）
TSC_REG_SEL	1	0x1	R/W	时隙 C 选定控制寄存器映射使能控制。（选项同上）
TSD_REG_SEL	1	0x1	R/W	时隙 D 选定控制寄存器映射使能控制。（选项同上）
RXBG_FLT_SEL	1	0x0	R/W	建议配置其值为 1。
RXBG_FBUF_EN	1	0x1	R/W	同上

14.2 时钟相关寄存器

名称	位宽	初值	读写	描述
TIMESLOT_PERIOD	24	0x0280	R/W	时隙工作周期。 时隙工作周期 = 低速时钟周期 * (TIMESLOT_PERIOD+1)
EXT_SYNC_EN	1	0x0	R/W	时隙外部同步使能控制。 0：时隙使用低速时钟驱动 1：时隙使用外部同步信号驱动

名称	位宽	初值	读写	描述
EXT_SYNC_IO	1	0x0	R/W	时隙外部同步信号源选择。 0: GPIO0 1: GPIO1
OSC32K_EN	1	0x0	R/W	32kHz 振荡器使能控制。 0: 32kHz 振荡器停止 1: 32kHz 振荡器工作
OSC32K_CAL	10	0x0168	R/W	32kHz 振荡器校准值。
OSC24M_MODE	1	0x0	R/W	24MHz 振荡器模式选择配置。 0: 高性能模式 1: 低功耗模式
OSC24M_CAL_EN	1	0x0	R/W	写 1 启动 24MHz 振荡器自动校准。 读取指示 24MHz 振荡器自动校准状态。 0: 未进行校准或已校准结束 1: 正在校准中
OSC24M_AUTO_CAL	6	0x00	RO	24MHz 振荡器自动校准值。
CLK_SEL	2	0x0	R/W	时钟选择。 00: 低速时钟使用内部 32kHz 振荡器 高速时钟使用内部 24MHz 振荡器 01: 低速时钟使用外部时钟输入 高速时钟使用内部 24MHz 振荡器 10: 低速时钟使用内部 32kHz 振荡器 高速时钟使用外部时钟输入 11: 低速时钟由高速时钟分频 高速时钟使用外部时钟输入
EXT_CLK_IO	1	0x0	R/W	外部时钟输入源选择。 0: GPIO0 1: GPIO1

14.3 GPIO 相关寄存器

名称	位宽	初值	读写	描述
----	----	----	----	----

名称	位宽	初值	读写	描述
GPIO0_CFG	2	0x0	R/W	GPIO0 模式配置。 00: GPIO0 不使能 01: GPIO0 配置为输出模式 (Push-Pull) 10: GPIO0 配置为输出模式 (Open-Drain) 11: GPIO0 配置为输入模式
GPIO1_CFG	2	0x0	R/W	GPIO1 模式配置。(选项同上)
GPIO0_POL	1	0x0	R/W	GPIO0 输出极性选择。 0: 默认极性 1: 极性反向
GPIO1_POL	1	0x0	R/W	GPIO1 输出极性选择。(选项同上)
GPIO0_OUT	4	0x0	R/W	GPIO0 输出源选择。 0000: 输出低电平 0001: 输出高电平 0010: 输出低速时钟 0011: 输出高速时钟的 750 分频 0100: 输出中断信号 其它: 内部测试用
GPIO1_OUT	4	0x0	R/W	GPIO1 输出源选择。 0000: 输出低电平 0001: 输出高电平 0010: 输出低速时钟 0011: 输出高速时钟的 750 分频 0100: 输出中断信号 其它: 内部测试用
GPIO_DS	2	0x0	R/W	GPIO 与通讯 IO 口驱动能力选择。 根据电源电压和 GPIO_DS 的配置。 GPIOx 与通讯 IO 端口具备不同的驱动能力 见电气参数说明表

14.4 中断相关寄存器

所有中断标志位，均可以通过写 1 清除。

名称	位宽	初值	读写	描述
INT_FIFO_DEPTH_THRD_EN_ECG	1	0x0	R/W	ECG FIFO 数据深度中断输出使能控制。 0: 此中断不输出 1: 此中断输出
INT_FIFO_DEPTH_THRD_EN_TSX	1	0x0	R/W	TSX FIFO 数据深度中断输出使能控制。 0: 此中断不输出 1: 此中断输出
INT_FIFO_OFLOW_EN_ECG	1	0x0	R/W	ECG FIFO 向上溢出中断输出使能控制。 0: 此中断不输出 1: 此中断输出
INT_FIFO_OFLOW_EN_TSX	1	0x0	R/W	TSX FIFO 向上溢出中断输出输出使能。 0: 此中断不输出 1: 此中断输出
INT_FIFO_UFLOW_EN_ECG	1	0x0	R/W	ECG FIFO 向下溢出中断输出使能控制。 0: 此中断不输出 1: 此中断输出
INT_FIFO_UFLOW_EN_TSX	1	0x0	R/W	TSX FIFO 向下溢出中断输出使能控制。 0: 此中断不输出 1: 此中断输出
INT_TIA_OV_EN	1	0x0	R/W	TIA 饱和中断输出使能控制。 0: 此中断不输出 1: 此中断输出
TIA_OV_CHGD_M0_EN	1	0x0	R/W	TIA 输出饱和修改数据模式 0 使能控制。 0: 不使能 1: LED 脉冲期间 TIA 饱和则修改 ADC 输出数据为饱和值
TIA_OV_CHGD_M1_EN	1	0x0	R/W	TIA 输出饱和修改数据模式 1 使能控制。 0: 不使能 1: 非 LED 脉冲期间 TIA 饱和则修改 ADC 输出数据为饱和值
INT_TEMP_EN	1	0x0	R/W	芯片温度检测使能控制。

名称	位宽	初值	读写	描述
				0: 此中断不使能 1: 当测试芯片温度过高时, 产生温度过高中断信号
INT_FIFO_AUTOCLR_DIS	1	0x0	R/W	读 FIFO 自动清中断配置。 0: 当读取 FIFO 时自动清除 FIFO 数据量阈值中断标志 1: 此功能不使能
INT_FIFO_DEPTH_THRD_ECG	1	0x0	R/W1C	ECG FIFO 数据深度中断标志位。 0: 未产生此中断 1: ECG FIFO 内数据量达到 FIFO_DEPTH_THRD_ECG+1 设置值时置位
INT_FIFO_DEPTH_THRD_TSA	1	0x0	R/W1C	TSA FIFO 数据深度中断标志位。 0: 未产生此中断 1: TSA FIFO 内数据量达到 FIFO_DEPTH_THRD_TSA+1 设置值时置位
INT_FIFO_DEPTH_THRD_TSB	1	0x0	R/W1C	TSB FIFO 数据深度中断标志位。 0: 未产生此中断 1: TSB FIFO 内数据量达到 FIFO_DEPTH_THRD_TSB+1 设置值时置位
INT_FIFO_DEPTH_THRD_TSC	1	0x0	R/W1C	TSC FIFO 数据深度中断标志位。 0: 未产生此中断 1: TSC FIFO 内数据量达到 FIFO_DEPTH_THRD_TSC+1 设置值时置位
INT_FIFO_DEPTH_THRD_TSD	1	0x0	R/W1C	TSD FIFO 数据深度中断标志位。 0: 未产生此中断 1: TSD FIFO 内数据量达到 FIFO_DEPTH_THRD_TSD+1 设置值时置位
INT_FIFO_OFLOW_ECG	1	0x0	R/W1C	ECG FIFO 向上溢出中断标志位。 0: 未产生此中断 1: ECG FIFO 满状态下发生写入时置位
INT_FIFO_OFLOW_TSA	1	0x0	R/W1C	TSA FIFO 向上溢出中断标志位。 0: 未产生此中断 1: TSA FIFO 满状态下发生写入时置位

名称	位宽	初值	读写	描述
INT_FIFO_OFLOW_TSB	1	0x0	R/W1C	TSB FIFO 向上溢出中断标志位。 0: 未产生此中断 1: TSB FIFO 满状态下发生写入时置位
INT_FIFO_OFLOW_TSC	1	0x0	R/W1C	TSC FIFO 向上溢出中断标志位。 0: 未产生此中断 1: TSC FIFO 满状态下发生写入时置位
INT_FIFO_OFLOW_TSD	1	0x0	R/W1C	TSD FIFO 向上溢出中断标志位。 0: 未产生此中断 1: TSD FIFO 满状态下发生写入时置位
INT_FIFO_UFLOW_ECG	1	0x0	R/W1C	ECG FIFO 向下溢出中断标志位。 0: 未产生此中断 1: ECG FIFO 空状态下发生读取时置位
INT_FIFO_UFLOW_TSA	1	0x0	R/W1C	TSA FIFO 向下溢出中断标志位。 0: 未产生此中断 1: TSA FIFO 空状态下发生读取时置位
INT_FIFO_UFLOW_TSB	1	0x0	R/W1C	TSB FIFO 向下溢出中断标志位。 0: 未产生此中断 1: TSB FIFO 空状态下发生读取时置位
INT_FIFO_UFLOW_TSC	1	0x0	R/W1C	TSC FIFO 向下溢出中断标志位。 0: 未产生此中断 1: TSC FIFO 空状态下发生读取时置位
INT_FIFO_UFLOW_TSD	1	0x0	R/W1C	TSD FIFO 向下溢出中断标志位。 0: 未产生此中断 1: TSD FIFO 空状态下发生读取时置位
INT_TIA_OV_TSA	1	0x0	R/W1C	时隙 A 中 TIA 输出饱和中断标志位。 0: 未产生此中断 1: 在时隙 A 中 TIA 输出饱和时置位
INT_TIA_OV_TSB	1	0x0	R/W1C	时隙 B 中 TIA 输出饱和中断标志位。(选项同上)
INT_TIA_OV_TSC	1	0x0	R/W1C	时隙 C 中 TIA 输出饱和中断标志位。(选项同上)
INT_TIA_OV_TSD	1	0x0	R/W1C	时隙 D 中 TIA 输出饱和中断标志位。(选项同上)

名称	位宽	初值	读写	描述
INT_HLEV_ECG	1	0x0	R/W1C	ECG 中数据过上阈值中断标志位。 0: 未产生此中断 1: ECG 数据大于 HIGH_LEVEL_ECG 中设置的值
INT_HLEV_TSA	1	0x0	R/W1C	时隙 A 中数据过上阈值中断标志位。 0: 未产生此中断 1: 在时隙 A 中数据大于 HIGH_LEVEL_TSX 中设置的值
INT_HLEV_TSB	1	0x0	R/W1C	时隙 B 中数据过上阈值中断标志位。(选项同上)
INT_HLEV_TSC	1	0x0	R/W1C	时隙 C 中数据过上阈值中断标志位。(选项同上)
INT_HLEV_TSD	1	0x0	R/W1C	时隙 D 中数据过上阈值中断标志位。(选项同上)
INT_LLEV_ECG	1	0x0	R/W1C	ECG 中数据过下阈值中断标志位。 0: 未产生此中断 1: ECG 数据小于 LOW_LEVEL_ECG 中设置的值
INT_LLEV_TSA	1	0x0	R/W1C	时隙 A 中数据过下阈值中断标志位。 0: 未产生此中断 1: 在时隙 A 中数据小于 LOW_LEVEL_TSX 中设置的值
INT_LLEV_TSB	1	0x0	R/W1C	时隙 B 中数据过下阈值中断标志位。(选项同上)
INT_LLEV_TSC	1	0x0	R/W1C	时隙 C 中数据过下阈值中断标志位。(选项同上)
INT_LLEV_TSD	1	0x0	R/W1C	时隙 D 中数据过下阈值中断标志位。(选项同上)
INT_OVER_TEMP	1	0x0	R/W1C	温度过高中断标志位。 0: 未产生此中断 1: 在芯片温度超过 110°C 时置位, 同时使 LED0_OUTX_EN_TSX=0、LED1_OUTX_EN_TSX=0; 在芯片温度低于 110°C 时, 中断标志位保持不变, LED0_OUTX_EN_TSX、LED1_OUTX_EN_TSX 会恢复
INT_TIMER	1	0x0	R/W1C	定时器中断标志位。 0: 未产生此中断 1: 计时器达到设定值时置位
INT_ECG_LO	1	0x0	R/W1C	脱落检测中断标志位。 0: 未产生此中断 1: ECG 直流脱落/交流脱落时置位
INT_FIFO_DEPTH_TH	1	0x0	R/W	ECG FIFO 数据深度中断 IO 选择。

名称	位宽	初值	读写	描述
RD_ECG_IO				0: 此中断通过 GPIO0 输出 1: 此中断通过 GPIO1 输出
INT_FIFO_DEPTH_TH RD_TSA_IO	1	0x0	R/W	TSA FIFO 数据深度中断 IO 选择。(选项同上)
INT_FIFO_DEPTH_TH RD_TSB_IO	1	0x0	R/W	TSB FIFO 数据深度中断 IO 选择。(选项同上)
INT_FIFO_DEPTH_TH RD_TSC_IO	1	0x0	R/W	TSC FIFO 数据深度中断 IO 选择。(选项同上)
INT_FIFO_DEPTH_TH RD_TSD_IO	1	0x0	R/W	TSD FIFO 数据深度中断 IO 选择。(选项同上)
INT_FIFO_OFLOW_E CG_IO	1	0x0	R/W	ECG FIFO 向上溢出中断 IO 选择。(选项同上)
INT_FIFO_OFLOW_T SA_IO	1	0x0	R/W	TSA FIFO 向上溢出中断 IO 选择。(选项同上)
INT_FIFO_OFLOW_T SB_IO	1	0x0	R/W	TSB FIFO 向上溢出中断 IO 选择。(选项同上)
INT_FIFO_OFLOW_T SC_IO	1	0x0	R/W	TSC FIFO 向上溢出中断 IO 选择。(选项同上)
INT_FIFO_OFLOW_T SD_IO	1	0x0	R/W	TSD FIFO 向上溢出中断 IO 选择。(选项同上)
INT_FIFO_UFLOW_E CG_IO	1	0x0	R/W	ECG FIFO 向下溢出中断 IO 选择。(选项同上)
INT_FIFO_UFLOW_T SA_IO	1	0x0	R/W	TSA FIFO 向下溢出中断 IO 选择。(选项同上)
INT_FIFO_UFLOW_T SB_IO	1	0x0	R/W	TSB FIFO 向下溢出中断 IO 选择。(选项同上)
INT_FIFO_UFLOW_T SC_IO	1	0x0	R/W	TSC FIFO 向下溢出中断 IO 选择。(选项同上)
INT_FIFO_UFLOW_T SD_IO	1	0x0	R/W	TSD FIFO 向下溢出中断 IO 选择。(选项同上)
INT_TIA_OV_TSA_IO	1	0x0	R/W	时隙 A 中 TIA 输出饱和中断 IO 选择。(选项同上)
INT_TIA_OV_TSB_IO	1	0x0	R/W	时隙 B 中 TIA 输出饱和中断 IO 选择。(选项同上)
INT_TIA_OV_TSC_IO	1	0x0	R/W	时隙 C 中 TIA 输出饱和中断 IO 选择。(选项同上)
INT_TIA_OV_TSD_IO	1	0x0	R/W	时隙 D 中 TIA 输出饱和中断 IO 选择。(选项同上)
INT_HLEV_ECG_IO	1	0x0	R/W	ECG 数据过上阈值中断 IO 选择。(选项同上)

名称	位宽	初值	读写	描述
INT_HLEV_TSA_IO	1	0x0	R/W	时隙 A 中数据过上阈值中断 IO 选择。(选项同上)
INT_HLEV_TSB_IO	1	0x0	R/W	时隙 B 中数据过上阈值中断 IO 选择。(选项同上)
INT_HLEV_TSC_IO	1	0x0	R/W	时隙 C 中数据过上阈值中断 IO 选择。(选项同上)
INT_HLEV_TSD_IO	1	0x0	R/W	时隙 D 中数据过上阈值中断 IO 选择。(选项同上)
INT_LLEV_ECG_IO	1	0x0	R/W	ECG 数据过下阈值中断 IO 选择。(选项同上)
INT_LLEV_TSA_IO	1	0x0	R/W	时隙 A 中数据过下阈值中断 IO 选择。(选项同上)
INT_LLEV_TSB_IO	1	0x0	R/W	时隙 B 中数据过下阈值中断 IO 选择。(选项同上)
INT_LLEV_TSC_IO	1	0x0	R/W	时隙 C 中数据过下阈值中断 IO 选择。(选项同上)
INT_LLEV_TSD_IO	1	0x0	R/W	时隙 D 中数据过下阈值中断 IO 选择。(选项同上)
INT_OVER_TEMP_IO	1	0x0	R/W	温度过高中断 IO 选择。(选项同上)
INT_TIMER_IO	1	0x0	R/W	定时器中断 IO 选择。(选项同上)
INT_ECG_LO_IO	1	0x0	R/W	脱落检测中断标志 IO 选择。(选项同上)

14.5 选定时隙相关寄存器

选定时隙相关寄存器均有“TSX”标识，表示每个寄存器均可影响 TSA~TSD 中的一个或多个时隙的配置。具体的，这受 TSA_REG_SEL~TSD_REG_SEL 寄存器的控制。当对选定时隙相关寄存器执行读写操作时，TSA_REG_SEL~TSD_REG_SEL 寄存器被选中的对应时隙相关寄存器将被写入或读取。当有多个时隙相关寄存器被选中时，写操作将使每个时隙相关寄存器写入同样的值，而读操作则将返回按照 TSA~TSD 顺序的最靠前一个的时隙相关寄存器的值。当希望向各时隙相关寄存器写入不同的配置时，需要单独选中，分别操作。

名称	位宽	初值	读写	描述
DWORD_DATA_TSX	1	0x0	R/W	TSX 时隙数据输出位宽设置。 0: 数据以 16bits 位宽输出 1: 数据以 24bits 位宽输出
INT_LLEV_EN_TSX	1	0x0	R/W	数据过下阈值中断输出使能控制。 0: 此中断不输出 1: 此中断输出
INT_HLEV_EN_TSX	1	0x0	R/W	数据过上阈值中断输出使能控制。 0: 此中断不输出 1: 此中断输出
LLEV_SHFT_CNT_TSX	3	0x0	R/W	下阈值数据位移设置。

名称	位宽	初值	读写	描述
				LOW_LEVEL_T SX 左移 LLEV_SHFT_CNT_T SX 位后与转换数据相比较。
HLEV_SHFT_CNT_T SX	3	0x0	R/W	上阈值数据位移设置。 HIGH_LEVEL_T SX 左移 HLEV_SHFT_CNT_T SX 位后与转换数据相比较。
LOW_LEVEL_ECG	16	0x0000	R/W	ECG 数据下阈值设置。 INT_LLEV_ECG 中断比较的基准。
HIGH_LEVEL_ECG	16	0x0000	R/W	ECG 数据上阈值设置。 INT_HLEV_ECG 中断比较的基准。
LOW_LEVEL_T SX	16	0x0000	R/W	时隙数据下阈值设置。 INT_LLEV_T SX 中断比较的基准。
HIGH_LEVEL_T SX	16	0x0000	R/W	时隙数据上阈值设置。 INT_HLEV_T SX 中断比较的基准。
LED0_OUTX_EN_T SX	6	0x00	R/W	LED 驱动器 0 输出通路使能。 对应 LED0~LED5 的输出。
LED1_OUTX_EN_T SX	6	0x00	R/W	LED 驱动器 1 输出通路使能。 对应 LED6~LED11 的输出。
LED0_CURRENT_T SX	7	0x00	R/W	LED 驱动器 0 电流设置。 0: LED 驱动器 0 在相应时隙中关闭 1~16: LED 驱动器 0 电流约等于 LED0_CURRENT_T SX (mA) 17~127: LED 驱动器 0 电流约等于 (LED0_CURRENT_T SX-16) *1.9+16 (mA)
LED1_CURRENT_T SX	7	0x00	R/W	LED 驱动器 1 电流设置。(选项同上)
LED_OFFSET_T SX	8	0x04	R/W	LED 脉冲偏移时间。 活动状态时间偏移结束到 LED 驱动器开始输出电流脉冲之间的时间间隔。(单位: μ s)
LED_MASK_T SX	16	0x0000	R/W	LED 脉冲屏蔽掩码。 在多脉冲时隙中, 对应脉冲是否屏蔽 LED 发射。 LSB 对应第一个脉冲, 以此类推, 根据 LED_MASK_SEL_T SX 寄存器选择超过 16 脉冲/8 脉冲的, 循环对应。

名称	位宽	初值	读写	描述
LED_WIDTH_TSX	8	0x03	R/W	LED 脉冲宽度。 LED 驱动器的输出脉冲宽度，对相应时隙中的所有 LED 驱动器均一样。（单位：μs）
PRE_WIDTH_TSX	8	0x07	R/W	预备状态时间。 相应时隙激活前链路连接在预备状态的时间。（单位：μs）
ACT_OFFSET_TSX	8	0x13	R/W	活动状态时间偏移。（单位：μs）
SUM_NUMB_TSA	3	0x0	R/W	时隙 A 采样数据累加数目。 2 ^{SUM_NUMB_TSA} 个 TSA 采样数据累加的结果存入 FIFO。
SUM_NUMB_TSB	3	0x0	R/W	时隙 B 采样数据累加数目。 2 ^{SUM_NUMB_TSB} 个 TSB 采样数据累加的结果存入 FIFO。
TIA_EN_TSX	1	0x0	R/W	TSX 时隙周期内 TIA 使能寄存器
TIA_VREF_TSX	2	0x0	R/W	TIA_VREF 电压选择。 00: 0.9V 01: 1.02V 10: 1.14V 11: 1.26V
TIA_GAIN_TSX	3	0x0	R/W	跨阻放大增益选择。 000: 12.5K 001: 25K 010: 50K 011: 100K 100: 200K 101: 400K 110: 800K 111: 1.6M
TIA_CAP_TSX	8	0x00	R/W	跨阻放大器反馈电容选择。 位图形式，多位可叠加。 bit0: 159fF

名称	位宽	初值	读写	描述
				bit1: 318fF bit2: 636fF bit3: 1.58pF bit4: 1.58pF bit5: 3.16pF bit6: 4.74pF bit7: 9.48pF
TIA_ADC_MODE_TS X	1	0x0	R/W	TIA_ADC 模式 LED 脉宽控制。 0: LED 脉宽受 LED_WIDTH 限制。 1: TIA ADC 模式 ADC 转换期间 LED 常亮。(LED_MASK 可作用于采样期间的 MASK)
CH0_TIA_DC_OV	1	0x0	R/W	通道 0 环境光导致的 TIA 正向或负向输出饱和标志位
CH1_TIA_DC_OV	1	0x0	R/W	通道 1 环境光导致的 TIA 正向或负向输出饱和标志位
CH2_TIA_DC_OV	1	0x0	R/W	通道 2 环境光导致的 TIA 正向或负向输出饱和标志位
CH3_TIA_DC_OV	1	0x0	R/W	通道 3 环境光导致的 TIA 正向或负向输出饱和标志位
CH0_TIA_LED_OV	1	0x0	R/W	通道 0 LED 光叠加环境光导致的 TIA 正向或负向输出饱和标志位
CH1_TIA_LED_OV	1	0x0	R/W	通道 1 LED 光叠加环境光导致的 TIA 正向或负向输出饱和标志位
CH2_TIA_LED_OV	1	0x0	R/W	通道 2 LED 光叠加环境光导致的 TIA 正向或负向输出饱和标志位
CH3_TIA_LED_OV	1	0x0	R/W	通道 3 LED 光叠加环境光导致的 TIA 正向或负向输出饱和标志位
CH0_TIA_DC_OVRN	1	0x0	R/W	通道 0 环境光导致的 TIA 输出负向饱和标志位
CH1_TIA_DC_OVRN	1	0x0	R/W	通道 1 环境光导致的 TIA 输出负向饱和标志位
CH2_TIA_DC_OVRN	1	0x0	R/W	通道 2 环境光导致的 TIA 输出负向饱和标志位
CH3_TIA_DC_OVRN	1	0x0	R/W	通道 3 环境光导致的 TIA 输出负向饱和标志位
CH0_TIA_LED_OVRN	1	0x0	R/W	通道 0 LED 光叠加环境光导致的 TIA 输出负向饱和标志位
CH1_TIA_LED_OVRN	1	0x0	R/W	通道 1 LED 光叠加环境光导致的 TIA 输出负向饱和标志位
CH2_TIA_LED_OVRN	1	0x0	R/W	通道 2 LED 光叠加环境光导致的 TIA 输出负向饱和标志位
CH3_TIA_LED_OVRN	1	0x0	R/W	通道 3 LED 光叠加环境光导致的 TIA 输出负向饱和标志位

名称	位宽	初值	读写	描述
LED_MASK_SEL_TSX	1	0x0	R/W	LED MASK 作用域选择。 0: LED MASK 作用于多次积分时的 LED 脉冲, 此模式下 LED_MASK 有效位为 16 位。 1: LED MASK 作用于多次采样, 单次采样内的 LED 脉冲状态一致, 此模式下 LED_MASK 有效位为低 8 位。
IOC_AMBIENT_EN_TSX	1	0x1	R/W	环境光消除功能使能控制, LED 发光之前的时候作用。 0: 环境光消除功能关闭 1: 环境光消除功能打开
IOC_LED_DC_EN_TSX	1	0x0	R/W	LED DC 消除功能使能控制, 在 3μs LED 发光的时候作用。 0: LED DC 消除功能关闭 1: LED DC 消除功能打开
IOC_LED_DC_CURRENT_TSX	9	0x000	R/W	输入偏置 LED 直流部分消除电流。 产生的消除电流 = $IOC_LED_DC_CURRENT * 0.416 \mu A$
IOC_AMBIENT_CURRENT_TSX	10	0x000	R/W	输入偏置 环境光部分消除电流。 产生的消除电流 = $IOC_AMBIENT_CURRENT * 0.208 \mu A$
ALC_EN_TSX	1	0x1	R/W	环境光抑制模块控制。 0: 环境光抑制模块关闭 1: 环境光抑制模块打开
ALC_BYP_TSX	1	0x0	R/W	环境光抑制模块旁路控制。 0: 信号链路经过环境光抑制模块 1: 信号链路不经过环境光抑制模块
INTG_EN_TSX	1	0x1	R/W	积分器使能控制。 0: 积分器关闭 1: 积分器打开
ALC_INTG_BYP_TSX	1	0x0	R/W	环境光抑制模块及积分器旁路控制。

名称	位宽	初值	读写	描述
				0: 信号链路经过环境光抑制模块及积分器 1: 信号链路不经过环境光抑制模块及积分器
INTG_AS_BUFF_TSX	1	0x0	R/W	积分器工作模式选择。 0: 作为积分器 1: 作为缓冲器
BUFF_GAIN_TSX	1	0x0	R/W	积分器增益选择。 0: 0dB 1: -3dB
INTG_INPUT_RES_TSX	2	0x0	R/W	积分器输入电阻选择。 00: 680KΩ 01: 340KΩ 10: 170KΩ
INTG_3DB_TSX	1	0x0	R/W	积分器增益选择。 0: 0dB 1: +3dB
INTG_OFFSET_TSX	8	0x16	R/W	积分器偏移时间。 活动状态偏移结束到积分器开始积分之间的时间间隔。 (单位: μs)
INTG_FINE_OFFSET_TSX	5	0x06	R/W	积分器偏移时间微调。 活动状态偏移结束到积分器开始正积分之间的时间间隔, 与 INTG_OFFSET_TSX 叠加。(单位: 1/24μs)
INTG_WIDTH_TSX	8	0x04	R/W	积分时间。 积分器积分时间设置, 正积分时间窗口和负积分时间相等, 均等于此设置值。(单位: μs)
SND_INTG_MASK	1	0x0	R/W	每次积分第二个窗口掩码控制 (每次积分有正反两个积分窗口)。 0: 不做掩码 1: 掩码
REVERSE_INTG_TSX	16	0x0000	R/W	反向积分掩码。 在多积分时隙中, 对应积分周期是否反向 (即负积分在前)。LSB 对应第一个积分周期, 以此类推, 超过 16 个积分周期的, 循环对应。

名称	位宽	初值	读写	描述
				0: 先正向积分, 后负向积分 1: 先负向积分, 后正向积分
REVERSE_INTG_WIT H_REP_LEV_TSX	8	0x00	R/W	多次采样模式下反向积分掩码。 在一次采样周期内, 对 REVERSE_INTG_TSX 反向积分掩码再次进行正反向设定。 LSB 对应第一个采样周期, 以此类推, 超过 8 个采样周期的, 循环对应。 0: 保持 REVERSE_INTG_TSX 积分设定 1: 反向 REVERSE_INTG_TSX 积分设定
SUBTRACTION_TSX	8	0x00	R/W	数据取反掩码。 在多次转换时隙中, 对应转换数据是否取反。LSB 对应第一次转换, 以此类推, 超过 8 次转换的, 循环对应。
MOD_OFFSET_TSX	8	0x00	R/W	MOD 调制模式下脉冲偏移时间。 活动状态偏移结束到 MOD 模式开始之间的时间间隔。 (单位: μs)
MOD_WIDTH_TSX	8	0x03	R/W	调制宽度。 调制模式时, 调制窗口的宽度。(单位: μs)
MOD_TYPE_TSX	2	0x0	R/W	调制模式选择。 00: 非调制模式 01: 浮空调制 10: 非浮空调制 11: 保留
ADC_ADJUST_ECG	16	0x0000	R/W	ECG ADC 失调校正。 每次转换结果自动加上校正输出。
ADC_ADJUST_TSX	16	0x0000	R/W	TSX ADC 失调校正。 每次转换结果自动加上校正输出。
NUM_REPEAT_TSX	8	0x00	R/W	每时隙转换次数。 每时隙转换次数 = NUM_REPEAT_TSX + 1
NUM_INT_TSX	4	0x0	R/W	每次转换积分次数。 每次转换积分次数 = NUM_INT_TSX + 1 每次积分包含一次对应 LED 驱动器发射。

名称	位宽	初值	读写	描述
SUB_PERIOD_T SX	4	0x0	R/W	时隙次级分频系数。 本时隙 (SUB_PERIOD+1) 个主时隙周期运行一次。
OVER_TEMP_FLAG	1	0x0	RO	芯片温度超高标志位。 芯片温度超过 110°C 时自动置位; 芯片温度重新低于 110°C 时自动复位。
TIMER_INT_MODE	1	0x0	R/W	定时器中断模式选择控制。 0: 中断脉冲持续直至中断标志位被清除 1: 中断脉冲持续 4 个低速时钟周期
TIMER_EN	1	0x0	R/W	定时器使能控制。 0: 不启用 1: 启用
TIMER_SUBPERIOD	8	0x00	R/W	定时器周期。 定时器周期 = 时隙工作周期 * (TIMER_SUBPERIOD+1)

14.5.1 输入开关矩阵控制寄存器

根据应用需求配置输入开关矩阵控制寄存器。

名称	位宽	初值	读写	描述
INO_PRE_CON_T SX	3	0x2	R/W	INO 端口预备状态连接。 bit1~bit0 00: 浮空 01: 连接到 INTVC 10: 连接到 TIA_VREF 11: 连接到 TIA_VCOM bit2 0: 不连接到 CH0 TIA_N 1: 连接到 CH0 TIA_N
INO_ACT_CON_T SX	3	0x4	R/W	INO 端口活动状态连接。(选项同上)
IN1_PRE_CON_T SX	4	0x1	R/W	IN1 端口预备状态连接。 bit1~bit0 00: 浮空 01: 连接到 INTVC

名称	位宽	初值	读写	描述
				10: 连接到 TIA_VREF 11: 连接到 TIA_VCOM bit3~bit2 00: 浮空 01: 连接到 CH1 TIA_N 10: 浮空 11: 连接到 CH0 TIA_N
IN1_ACT_CON_T SX	4	0x1	R/W	IN1 端口活动状态连接。(选项同上)
IN2_PRE_CON_T SX	3	0x0	R/W	IN2 端口预备状态连接。 bit1~bit0 00: 浮空 01: 连接到 INTVC 10: 连接到 TIA_VREF 11: 连接到 TIA_VCOM bit2 0: 不连接到 CH2 TIA_N 1: 连接到 CH2 TIA_N
IN2_ACT_CON_T SX	3	0x0	R/W	IN2 端口活动状态连接。(选项同上)
IN3_PRE_CON_T SX	4	0x0	R/W	IN3 端口预备状态连接。 bit1~bit0 00: 浮空 01: 连接到 INTVC 10: 连接到 TIA_VREF 11: 连接到 TIA_VCOM bit3~bit2 00: 浮空 01: 连接到 CH3 TIA_N 10: 浮空 11: (IN1_CONT_IN3_PRE=0), 连接到 CH2 TIA_N 11: (IN1_CONT_IN3_PRE=1), 连接到 CH0 TIA_N

名称	位宽	初值	读写	描述
IN3_ACT_CON_T SX	4	0x0	R/W	IN3 端口活动状态连接。(选项同上)
IN1_CON_IN3_PRE_T SX	1	0x0	R/W	时隙周期预备状态时合并输入选择。 需结合 IN3_PRE_CON_T SX 进行配置。 0: IN0, IN1 连接到 CH0 TIA_N IN2, IN3 连接到 CH2 TIA_N 1: IN0, IN1, IN2, IN3 连接到 CH0 TIA_N
IN1_CON_IN3_ACT_T SX	1	0x0	R/W	时隙周期活动状态时合并输入选择。 需结合 IN3_ACT_CON_T SX 进行配置。 0: IN0, IN1 连接到 CH0 TIA_N IN2, IN3 连接到 CH2 TIA_N 1: IN0, IN1, IN2, IN3 连接到 CH0 TIA_N
IN01_SLP_CON	3	0x0	R/W	IN0 和 IN1 端口在时隙周期的睡眠期间状态连接。 000: 浮空 001: IN0 连接 INTVC, IN1 浮空 010: IN0 浮空, IN1 连接 INTVC 011: IN0 & IN1 连接 INTVC 1XX: IN0 连接 IN1
IN23_SLP_CON	3	0x0	R/W	IN2 和 IN3 端口在时隙周期的睡眠期间状态连接。 000: 浮空 001: IN2 连接 INTVC, IN3 浮空 010: IN2 浮空, IN3 连接 INTVC 011: IN2 & IN3 连接 INTVC 1xx: IN2 连接 IN3
INTVC_SEL_T SX	2	0x0	R/W	时隙内 VC 电压选择。 00: AVDD18 01: TIA_VREF 10: TIA_VREF + 250mV 11: GND

名称	位宽	初值	读写	描述
INTVC_SEL_MOD_TS X	2	0x0	R/W	调制模式时，调制窗口期间的 VC 电压选择。 00: AVDD18 01: TIA_VREF 10: TIA_VREF + 250mV 11: GND
INTVC_SLP	2	0x0	R/W	INTER VC 在睡眠状态时的选择。 00: AVDD18 01: GND 10: 浮空 11: 保留
VC0_SLP_SEL	2	0x0	R/W	VC0 PAD 在睡眠时的开关选择。 00: INTVC 01: AVDD18 10: GND 11: FLOAT
VC1_SLP_SEL	2	0x0	R/W	VC1 PAD 在睡眠时的开关选择。 00: INTVC 01: AVDD18 10: GND 11: FLOAT
VC0_SEL_TSX	2	0x0	R/W	VC0 PAD 在预备和活动状态时开关选择。 00: INTVC 01: AVDD18 10: GND 11: FLOAT
VC1_SEL_TSX	2	0x0	R/W	VC1 PAD 在预备和活动状态时开关选择。 00: INTVC 01: AVDD18 10: GND 11: FLOAT

名称	位宽	初值	读写	描述
VC0_MOD_SEL_TSX	2	0x0	R/W	调制模式下，VC0 PAD 在调制窗口时开关选择。 00: INTVC 01: AVDD18 10: GND 11: FLOAT
VC1_MOD_SEL_TSX	2	0x0	R/W	调制模式下，VC1 PAD 在调制窗口时开关选择。 00: INTVC 01: AVDD18 10: GND 11: FLOAT
VC0_INPUT_PRE_CON_TSX	3	0x0	R/W	VC0 PAD 在预备状态时开关选择。 bit0: TIA_VCOM bit1: IN0 bit2: CH0 TIA_P
VC1_INPUT_PRE_CON_TSX	3	0x0	R/W	VC1 PAD 在预备状态时开关选择。 bit0: TIA_VCOM bit1: IN1 bit2: CH1 TIA_P
VC2_INPUT_PRE_CON_TSX	3	0x0	R/W	VC2 PAD 在预备状态时开关选择。 bit0: TIA_VCOM bit1: IN2 bit2: CH2 TIA_P
VC3_INPUT_PRE_CON_TSX	3	0x0	R/W	VC3 PAD 在预备状态时开关选择。 bit0: TIA_VCOM bit1: IN3 bit2: CH3 TIA_P
VC0_INPUT_ACT_CON_TSX	3	0x0	R/W	VC0 PAD 在活动状态时开关选择。 bit0: TIA_VCOM bit1: IN0

名称	位宽	初值	读写	描述
				bit2: CH0 TIA_P
VC1_INPUT_ACT_CON_T SX	3	0x0	R/W	VC1 PAD 在活动状态时开关选择。 bit0: TIA_VCOM bit1: IN1 bit2: CH1 TIA_P
VC2_INPUT_ACT_CON_T SX	3	0x0	R/W	VC2 PAD 在活动状态时开关选择。 bit0: TIA_VCOM bit1: IN2 bit2: CH2 TIA_P
VC3_INPUT_ACT_CON_T SX	3	0x0	R/W	VC3 PAD 在活动状态时开关选择。 bit0: TIA_VCOM bit1: IN3 bit2: CH3 TIA_P

14.6 数据寄存器

名称	位宽	初值	读写	描述
LPFCH0_CFG	5	0x00	R/W	CHANNEL0 LPF 配置。 1、Bit[4:0]=0xxx0: 不使用 2、Bit[4:0]=0xxx1: 配置为 ECG 使用 3、Bit[4:0]=1xxx 时, 按照如下配置为 PPG 使用 (TIMESLOTA/B/C/D 选择配置 CH0/CH1/CH2/CH3 选择配置) bit3~bit2: 00: TSA 01: TSB 10: TSC 11: TSD bit1~bit0: 00: CH0 01: CH1 10: CH2

名称	位宽	初值	读写	描述
				11: CH3 如果 ECG 要用 LPF, 必须使用 CHANNEL0 LPF。
LPFCH1_CFG	5	0x00	R/W	CHANNEL1 LPF 配置。 1、Bit[4:0]=0xxx0: 不使用 2、Bit[4:0]=0xxx1: 配置为 CHANNEL0 LPF 串联使用 3、Bit[4:0]=1xxxx 时, 按照如下配置为 PPG 使用 (TIMESLOTA/B/C/D 选择配置 CH0/CH1/CH2/CH3 选择配置) bit3~bit2: 00: TSA 01: TSB 10: TSC 11: TSD bit1~bit0: 00: CH0 01: CH1 10: CH2 11: CH3
LPFCH2_CFG	5	0x00	R/W	CHANNEL2 LPF 配置。 1、Bit[4:0]=0xxx0: 不使用 2、Bit[4:0]=0xxx1: 配置为 CHANNEL1 LPF 串联使用 3、Bit[4:0]=1xxxx 时, 按照如下配置为 PPG 使用 (TIMESLOTA/B/C/D 选择配置 CH0/CH1/CH2/CH3 选择配置) bit3~bit2: 00: TSA 01: TSB 10: TSC 11: TSD bit1~bit0: 00: CH0

名称	位宽	初值	读写	描述
				01: CH1 10: CH2 11: CH3
LPFCH3_CFG	5	0x00	R/W	CHANNEL3 LPF 配置。 1、Bit[4:0]=0xxx0: 不使用 2、Bit[4:0]=0xxx1: 配置为 CHANNEL2 LPF 串联使用 3、Bit[4:0]=1xxxx 时, 按照如下配置为 PPG 使用 (TIMESLOTA/B/C/D 选择配置 CH0/CH1/CH2/CH3 选择配置) bit3~bit2: 00: TSA 01: TSB 10: TSC 11: TSD bit1~bit0: 00: CH0 01: CH1 10: CH2 11: CH3
FIFO_DATA_ECG	16/ 24	0xFFFF / 0xFFFF FF	RO	ECG FIFO 数据。 采用小端模式输出, 连续读不会自加寄存器地址, 而会依先进先出次序读出转换数据。
FIFO_DATA_TSA	16/ 24	0xFFFF / 0xFFFF FF	RO	TSA FIFO 数据。 采用小端模式输出, 连续读不会自加寄存器地址, 而会依先进先出次序读出转换数据。
FIFO_DATA_TSB	16/ 24	0xFFFF / 0xFFFF FF	RO	TSB FIFO 数据, 采用小端模式输出。连续读不会自加寄存器地址, 而会依先进先出次序读出转换数据。
FIFO_DATA_TSC	16/ 24	0xFFFF / 0xFFFF FF	RO	TSC FIFO 数据, 采用小端模式输出。连续读不会自加寄存器地址, 而会依先进先出次序读出转换数据。
FIFO_DATA_TSD	16/ 24	0xFFFF / 0xFFFF FF	RO	TSD FIFO 数据。

名称	位宽	初值	读写	描述
		0xFFFF FF		采用小端模式输出。连续读不会自加寄存器地址，而会依先进先出次序读出转换数据。
FIFO_STA_ADR_ECG	10	0x000	R/W	ECG FIFO 起始地址。
FIFO_STA_ADR_TSX	10	0x000	R/W	TSX FIFO 起始地址。
FIFO_SIZE_ECG	10	0x000	R/W	ECG FIFO 大小为 FIFO_SIZE_ECG+1，以字节为单位。
FIFO_SIZE_TSX	10	0x000	R/W	TSX FIFO 大小为 FIFO_SIZE_TSX+1，以字节为单位。
FIFO_DEPTH_THRD_ECG	10	0x000	R/W	ECG FIFO 数据深度中断阈值设置为 FIFO_DEPTH_THRD_ECG+1，以字节为单位。
FIFO_DEPTH_THRD_TSX	10	0x000	R/W	TSX FIFO 数据深度中断阈值设置为 FIFO_DEPTH_THRD_TSX+1，以字节为单位。
FIFO_BYTE_COUNT_ECG	11	0x000	RO	ECG FIFO 数据深度指示，以字节为单位。
FIFO_BYTE_COUNT_TSA	11	0x000	RO	TSA FIFO 数据深度指示，以字节为单位。
FIFO_BYTE_COUNT_TSB	11	0x000	RO	TSB FIFO 数据深度指示，以字节为单位。
FIFO_BYTE_COUNT_TSC	11	0x000	RO	TSC FIFO 数据深度指示，以字节为单位。
FIFO_BYTE_COUNT_TSD	11	0x000	RO	TSD FIFO 数据深度指示，以字节为单位。

14.7 ECG 相关寄存器

名称	位宽	初值	读写	描述
ECG_SP_RATE_SEL	3	0x0	R/W	<p>ECG 数据采样速率选择。</p> <p>1、当 bit 0 配置为 0 时，根据 bit2~bit1 的值配置不同的采样速率：</p> <p>00: 1ksps 01: 500sps 1x: 250sps</p> <p>2、当 bit 0 配置为 1 时，根据 bit2~bit1 的值配置不同的采样速率：</p> <p>00: 1.2ksps 01: 600sps 1x: 300sps</p>
ECG_DATA_MODE	2	0x0	R/W	<p>ECG 数据位宽选择。</p> <p>00: 24bit 选择</p>

名称	位宽	初值	读写	描述
				其它 16bit 模式： 01: 16 比特选择 1 (24 位的高 16 位) 10: 16 比特选择 2 (24 位的 bit19~bit4 位) 11: 16 比特选择 3 (24 位的 bit21~bit6 位)
ECG_ADC_INPUT_SHORT	1	0x0	R/W	ECG ADC 输入短路设置。 0: ECG ADC 输入不短路连接 1: ECG ADC 输入短路并连接 VREF

14.8 DCLO/ACLO 相关

名称	位宽	初值	读写	描述
ECG_ACLO_EN	1	0x0	R/W	AC 脱落检测使能控制。 0: AC 脱落检测不使能 1: AC 脱落检测使能
ECG_DCLO_EN	1	0x0	R/W	DC 脱落检测使能控制。 0: DC 脱落检测不使能 1: DC 脱落检测使能
ECG_RLD_EN	1	0x0	R/W	右腿驱动使能控制。 0: 右腿驱动不使能 1: 右腿驱动使能
ECG_ACCOUPLE_EN	1	0x0	R/W	ECG AC 耦合或两电极模式使能控制。 0: AC 耦合或两电极模式不使能 1: AC 耦合或两电极模式使能
ECG_ACRES_SEL	1	0x0	R/W	ECG 三电极 AC 耦合或两电极模式下，输入引脚连接到 VREF 的电阻选择。 0: 200MΩ 1: 2.5GΩ
ECG_DCLO_POLARITY_IP_R	1	0x0	R/W	ECG 直流脱落检测正输入电极电流方向配置。 0: 电流方向从人体流向芯片 1: 电流方向从芯片流向人体

名称	位宽	初值	读写	描述
ECG_DCLO_POLARITY_I N_R	1	0x0	R/W	ECG 直流脱落检测负输入电极电流方向配置。 0: 电流方向从人体流向芯片 1: 电流方向从芯片流向人体
ECG_DCLO_MAG	4	0x0	R/W	ECG 直流脱落检测电流幅值。 产生的直流脱落检测电流 = ECG_DCLO_MAG * 2 nA
ECG_ACLO_MAG	4	0x0	R/W	ECG 交流脱落检测电流幅值。 0000: 无电流 0001: 0.22nA 0010: 0.67nA 0100: 2nA 1000: 6nA 可以组合使用 例: 1101 代表 6nA+2nA+0.22nA
ECG_ACLO_AMP_DET	16	0x00 00	RO	ECG 交流脱落检测信号幅值。 0x7FFF 表示 500mV, 1LSB 表示 15.265μV
ECG_ACLO_AMP_THRD	15	0x00 00	R/W	ECG 交流脱落检测比较阈值设定。 0x7FFF 表示 500mV, 1LSB 表示 15.265μV
ECG_INPUTRC	2	0x0	R/W	ECG 输入引脚对地或差分电容配置。 00: 无电容 01: 3.3pF 对地电容, 3.3pF 差分电容 (建议 AC 耦合模式下配置此项) 10: 6.6pF 对地电容 (建议 DC 耦合模式下配置此项) 11: 10pF 对地电容, 3.3pF 差分电容
ECG_RLD_CONFIG	5	0x00	R/W	ECG 右腿驱动配置。 bit4~bit3 配置右腿驱动输出选择: 00: 右腿驱动放大器的输出 01: 共模输入电压 10: AVSS 11: AVDD18 bit2~bit1 右腿驱动放大器的输入电阻连接配置:


名称	位宽	初值	读写	描述
				00: 无电阻 01: 200KΩ 10: 500KΩ 11: 1MΩ bit0 右腿驱动放大器的反馈电容连接配置: 0: 右腿驱动放大器不接反馈电容 1: 右腿驱动放大器连接 20pF 反馈电容
INT_ECG_ADC_OV_EN	1	0x0	R/W	ECG ADC 满量程检测中断输出使能控制。 0: 此中断不输出 1: 此中断输出
INT_ECG_ACLO_EN	1	0x0	R/W	ECG 交流脱落检测中断输出使能控制。 0: 此中断不输出 1: 此中断输出
INT_ECG_DCLO_EN	1	0x0	R/W	ECG 直流脱落检测中断输出使能控制。 0: 此中断不输出 1: 此中断输出
INT_ECGIN_DCLO_HI_EN	1	0x0	R/W	ECG 负输入电极直流脱落检测高阈值中断输出使能控制。 0: 此中断不输出 1: 此中断输出
INT_ECGIP_DCLO_HI_EN	1	0x0	R/W	ECG 正输入电极直流脱落检测高阈值中断输出使能控制。 0: 此中断不输出 1: 此中断输出
INT_ECG_RLD_DCLO_HI_EN	1	0x0	R/W	ECG 右腿驱动直流脱落检测高阈值中断输出使能控制。 0: 此中断不输出 1: 此中断输出
INT_ECG_RLD_DCLO_LO_EN	1	0x0	R/W	ECG 右腿驱动直流脱落检测低阈值中断输出使能控制。 0: 此中断不输出 1: 此中断输出
INT_ECG_ADC_OV	1	0x0	R/W 1C	ECG ADC 满量程检测中断标志位。 0: 未产生中断

名称	位宽	初值	读写	描述
				1: ECG ADC 满量程时置位
INT_ECG_ACLO	1	0x0	R/W 1C	ECG 交流脱落检测中断标志位。 0: 未产生中断 1: 交流脱落时置位
INT_ECG_DCLO	1	0x0	R/W 1C	ECG 直流脱落检测中断标志位。 0: 未产生中断 1: 直流脱落时置位
INT_ECGIN_DCLO_HI	1	0x0	R/W 1C	ECG 负输入电极直流脱落检测高阈值中断标志位。 0: 未产生中断 1: 负输入电极直流脱落超过高阈值时置位
INT_ECGIP_DCLO_HI	1	0x0	R/W 1C	ECG 正输入电极直流脱落检测高阈值中断标志位。 0: 未产生中断 1: 正输入电极直流脱落超过高阈值时置位
INT_ECG_RLD_DCLO_HI	1	0x0	R/W 1C	ECG 右腿驱动直流脱落检测高阈值中断标志位。 0: 未产生中断 1: 右腿驱动直流脱落超过高阈值时置位
INT_ECG_RLD_DCLO_LO	1	0x0	R/W 1C	ECG 右腿驱动直流脱落检测低阈值中断标志位。 0: 未产生中断 1: 右腿驱动直流脱落低于低阈值时置位
STA_ECG_ADC_OV	1	0x0	RO	ECG ADC 满量程检测状态标志位。 0: 未产生此标志 1: 产生 ADC 满量程检测标志
STA_ECG_ACLO	1	0x0	RO	ECG 交流脱落检测状态标志位。 0: 未产生此标志 1: 产生交流脱落检测标志
STA_ECG_DCLO	1	0x0	RO	ECG 直流脱落检测状态标志位。 0: 未产生此标志 1: 产生直流脱落检测标志
STA_ECGIN_DCLO_HI	1	0x0	RO	ECG 负输入电极直流脱落检测高阈值状态标志位。


名称	位宽	初值	读写	描述
				0: 未产生此标志 1: 产生负输入电极直流脱落检测高阈值标志
STA_ECGIP_DCLO_HI	1	0x0	RO	ECG 正输入电极直流脱落检测高阈值状态标志位。 0: 未产生此标志 1: 产生正输入电极直流脱落检测高阈值标志
STA_ECG_RLD_DCLO_HI	1	0x0	RO	ECG 右腿驱动直流脱落检测高阈值状态标志位。 0: 未产生此标志 1: 产生右腿驱动直流脱落检测高阈值标志
STA_ECG_RLD_DCLO_LO	1	0x0	RO	ECG 右腿驱动直流脱落检测低阈值状态标志位。 0: 未产生此标志 1: 产生右腿驱动直流脱落检测低阈值标志

15 封装与包装信息


15.1 封装外形尺寸



QFN-32




WLCSP-28




OLGA-21

15.2 包装材料信息




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



产品型号	封装类型	引脚总数	每卷芯片颗数	卷轴直径 (mm)	卷轴宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	PIN1 象限
ZSBM8000-QN	QFN32	32	3000	433	12	4	4	0.95	8	12	Q1
ZSBM8002-LG	OLGA21	20	3000	330	12	4.4	4.4	1.1	8	12	Q1

TAPE AND REEL BOX DIMENSIONS



产品型号	封装类型	引脚总数	每卷芯片颗数	长 L (mm)	宽 W (mm)	高 H (mm)
ZSBM8000-QN	QFN32	32	3000	336	336	48
ZSBM8002-LG	OLGA21	20	3000	405	370	150

16 型号列表

型号	封装	备注
ZSBM8000-QN	32 引脚 QFN 封装	独立 AFE，可支持多路 PD，适合智能手表等用途。
ZSBM8000-WL	28 引脚 WLCSP 封装	独立 AFE，晶圆级封装，小尺寸，适合空间敏感的应用。
ZSBM8002-LG	21 引脚光学 OLGA 封装	透明的光学封装，集成高性能光电二极管，适合要求高集成度的手环手表或空间紧张的智能戒指、耳机等应用。
ZSBM8005-WL	28 引脚 WLCSP 封装	独立 AFE，可支持两路 PD，适合智能戒指、耳机等用途。

联系方式

总部地址：北京市门头沟区莲石湖西路 98 号石龙阳光大厦 23 层

电话：010-60802986

深圳分公司/销售中心地址：深圳市南山区科技中二路软件园一期 1 栋 3 楼 302-7

业务联系邮箱：sales@zettasensing.com

修订历史记录

日期	版本	说明
2024 年 01 月 15 日	1.00	首次发布。
2024 年 02 月 06 日	1.01	修改封装信息等。
2024 年 03 月 01 日	1.02	修正一些描述错误。
2024 年 03 月 19 日	1.03	修改一些描述细节。
2024 年 04 月 07 日	1.04	修改一些描述细节。
2024 年 04 月 15 日	1.05	增加包装信息；增加 WLCSP 封装信息。
2024 年 04 月 29 日	1.06	修改 WLCSP 封装信息。
2024 年 09 月 24 日	1.07	修改 8002 封装信息。
2024 年 10 月 24 日	1.08	修改图 4 中 t4、t5 顺序。
2025 年 08 月 22 日	1.09	修改调制模式描述。

法律声明

北京泽声科技有限公司（以下简称泽声科技）保留随时对产品规格及本文档进行修改而不另行通知的权力。用户购买泽声科技产品或基于泽声科技产品进行设计前，应与泽声科技联系以取得最新的信息。

本文档信息仅供用户参考，泽声科技不对包括但不限于信息的准确性、完整性、知识产权等做任何明示或暗示的保证。泽声科技不对因使用本文档信息所造成的任何损失担负赔偿责任。

在系统中使用、整合泽声科技产品的人员（以下简称开发人员）应理解并同意，开发人员应自行实施独立的分析、评价和判断，且应全权负责并确保应用的安全性。开发人员的应用应符合所有适用的法律与行业规范。

除明确指出外，泽声科技不对产品达到或符合任何特定行业标准或安全标准做出暗示的保证，也不对产品未达到任何特定行业标准或安全标准而承担任何责任。如泽声科技宣称产品“有助于”、“适用于”特定行业标准或安全标准，意味着该产品设计上旨在帮助客户开发自己的符合相关特定行业标准或安全标准的产品，而不说明泽声科技的产品具有任何安全保证功能。开发人员必须确保其设计遵守适用于其应用的相关标准和安全要求。除非获得针对特定产品应用的授权，否则开发人员不可将泽声科技产品用于关乎性命的医疗设备（指出现故障会导致严重身体伤害或死亡的医疗设备）。