


自主封測 品質把控 售後保障


WEB | WWW.TDSEMIC.COM




電源管理




顯示驅動




二三極管



LDO穩壓器




觸摸芯片



MOS管




運算放大器



存儲芯片



MCU



串口通信

TD32F103VCT6+TD

產品規格說明書

1 产品特性

系统与架构

32 位 Arm®Cortex®-M3 内核

最高工作频率为 96MHz

时钟与存储器

HSECLK: 支持 4MHz~16 MHz 外部晶体振荡器

LSECLK: 支持 32.768KHz 晶体/陶瓷振荡器

HSICLK: 出厂校准的 8MHz RC 振荡器

LSICLK: 40KHz RC 振荡器

Flash 容量最高 128KB

SRAM 容量最高 36KB

电源与低功耗模式

复位供电电压 2.0V~3.6V

支持可编程电压监测器(PVD)

支持睡眠, 停机和待机三种低功耗模式

VBAT 供电可支持 RTC 及备用寄存器工作

ADC 及温度传感器

2 个 12bit 精度的 ADC, 支持 16 个输入通道

ADC 电压转换范围: 0~VDDA

支持双采样和保持功能

1 个内部温度传感器

I/O

可选择 80/51/37/26 个 I/O, 由封装型号决定

所有 I/O 均可以映射到 16 个外部中断

DMA

1 个 DMA, 支持 7 个独立的可配置通道

定时器

1 个 16 位高级定时器 TMR1, 支持死区控制和紧急刹车功能

3 个 16 位通用定时器 TMR2/3/4, 每个定时器拥有 4 个独立通道支持输入捕获、输出比较、PWM 与脉冲计数等功能

2 个看门狗定时器, 分别为独立型 IWDG 和窗口型 WWDG

1 个 24 位自减型系统定时器 Sys TickTimer

通信接口

最多 3 个 USART, 支持 ISO7816、LIN 和 IrDA 等功能

最多 2 个 I2C, 支持 SMBus/PMBus

最多 2 个 SPI, 最大传输速度 18Mbps

最多 1 个 QSPI, 支持单线和四线访问 flash 和 DMA

1 个 USB2.0 FS Device

最多 2 个 CAN2.0B, 可支持 USB 和 CAN 可同时独立工作

1 个 CRC 单元

支持 96 位不可改写的唯一 ID

串行调试接口 SWD 和 JTAG

芯片封装

LQFP100/LQFP64/LQFP48/QFN36

应用领域

医疗设备、 外设、工业控制、智能仪表、家用电器

目录

1 产品特性	1
2 产品信息	6
3 引脚信息	7
3.1 引脚分布	7
3.2 引脚功能描述	9
4 功能描述	15
4.1 系统架构	16
4.1.1 系统框图	16
4.1.2 地址映射	17
4.1.3 启动配置	18
4.2 内核	18
4.3 中断控制器	18
4.3.1 嵌套的向量式中断控制器（NVIC）	18
4.3.2 外部中断/事件控制器（EINT）	19
4.4 存储器	19
4.5 时钟	19
4.5.1 时钟树	19
4.5.2 时钟和启动	20
4.5.3 RTC 和后备寄存器	20
4.6 电源与电源管理	21
4.6.1 供电方案	21
4.6.2 电压调压器	21
4.6.3 供电监控器	21
4.7 低功耗模式	21
4.8 DMA	22
4.9 GPIO	22
4.10 通信外设	22
4.10.1 USART	22
4.10.2 I2C	22

4.10. 3SPI	23
4.10. 4QSPI	23
4.10. 5CAN	23
4.10. 6USB	23
4.10. 7USB 接口与 CAN 接口的同时使用	23
4.11 模拟外设	23
4.11. 1ADC	23
4.12SWJ-DP	24
4.13 定时器	24
4.14WDT	24
4.15CRC	25
5 电气特性	25
5.1 电气特性测试条件	25
5.1.1 最大值和最小值	25
5.1.2 典型值	25
5.1.3 典型曲线	25
5.1.4 电源方案	26
5.1.5 负载电容	26
5.2 通用工作条件下的测试	27
5.3 绝对最大额定值	28
5.3.1 最大温度特性	28
5.3.2 最大额定电压特性	28
5.3.3 最大额定电流特性	29
5.3.4 静电放电 (ESD)	29
5.3.5 静态栓锁 (LU)	29
5.4 存储器	30
5.4. 1Flash 特性	30
5.5 时钟	30
5.5.1 外部时钟源特性	30
5.5.2 内部时钟源特性	32
5.5.3PLL 特性	33

5. 6 电源与电源管理 33

5. 6. 1 内嵌复位和电源控制模块特性测试 33

5. 7 功耗 35

5. 7. 1 功耗测试环境 35

5. 7. 2 运行模式功耗 35

5. 7. 3 睡眠模式功耗 36

5. 7. 4 停机模式功耗 38

5. 7. 5 待机模式功耗 38

5. 7. 6 外设功耗 38

5. 7. 7 备份域功耗 40

5. 8 低功耗模式唤醒时间 40

5. 9 I/O 端口特性 40

5. 10 NRST 引脚特性 43

5. 11 通信外设 43

5. 11. 1 I2C 外设特性 43

5. 11. 2 SPI 外设特性 44

5. 11. 3 USB D 外设特性 46

5. 12 模拟外设 48

5. 12. 1 ADC 48

5. 13 温度传感器特性 51

6 封装信息 52

6. 1 LQFP100 封装图 52

6. 2 LQFP64 封装图 55

6. 3 LQFP48 封装图 58

6. 4 QFN36 封装图 61

7 包装信息 64

7. 1 带状包装 64

7. 2 托盘包装 65

8 常用功能模块命名 66

2 产品信息

TD32F103VCT6+TD 产品功能和外设配置请参阅下表。

芯片功能和外设

产 品		TD32F103VCT6+TD							
型 号		T8U6	TBUx	C8T6	CBT6	R8T6	RBTx	V8T6	VBT6
封装		QFN36		LQFP48		LQFP64		LQFP100	
内核及最大工作频率		Arm® 32-bit Cortex®-M3@96MHz							
工作电压		2.0~3.6V							
Flash(KB)		64	128	64	128	64	128	64	128
SRAM(KB)		36							
GPIOs		26		37		51		80	
通信接口	USART	2		3					
	SPI	1		2					
	QSPI	0						1	
	CAN	2							
	I2C	1		2					
	USBD	1							
定时器	16 位高级	1							
	16 位通用	3							
	系统滴答定时器	1							
	看门狗	2							
实时时钟		1							
12 位 ADC	单元	2							
	通道数	10				16			
工作温度		环境温度：-40℃至 85℃/-40℃至 105℃ 结温度：-40℃至 105℃/-40℃至 125℃							


注：x=6 时，环境温度为 -40°C 至 85°C，结温度为 -40°C 至 105°C

x=7 时，环境温度为 -40°C 至 105°C，结温度为 -40°C 至 125°C


3 引脚信息

3.1 引脚分布


引脚分布图




引脚分布图



引脚分布图



引脚分布图



3.2 引脚功能描述

输出引脚表中使用的图例 缩写

名称	缩写	定义
引脚名称	除非引脚名称下方的括号中另有规定，否则复位期间和复位后的引脚功能与实际引脚名称相同	
引脚类型	S	电源引脚
	I	仅输入引脚
	I/O	I/O 引脚
I/O结构	FT	5V容忍 I/O
	5Tf	5V容忍 I/O, FM+功能
	STDA	3.3V标准、直接连接到 ADC 的 I/O
	STD	3.3V标准 I/O
	BOOT0	专用 Boot0 引脚
	NRST	内置弱上拉电阻的双向复位引脚
注意	除非注释另有规定，否则复位期间和复位后，所有 I/O 都设置为浮空输入	

名称		缩写	定义
引脚功能	默认复用功能	通过外设寄存器直接选择/启用此功能	
	重定义功能	通过 AFIO 的重映射寄存器选择此功能	

引脚功能描述

引脚名称	引脚编号				类型 (1)	I/O 电平(2)	主功能(3) (复位后)	可选的复用功能	
	LQFP48	LQFP64	LQFP100	QFN36				默认复用功能	重定义功能
PE2	-	-	1	-	I/O	FT	PE2	TRACECK	-
PE3	-	-	2	-	I/O	FT	PE3	TRACED0	-
PE4	-	-	3	-	I/O	FT	PE4	TRACED1	-
PE5	-	-	4	-	I/O	FT	PE5	TRACED2	-
PE6	-	-	5	-	I/O	FT	PE6	TRACED3	-
V _{BAT}	1	1	6	-	S	-	V _{BAT}	-	-
PC13- TAMPER- RTC(4)	2	2	7	-	I/O	-	PC13(3)	TAMPER-RTC	-
PC14- OSC32_IN(4)	3	3	8	-	I/O	-	PC14(3)	OSC32_IN	-
PC15- OSC32_OUT(4)	4	4	9	-	I/O	-	PC15(3)	OSC32_OUT	-
V _{SS_5}	-	-	10	-	S	-	V _{SS_5}	-	-
V _{DD_5}	-	-	11	-	S	-	V _{DD_5}	-	-
OSC_IN	5	5	12	2	I	-	OSC_IN	-	-
OSC_OUT	6	6	13	3	O	-	OSC_OUT	-	-
NRST	7	7	14	4	I/O	-	NRST	-	-
PC0	-	8	15	-	I/O	-	PC0	ADC12_IN10	-
PC1	-	9	16	-	I/O	-	PC1	ADC12_IN11	-
PC2	-	10	17	-	I/O	-	PC2	ADC12_IN12	-
PC3	-	11	18	-	I/O	-	PC3	ADC12_IN13	-
V _{SSA}	8	12	19	5	S	-	V _{SSA}	-	-
V _{REF-}	-	-	20	-	S	-	V _{REF-}	-	-
V _{REF+}	-	-	21	-	S	-	V _{REF+}	-	-
V _{DDA}	9	13	22	6	S	-	V _{DDA}	-	-
PA0-WKUP	10	14	23	7	I/O	-	PA0	WKUP/ ADC12_IN0/	-
PA1	11	15	24	8	I/O	-	PA1	ADC12_IN1/	-

引脚名称	引脚编号				类型 (1)	I/O 电平(2)	主功能(3) (复位后)	可选的复用功能	
	LQFP48	LQFP64	LQFP100	QFN36				默认复用功能	重定义功能
PA2	12	16	25	9	I/O	-	PA2	ADC12_IN2/	-
PA3	13	17	26	10	I/O	-	PA3	ADC12_IN3/	-
V _{SS_4}	-	18	27	-	S	-	V _{SS_4}	-	-
V _{DD_4}	-	19	28	-	S	-	V _{DD_4}	-	-
PA4	14	20	29	11	I/O	-	PA4	ADC12_IN4	-
PA5	15	21	30	12	I/O	-	PA5	ADC12_IN5	-
PA6	16	22	31	13	I/O		PA6	ADC12_IN6/	TMR1_BKIN
PA7	17	23	32	14	I/O		PA7	ADC12_IN7/	TMR1_CH1N
PC4	-	24	33	-	I/O	-	PC4	ADC12_IN14	-
PC5	-	25	34	-	I/O	-	PC5	ADC12_IN15	-
PB0	18	26	35	15	I/O	-	PB0	ADC12_IN8/	TMR1_CH2N
PB1	19	27	36	16	I/O	-	PB1	ADC12_IN9/	TMR1_CH3N
PB2	20	28	37	17	I/O	FT	PB2/BOOT 1	-	-
PE7	-	-	38	-	I/O	FT	PE7	-	TMR1_ETR
PE8	-	-	39	-	I/O	FT	PE8	-	TMR1_CH1N
PE9	-	-	40	-	I/O	FT	PE9	-	TMR1_CH1
PE10	-	-	41	-	I/O	FT	PE10	-	TMR1_CH2N
PE11	-	-	42	-	I/O	FT	PE11	-	TMR1_CH2
PE12	-	-	43	-	I/O	FT	PE12	-	TMR1_CH3N
PE13	-	-	44	-	I/O	FT	PE13	-	TMR1_CH3
PE14	-	-	45	-	I/O	FT	PE14	-	TMR1_CH4
PE15	-	-	46	-	I/O	FT	PE15	-	TMR1_BKIN
PB10	21	29	47	-	I/O	FT	PB10	I2C2_SCL/	TMR2_CH3
PB11	22	30	48	-	I/O	FT	PB11	I2C2_SDA/	TMR2_CH4

引脚名称	引脚编号				类型 (1)	I/O 电平(2)	主功能(3) (复位后)	可选的复用功能	
	LQFP48	LQFP64	LQFP100	QFN36				默认复用功能	重定义功能
V _{SS_1}	23	31	49	18	S	-	V _{SS_1}	-	-
V _{DD_1}	24	32	50	19	S	-	V _{DD_1}	-	-
PB12	25	33	51	-	I/O	FT	PB12	SPI2_NSS/ I2C2_SMBAL/ CAN2_RX	
PB13	26	34	52	-	I/O	FT	PB13	SPI2_SCK/ QSPI_IO0/ CAN2_TX	
PB14	27	35	53	-	I/O	FT	PB14	SPI2_MISO/ QSPI_IO1	
PB15	28	36	54	-	I/O	FT	PB15	SPI2_MOSI/ QSPI_IO2	-
PD8	-	-	55	-	I/O	FT	PD8	QSPI_IO3	USART3_TX
PD9	-	-	56	-	I/O	FT	PD9	-	USART3_RX
PD10	-	-	57	-	I/O	FT	PD10	QSPI_CLK	USART3_CK
PD11	-	-	58	-	I/O	FT	PD11	-	USART3_CTS
PD12	-	-	59	-	I/O	FT	PD12	QSPI_SS_N	TMR4_CH1/ USART3_RTS
PD13	-	-	60	-	I/O	FT	PD13	-	TMR4_CH2
PD14	-	-	61	-	I/O	FT	PD14	-	TMR4_CH3
PD15	-	-	62	-	I/O	FT	PD15	-	TMR4_CH4
PC6	-	37	63	-	I/O	FT	PC6	-	TMR3_CH1
PC7	-	38	64	-	I/O	FT	PC7	-	TMR3_CH2
PC8	-	39	65	-	I/O	FT	PC8	-	TMR3_CH3
PC9	-	40	66	-	I/O	FT	PC9	-	TMR3_CH4
PA8	29	41	67	20	I/O	FT	PA8	USART1_CK/ MCO	-
PA9	30	42	68	21	I/O	FT	PA9		-
PA10	31	43	69	22	I/O	FT	PA10		-

引脚名称	引脚编号				类型 (1)	I/O 电平(2)	主功能(3) (复位后)	可选的复用功能	
	LQFP48	LQFP64	LQFP100	QFN36				默认复用功能	重定义功能
PA11	32	44	70	23	I/O	FT	PA11	USART1_CTS/ USBD1DM/ USBD2DM/	-
PA12	33	45	71	24	I/O	FT	PA12	USART1_RTS/ USBD1DP USBD2DP/	-
PA13	34	46	72	25	I/O	FT	JTMS/ SWDIO	-	PA13
未连接	-	-	73	-	-	-	-	未连接	-
V _{SS_2}	35	47	74	26	S		V _{SS_2}	-	-
V _{DD_2}	36	48	75	27	S		V _{DD_2}	-	-
PA14	37	49	76	28	I/O	FT	JTCK/ SWCLK	-	PA14
PA15	38	50	77	29	I/O	FT	JTDI	-	TMR2_CH1_ETR / PA15/ SPI1_NSS
PC10	-	51	78	-	I/O	FT	PC10	-	USART3_TX
PC11	-	52	79	-	I/O	FT	PC11	-	USART3_RX
PC12	-	53	80	-	I/O	FT	PC12	-	USART3_CK
PD0	-	-	81	2	I/O	FT	PD0	-	CAN1_RX
PD1	-	-	82	3	I/O	FT	PD1	-	CAN1_TX
PD2	-	54	83	-	I/O	FT	PD2	TMR3_ETR	-
PD3	-	-	84	-	I/O	FT	PD3	-	USART2_CTS
PD4	-	-	85	-	I/O	FT	PD4	-	USART2_RTS
PD5	-	-	86	-	I/O	FT	PD5	-	USART2_TX
PD6	-	-	87	-	I/O	FT	PD6	-	USART2_RX
PD7	-	-	88	-	I/O	FT	PD7	-	USART2_CK
PB3	39	55	89	30	I/O	FT	JTDO	-	PB3/ TRACESWO/ TMR2_CH2/ SPI1_SCK

引脚名称	引脚编号				类型 (1)	I/O 电平(2)	主功能(3) (复位后)	可选的复用功能	
	LQFP48	LQFP64	LQFP100	QFN36				默认复用功能	重定义功能
PB4	40	56	90	31	I/O	FT	NJTRST	-	PB4/ TMR3_CH1/ SPI1_MISO
PB5	41	57	91	32	I/O	-	PB5	I2C1_SMBAL	TMR3_CH2/ SPI1_MOSI/ CAN2_RX
PB6	42	58	92	33	I/O	FT	PB6		USART1_TX/ CAN2_TX
PB7	43	59	93	34	I/O	FT	PB7		USART1_RX
BOOT0	44	60	94	35	I	-	BOOT0	-	-
PB8	45	61	95	-	I/O	FT	PB8		I2C1_SCL/ CAN1_RX
PB9	46	62	96	-	I/O	FT	PB9		I2C1_SDA CAN1_TX
PE0	-	-	97	-	I/O	FT	PE0	TMR4_ETR	-
PE1	-	-	98	-	I/O	FT	PE1	-	-
V _{SS_3}	47	63	99	36	S	-	V _{SS_3}	-	-
V _{DD_3}	48	64	100	1	S	-	V _{DD_3}	-	-

1. PC13, PC14 和 PC15 引脚供电能力弱。因此对这三个引脚有以下限制：在同一时间只有一个引脚能作为输出，且只能工作在 2MHz 模式下，最大驱动负载为 30pF，不能作为电流源(如驱动 LED)。
2. 这些引脚的状态由备份区域寄存器控制（这些寄存器不会被主复位系统所复位）。
3. 对 QFN36 封装的引脚 2 和引脚 3、LQFP48 和 LQFP64 封装的引脚 5 和引脚 6，在芯片复位后默认配置为 OSC_IN 和 OSC_OUT 功能脚，可以软件设置这两个引脚为 PD0 和 PD1 功能，但对于 LQFP100 封装，PD0 和 PD1 为固有的功能引脚。
4. 此类复用功能能够由软件配置到其他引脚上(如果相应的封装型号有此引脚)，详细信息请参考参考手册的复用功能 I/O 章节和调试设置章节。

4 功能描述


本章主要介绍 **TD32F103VCT6+TD**

系列产品系统架构、中断、片上存储器、时钟、电源、外设特点。

4.1 系统架构

4.1.1 系统框图

系列系统框图



- 1. **TD32F103VCT6+TD**
- 2.

系列的 AHB 和高速 APB 的最高频率为 96MHz；TD32F103VCT6+TD

系列的低速 APB 时钟的最高频率为 48MHz。

4.1.2 地址映射

系列地址映射表格

区域	起始地址	外设名称
代码	0x0000 0000	代码映射区
代码	0x0800 0000	主存储区
代码	0x0801 FFFF	保留
代码	0x1FFF F000	系统内存
代码	0x1FFF F800	选项字节
代码	0x1FFF F80F	保留
SRAM	0x2000 0000	SRAM
APB1总线	0x4000 0000	TMR2
APB1总线	0x4000 0400	TMR3
APB1总线	0x4000 0800	TMR4
APB1总线	0x4000 0C00	保留
APB1总线	0x4000 2800	RTC
APB1总线	0x4000 2C00	WWDT
APB1总线	0x4000 3000	IWDT
APB1总线	0x4000 3400	保留
APB1总线	0x4000 3800	SPI2
APB1总线	0x4000 3C00	保留
APB1总线	0x4000 4400	USART2
APB1总线	0x4000 4800	USART3
APB1总线	0x4000 4C00	保留
APB1总线	0x4000 5400	I2C1
APB1总线	0x4000 5800	I2C2
APB1总线	0x4000 5C00	USBD1(USBD2)
APB1总线	0x4000 6000	USBD/CAN SRAM
APB1总线	0x4000 6400	CAN1
APB1总线	0x4000 6800	CAN2
APB1总线	0x4000 6C00	BAKPR
APB1总线	0x4000 7000	PMU
—	0x4000 7400	保留
APB2总线	0x4001 0000	AFIO
APB2总线	0x4001 0400	EINT
APB2总线	0x4001 0800	Port A
APB2总线	0x4001 0C00	Port B
APB2总线	0x4001 1000	Port C
APB2总线	0x4001 1400	Port D
APB2总线	0x4001 1800	Port E

区域	起始地址	外设名称
APB2总线	0x4001 1C00	保留
APB2总线	0x4001 2400	ADC1
APB2总线	0x4001 2800	ADC2
APB2总线	0x4001 2C00	TMR1
APB2总线	0x4001 3000	SPI1
APB2总线	0x4001 3400	保留
APB2总线	0x4001 3800	USART1
APB2总线	0x4001 3C00	保留
AHB总线	0x4002 0000	DMA
AHB总线	0x4002 0400	保留
AHB总线	0x4002 1000	RCM
AHB总线	0x4002 1400	保留
AHB总线	0x4002 2000	Flash接口
AHB总线	0x4002 2400	保留
AHB总线	0x4002 3000	CRC
AHB总线	0x4002 3400	保留
AHB总线	0xA000 0000	QSPI
—	0xA000 2000	保留

4.1.3 启动配置

启动时，用户可设置 **Boot** 引脚的选择以下三种启动模式中的一种：

- 从用户闪存存储器启动
- 从系统存储器启动
- 从内置SRAM启动

启动加载程序(**Boot loader**)存放于系统存储器中，借助它，用户可以通过 **USART1** 对闪存重新进行编程。

4.2 内核

TD32F103VCT6+TD

的内核是 Arm®Cortex®-M3，工作频率为 96 MHz，兼容主流 Arm 工具和软件。

4.3 中断控制器

4.3.1 嵌套的向量式中断控制器(NVIC)

内置 1 个嵌套向量中断控制器（NVIC），NVIC 能够处理多达 49 个可屏蔽中断通道（不包括 16 个 Cortex®-M3 的中断线）和 16 个优先级；可直接向内核传递中断向量入口地址，从而达到低延迟的中断响应处理能优先处理晚到的较高优先级中断。

4.3.2 外部中断/事件控制器(EINT)

外部中断/事件控制器由 19 个产生事件/中断请求的边沿检测器组成。其触发事件(上升沿、或下降沿、或双边沿)可以独立地配置或屏蔽；一个挂起寄存器维持着所有中断请求的状态。多达 80 个通用 I/O 口连接到 16 个外部中断线。EINT 可以检测到脉冲宽度小于内部 APB2 的时钟周期。

4.4 存储器

存储器包括主存储区、SRAM、信息块，其中信息块包括系统存储区、选项字节，系统存储区存放 BootLoader、96 位唯一设备 ID、主存储区容量信息；系统存储区出厂时已写入程序，不可擦写。

表格 5 存储器说明

存储器	最大字节	功能
主存储区	128 KB	存放用户程序和数据
SRAM	36KB	可以以字节，半字(16 位)或全字(32 位)访问。
系统存储区	2 KB	存放 BootLoader、96 位唯一设备 ID、主存储区容量信息
选项字节	16Bytes	配置主存储区读写保护、MCU 工作方式


4.5 时钟

4.5.1 时钟树

TD32F103VCT6+TD

系列的时钟树见下图：

时钟树



1. TD32F103VCT6+TD

2. 系列的 AHB 和高速 APB 的最高频率为 96MHz；TD32F103VCT6+TD 的系列的低速 APB 时钟系列的低速 APB 时钟的最高频率为48MHz。

4.5.2

内部 8MHz 的 RC 振荡器作为系统启动的默认时钟，通过配置可以切换为外部的、具失效监控的 4~16MHz 时钟；当检测到外部时钟失效时，系统将自动地切换到内部的 RC 振荡器，如果设置了中断，软件可以接收到相应的中断。

AHB、高速 APB(APB2)和低速 APB(APB1)的频率可通过预分频器进行配置。AHB 和高速 APB 的最高频率为 96MHz，低速 APB 的是 48MHz。

4.5.3 RTC 和后备寄存器

RTC 具有一组连续运行的计数器，配合软件可提供日历、闹钟中断和阶段性中断功能。它的

时钟源可以选择外部 32.768KHz 的晶体振荡器、内部 40KHz 低速 RC 振荡器或经 128 分频的外部高速时钟。并且，通过一个 512Hz 的信号可以对 RTC 的时钟进行误差校准。

10 个 16 位的寄存器的后备寄存器，用于在 V_{DD} 关闭时保存 20 个字节的用户数据。

RTC 和后备寄存器在 V_{DD} 有效时由 V_{DD} 供电，否则由 V_{BAT} 引脚供电。系统或电源复位源复位，从待机模式唤醒，都不会引起 RTC 和后备寄存器的复位。

4.6 电源与电源管理

4.6.1 供电方案

供电方案

名称	电压范围	说明
V_{DD}	2.0~3.6V	V_{DD} 直接给 IO 口供电，另外 V_{DD} 经电压调压器为核心电路供电。
V_{DDA}	2.4~3.6V	与 V_{DD} 相连，为 ADC、复位模块、RC 振荡器和 PLL 的模拟部分供电。使用 ADC 时， V_{DDA} 大于等于 2.4V。 V_{DDA} 和 V_{SSA} 必须分别连接到 V_{DD} 和 V_{SS} 。
V_{BAT}	1.8~3.6V	当关闭 V_{DD} 时，自动为 RTC、外部 32KHz 振荡器和后备寄存器供电。

注意：关于如何连接电源引脚的详细信息参见电源方案

4.6.2 电压调压器

通过电压调压器可调节 MCU 的工作模式，从而减少功耗，主要有三种工作模式。

电压调压器的工作模式

名称	说明
主模式(MR)	以正常功耗模式提供 1.6V 电源(内核、内存、外设)。
低功耗模式(LPR)	以低功耗模式提供 1.6V 电源，以保存寄存器和 SRAM 的内容。
关断模式	用于 CPU 的待机模式，调压器停止供电，除了备用电路和备份区域外，寄存器和 SRAM 的内容全部丢失。

注：调压器在复位后始终处于工作状态，在关断模式下高阻输出。

4.6.3 供电监控器

产品内部集成了上电复位(POR)/掉电复位(PDR)电路。当 V_{DD} 达到设定的阈值 $V_{POR/PDR}$ 时，系统正常工作；当 V_{DD} 低于设定的阈值 $V_{POR/PDR}$ 时，系统会保持复位状态，无需连接外部复位电路。

4.7 低功耗模式

产品支持三种低功耗模式，用户可以通过设置在这些模式间进行切换。

低功耗模式

模式	说明
睡眠模式	睡眠模式下，所有外设都处于工作状态，但 CPU 停止工作，如果发生中断/事件，则 CPU 被唤醒。

停机模式	停机模式是保持 SRAM 和寄存器内容不丢失的情况下可以达到最低的电能消耗的模式。此时，内部 1.6V 供电部分停止导致 HSECLK、HSICLK、PLL 时钟关闭，调压器被置于普通模式或低功耗模式。配置成 EINT 的中断、事件唤醒可将 CPU 从停机模式唤醒。EINT 信号包括 16 个外部 I/O 口、PVD 的输出、RTC 闹钟或 USB 的唤醒信号。
待机模式	待机模式是芯片使用的最低的电能消耗模式。此时，内部的电压调压器被关闭引起内部 1.6V 部分的供电被切断；HSECLK、HSICLK、PLL 时钟关闭；SRAM 和寄存器的内容也将消失。但后备寄存器的内容仍然保留，待机电路仍工作。 NRST 上的外部复位信号、IWDG 复位、WKUP 引脚上的一个上升边沿或 RTC 的闹钟到时会终止芯片待机模式。

注：在进入停机或待机模式时，RTC、IWDG 和对应的时钟不会被停止，QSPI 的中断不能唤醒低功耗。

4.8 DMA

产品具有 7 路通用 DMA，可以管理存储器到存储器、设备到存储器和存储器到设备的数据传输。

每个通道都有硬件 DMA 请求逻辑，同时可以通过软件单独设置每个通道的源地址、目标地址和传输的长度。

DMA 可以用于主要的外设：SPI、I2C、USART，定时器 TMRx 和 ADC、QSPI。

4.9 GPIO

产品最多可达 80 个 GPIO 引脚，可以通过软件配置在输入（可上拉，下拉）、输出（可推挽，开漏）或复用功能间切换。多数 GPIO 引脚都与复用外设共用。为避免 I/O 寄存器的意外写入，I/O 引脚的外设功能可通过特定的操作进行锁定。

在 APB2 上的 I/O 脚翻转速度可达 18MHz。

4.10 通信外设

4.10.1 USART

内嵌 3 个 USART 通信接口，其中 USART1 接口可支持 4.5Mbit/s 的通信速率，其它接口支持 2.25Mbit/s 的通信速率。它具有硬件信号 CTS 和 RTS，兼容 ISO7816 智能卡，支持 IrDA SIR ENDEC 传输编解码，还提供 LIN 主/从模式。

4.10.2 I2C

I2C1/2 均可工作于多主模式或从模式并支持 7 位和 10 位寻址，协议支持标准和快速模式。内置了硬件 CRC 发生器/校验器。可以使用 DMA 操作并支持 SMBus 总线 2.0 版 / PMBus 总线。

4.10.3 SPI

内嵌 2 个 SPI 接口，支持芯片与外部设备以半/全双工的串行方式通信。可配置为主模式或从模式，每帧 8 位或 16 位。全双工和半双工的通信速率可支持 18 Mbit/s。所有的 SPI 接口支持 DMA 操作。

4.10.4 QSPI

内嵌 1 个 QSPI 专用通信接口，可以通过单、双线或四线 SPI 模式连接外部 flash，支持 8 位、16 位和 32 位访问。内部有 8 bytes 的发送 FIFO 和 8 bytes 的接收 FIFO。支持 DMA 操作。

4.10.5 CAN

内嵌 2 个 CAN 总线接口（CAN1 与 CAN2 可同时使用），兼容 2.0A 和 2.0B（主动）规范，通信速率最高可达 1 Mbit/s。支持 11 位标识符的标准帧和 29 位标识符的扩展帧，具有 3 个发送邮箱，2 个接收 FIFO，以及 3 级 14 个可调节的滤波器。

4.10.6 USB

产品内嵌兼容全速 USB 设备的模块 USB（USB1、USB2），遵循全速 USB 设备（12 兆位/秒）标准，端点可由软件配置，具有待机/唤醒功能。USB 专用的 48MHz 时钟由内部 PLL 直接产生，使用 USB 功能时，系统时钟只能是 48MHz、72MHz、96MHz 中的一个，可分别经过 1 分频、1.5 分频、2 分频获得 USB 所需的 48MHz。

USB1、USB2 共用寄存器地址、引脚接口，因此同一时刻只能使用其中 1 个。

4.10.7 USB 接口与 CAN 接口的同时使用

USB 与 CAN 同时使用时，需要：

- 在 USB 的基地址偏移 0x100 处写 0x00000001。
- PA11 和 PA12 引脚给 USB 用，CAN1 复用其它引脚。

4.11 模拟外设

4.11.1 ADC

集成两个 12 位精度 16 通道的 ADC，每个 ADC 都可以实现单次模式和扫描模式的转换。可支持 DMA 操作，解放 CPU。ADC 接口支持单次采样、同步的采样和保持、及交叉的采样和保持逻辑功能。模拟看门狗功能可以监视多路通道，当被监视的信号超出预置的值时产生中断。

使用定时器可以使模数转换与时钟同步。

4.11.1.1 温度传感器

内嵌连接到 ADC1_IN16 输入通道上的温度传感器可以将芯片的环境温度转换为数字。

4.12 SWJ-DP

产品支持串行调试接口 (SW-DP) 和 JTAG (JTAG-DP) 调试接口两种方式。

JTAG 接口为 AHB 访问端口提供 5 针标准 JTAG 接口。

SW-DP 接口为 AHB 模块提供 2 针 (数据 + 时钟) 接口。其中，SW-DP 接口的 2 个引脚和 JTAG 接口的 5 个引脚中的一些是复用的。

4.13 定时器

产品包含 1 个高级控制定时器 (TMR1)、3 个通用定时器 (TMR2/3/4) 和 1 个系统滴答定时器。

下表比较了高级定时器和通用定时器的功能：

定时器功能比较

定时器类型	系统滴答定时器	通用定时器			高级定时器
定时器名称	Sys Tick Timer	TMR2	TMR3	TMR4	TMR1
计数器分辨率	24 位	16 位			16 位
计数器类型	向下	向上, 向下, 向上/下			向上, 向下, 向上/下
预分频系数	-	1~65536 间任意整数			1~65536 间任意整数
产生 DMA 请求	-	可以			可以
捕获/比较通道	-	4			4
互补输出	-	没有			有
引脚特性	-	共 5 根引脚： 1 路外部触发信号输入引脚， 4 路通道（非互补通道）引脚			共 9 根引脚： 1 路外部触发信号输入引脚， 1 路刹车输入信号引脚， 3 对互补通道引脚， 1 路通道（非互补通道）引脚
功能说明	- 专用于实时操作系统 - 具有自动重加载功能 - 当计数器为 0 时能产生一个可屏蔽系统中断 - 可编程时钟源	- 提供同步或事件链接功能 - 在调试模式下，计数器可以被冻结。 - 可用于产生 PWM 输出 - 每个定时器都有独立的 DMA 请求机制。 - 可以处理增量编码器的信号和 1 至 3 个霍尔传感器的数字输出。			- 具有带死区插入的互补 PWM 输出 - 配置为 16 位标准定时器时，它与 TMRx 定时器具有相同的功能。 - 配置为 16 位 PWM 发生器时，它具有全调制能力 (0~100%)。 - 在调试模式下，计数器可以被冻结，同时 PWM 输出被禁止。 - 提供同步或事件链接功能。

4.14 WDT

产品内置两个看门狗，提供了更高的安全性、时间的精确性和使用的灵活性。两个看门狗设备 (独立看门狗和窗口看门狗) 可用来检测 and 解决由软件错误引起的故障；当计数器达到给定的超时值时，触发一个中断 (仅适用于窗口看门狗) 或产生系统复位。

表格 独立看门狗和窗口看门狗定时器

名称	计数器分辨率	计数器类型	预分频系数	功能说明
独立看门狗	12 位	向下	1~256 之间的任意整数	由内部独立的 40KHz 的 RC 振荡器提供时钟，因此可运行于停机和待机模式；在发生问题时可复位整个系统； 可以为应用程序提供超时管理； 可以配置成是软件或硬件启动看门狗； 在调试模式下，为了方便调试可暂停计数器。
窗口看门狗	7 位	向下	-	可以设置成自由运行。 在发生问题时可复位整个系统。 由主时钟驱动，具有早期预警中断功能； 在调试模式下，计数器可以被冻结。

4.15 CRC

使用 CRC(循环冗余校验)计算单元可以计算一个 32 位的数据字的 CRC 码。

此应用实时地计算软件的签名，便于与原始签名对比。

5 电气特性

5.1 电气特性测试条件

5.1.1 最大值和最小值

除非特别说明，测试是在 $T_A=25^{\circ}\text{C}$ 下在生产线上所有产品进行的。其最大和最小值可支持所定最糟糕的环境温度、供电电压和时钟频率。

在每个表格下方的注解中说明是通过综合评估、设计模拟和/或工艺特性得到的数据，没有在生产线上进行测试；在综合评估的基础上，通过样本测试后，取其平均值再加减三倍的标准分布(平均 $\pm 3\sigma$)得到最大和最小数值。

5.1.2 典型值


除非特别说明，典型数据的运行条件是 $T_A=25^{\circ}\text{C}$ 和 $V_{DD}=3.3\text{V}$ ($2\text{V} \leq V_{DD} \leq 3.6\text{V}$ 电压范围)。

5.1.3 典型曲线

典型曲线仅用于设计指导。

5.1.4 电源方案


电源方案




注意：4.7μF 电容必须与 VDD_3 连接。

5.1.5 负载电容


测量引脚参数时的负载条件



引脚输入电压测量方案



电流消耗测量方案



5.2 通用工作条件下的测试

表格 11 通用工作条件

符号	参数	条件	最小值	最大值	单位
f_{HCLK}	内部 AHB 时钟频率	-	0	96	MHz
f_{PCLK1}	内部 APB1 时钟频率	-	0	48	
f_{PCLK2}	内部 APB2 时钟频率	-	0	96	
V_{DD}	标准工作电压	-	2	3.6	V
$V_{DDA}^{(1)}$	模拟部分工作电压(未使用 ADC)	必须与 $V_{DD}^{(2)}$ 相同	2	3.6	V
	模拟部分工作电压(使用 ADC)		2.4	3.6	
V_{BAT}	备份部分工作电压	-	1.6	3.6	V
T_A	环境温度(温度标号 6)	最大功率耗散	-40	85	°C

符号	参数	条件	最小值	最大值	单位
	环境温度(温度标号 7)	最大功率耗散	-40	105	℃
T _J	结温度范围	-	-40	150	℃

1. 当使用 ADC 时，参见 5.12.1 节。
2. 在上电和正常操作期间，建议使用相同的电源为VDD和VDDA供电， 要求VDD 和VDDA之间最多相差300mV。

5.3 绝对最大额定值

器件上的载荷如果超过绝对最大额定值，可能会导致器件永久性的损坏。这里只是给出能承受的
最大载荷，不保证在此条件下器件的功能运行正常。

5.3.1 最大温度特性

温度特性

符号	描述	数值	单位
T _{STG}	储存温度范围	-55 ~ +150	℃
T _J	最大结温度	150	℃

5.3.2 最大额定电压特性

表格 13 最大额定电压特性

符号	描述	最小值	最大值	单位
V _{DD} - V _{SS}	外部主供电电压(包含 V _{DDA} 和 V _{DD}) ⁽¹⁾	-0.3	4.0	V
V _{IN}	在支持 5V 的引脚上的输入电压 ⁽²⁾	V _{SS} -0.3	5.5	
	在其它引脚上的输入电压 ⁽²⁾	V _{SS} -0.3	V _{DD} + 0.3	
V _{DDx} - V _{SSx}	不同供电引脚之间的电压差		50	mV
V _{SSx} - V _{SSy}	不同接地引脚之间的电压差		50	

1. 所有的电源(V_{DD}, V_{DDA})和地(V_{SS}, V_{SSA})必须始终在允许范围内。
2. 如果 V_{IN} 超过最大值，必须在外部限制 I_{INJ}(PIN)不超过其最大值。当 V_{IN}>V_{DD}时，电流流入引脚；当 V_{IN}<V_{SS}时，电流流出引脚。

5.3.3 最大额定电流特性

最大额定电流特性

符号	描述	最大值	单位
I _{VDD}	经过 V _{DD} /V _{DDA} 电源线的总电流(供应电流) ⁽¹⁾	150	mA
I _{VSS}	经过 V _{SS} 地线的总电流(流出电流) ⁽¹⁾	150	
I _{IO}	任意 I/O 和控制引脚上的灌电流	25	
	任意 I/O 和控制引脚上的拉电流	-25	
I _{INJ(PIN)} ^{(2) (3)}	NRST 引脚的注入电流	±5	
	HSECLK 的 OSC_IN 引脚和 LSECLK 的 OSC_IN 引脚的注入电流	±5	
	其他引脚的注入电流 ⁽⁴⁾	±5	
Σ I _{INJ(PIN)} ⁽²⁾	所有 I/O 和控制引脚上的总注入电流 ⁽⁴⁾	±25	

1. 所有的电源(V_{DD}, V_{DDA})和地(V_{SS}, V_{SSA})必须始终在允许范围内。
2. 如果 V_{IN} 超过最大值, 必须在外部限制 I_{INJ(PIN)} 不超过其最大值。当 V_{IN} > V_{DD} 时, 电流流入引脚; 当 V_{IN} < V_{SS} 时, 电流流出引脚。
3. 流出电流会干扰 ADC 的模拟性能。
4. 当几个 I/O 口同时有注入电流时, Σ I_{INJ(PIN)} 的最大值为流入电流与流出电流的即时绝对值之和。

5.3.4 静电放电 (ESD)

静电放电实施方法是一个正的脉冲然后间隔一秒钟后一个负的脉冲, 样片的所有引脚都要测, 样品的大小与芯片上供电引脚数目有关(3片 x(n+1)供电引脚)。这个测试符合 JS-001-2017/JS-002-2018 标准。

静电放电

符号	参数	条件	最大值 ⁽¹⁾	单位
V _{ESD(HBM)}	静电放电电压(人体模型)	T _A = +25 °C, 符合 JS-001-2017 3A	4000	V
V _{ESD(CDM)}	静电放电电压(充电设备模型)	T _A = +25 °C, 符合 JS-002-2018	1000	

注: 由第三方测试机构测试, 不在生产中测试。

5.3.5 静态栓锁 (LU)

当运行一个简单的而应用时(通过 I/O 端口控制 2 个 LED 闪烁), 测试样品是被假电磁干扰直到产生错误, LED 闪烁指示错误的产生为了评估栓锁性能, 需要在 6 个样品上进行 2 个互补的静态栓锁测试:

- 为每个电源引脚, 提供超过极限的供电电压。

- 在每个输入、输出和可配置的I/O引脚上注入电流。

这个测试符合 EIA/JESD78E 集成电路栓锁标准。

静态栓锁

符号	参数	条件	类型
LU	静态栓锁类	T _A =105℃, 符合 EIA/JESD78E	II类 A

注：由第三方测试机构测试，不在生产中测试。

5.4 存储器

5.4.1 Flash 特性

存储器特性

符号	参数	条件	最小值	典型值	最大值	单位
t _{prog}	16 位编程时间	T _A = -40~105℃ V _{DD} =2.4~3.6V	32.2	33.2	35.2	μs
t _{ERASE}	页(1K 字节)擦除时间	T _A = -40~105℃ V _{DD} =2.4~3.6V	1.34	1.38	1.50	ms
t _{ME}	整片擦除时间	T _A = 25℃ V _{DD} =3.3V	-	-	6.5	ms
V _{prog}	编程电压	T _A = -40~105℃	2.0	3.3	3.6	V
t _{RET}	数据保存时间	T _A = 125℃	10.77	-	-	years
N _{RW}	擦写周期	T _A = 85℃	100K	-	-	cycles

注：由综合评估得出，不在生产中测试。

5.5 时钟

5.5.1 外部时钟源特性

5.5.1.1 晶体/陶瓷谐振器产生的高速外部时钟

高速外部时钟(HSECLK)可以使用一个 4~16 MHz 的晶体/陶瓷谐振器产生。下表给出了评估的外部器件情况在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小失真和启动的稳定时间。晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。


振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{OSC_IN}	振荡器频率	-	4	8	16	MHz
R _F	反馈电阻	-	-	400	-	kΩ
C _{L1&}	建议的负载电容与	R _S	-	30	-	pF

$C_{L2}^{(3)}$	对应的晶体串行阻抗(R_S) ⁽⁴⁾					
i_2	HSECLK 驱动电流	$V_{DD}=3.3V$, $V_{IN}=V_{SS}$ 30pF 负载	-	-	1.1	mA
g_m	振荡器的跨导	启动	25	-	-	mA/V
$t_{SU(HSECLK)}^{(5)}$	启动时间	V_{DD} 是稳定的	-	1.33	-	ms

1. 谐振器的特性参数来自晶体/陶瓷谐振器制造商。
2. 上述是综合评估得出。
3. 推荐 C_{L1} 和 C_{L2} ，采用高质量的、为高频应用而设计的(典型值为)5pF~25pF 之间的瓷介电容器，选择符合晶体或谐振器要求的电容值。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常给出的负载电容参数是以 C_{L1} 和 C_{L2} 的串行组合值。在选择 C_{L1} 和 C_{L2} 时，要考虑 PCB 和 MCU 引脚的容抗 (通常电容按 10pF 估计)。
4. 潮湿环境下使用时应使用相对低的 R_F 电阻值。然而，如果 MCU 是应用在恶劣的潮湿环境里，设计时需要注意防护。
5. $t_{SU(HSECLK)}$ 是启动时间，定义从软件使能 HSECLK 开始，直至得到稳定的 8MHz 振荡这段时间。这个数值是使用标准的晶体谐振器测量得到的，它会因晶体制造商的不同而变化较大。

使用8MHz晶体的典型应用



5.5.1.2 晶体/陶瓷谐振器产生的低速外部时钟

低速外部时钟(LSECLK)可以使用一个 32.768 kHz 的晶体/陶瓷谐振器产生。下表给出了评估的外部器件情况在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小失真和启动的稳定时间。晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商

振荡器特性

符号	参数	条件	最小值	典型值	最大值	单元
f_{OSC_IN}	振荡器频率	-	-	32.768	-	KHz
R_F	反馈电阻	-	-	2	-	MΩ
C_{L1} & $C_{L2}^{(2)}$	建议的负载电容与对应的晶体串行阻抗(R_S) ⁽³⁾	R_S	-	-	15	pF

i ₂	LSECLK 驱动电流	V _{DD} =3.3V, V _{IN} =V _{SS}	-	-	0.1	μA
t _{SU(LSECLK)} ⁽⁴⁾	启动时间	V _{DD} 是稳定的	-	2.03	-	s


1. 此表是评估表。
2. 参见提示和警告段落。
3. 较小 R_s 值的高质量振荡器(如 MSIV-TIN32.768kHz)可以优化电流消耗。详情请咨询晶体制造商。
4. t_{SU(HSECLK)}是启动时间，定义从软件使能 LSECLK 开始，直至得到稳定的 32.768kHz 振荡这段时间。这个数值是使用标准的晶体谐振器测量得到的，它会因晶体制造商的不同而变化较大。

提示： 建议CL1和CL2，选用高质量的5pF~15pF之间的瓷介电容器，选择符合晶体或谐振器的要求电容值。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常给出负载电容的参数是 C_{L1} 和 C_{L2} 的串行组合值。负载电容 C_L 的计算公式： $C_L = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{stray}$ ，其中 C_{stray}是引脚的电容和 PCB 板或 PCB 相关的电容，它通常介于 2pF 至 7pF 之间。

警告： 建议使用负载电容 C_L≤7pF 的谐振器，拒绝使用负载电容为 12.5pF 的谐振器。

例如：如果选择了一个负载电容 C_L=6pF 的谐振器并且 C_{stray}=2pF，则 C_{L1}=C_{L2}=8pF

使用32.768kHz 的典型应用



5.5.2 内部时钟源特性

5.5.2.1 高速内部（HSICKLK）振荡器测试

振荡器特性

符号	参数	条件		最小值	典型值	最大值	单位
f _{HSICLK}	频率	-		-	8	-	MHz
ACC _{HSICLK}	HSICLK 振荡器的精度	工厂校准	T _A =25℃ V _{DD} = 3.3V	1	-	1	%
			T _A =-40~105℃ V _{DD} = 2-3.6V	-2.63	-	3.56	%
			T _A =25℃ V _{DD} = 2-3.6V	-0.88	-	3.28	%

符号	参数	条件	最小值	典型值	最大值	单位
		用户校准	-1	-	1	%
$t_{SU}(HSICLK)$	HSICLK 振荡器启动时间	$V_{DD} = 3.3V$ $T_A = -40\sim 105^{\circ}C$	1.03	-	1.24	μs
$I_{DD}(HSICLK)$	HSICLK 振荡器功耗	$V_{DD} = 3.6V$ $T_A = -40\sim 105^{\circ}C$	-	-	120	A

注：由综合评估得出，不在生产中测试。

5.5.2.2 低速内部（LSICLK）RC 振荡器

振荡器特性

符号	参数	最小值	典型值	最大值	单位
f_{LSICLK}	频率（ $V_{DD} = 2-3.6V$, $T_A = -40\sim 105^{\circ}C$ ）	30	40	50	KHz
$t_{SU}(LSICLK)$	LSICLK 振荡器启动时间（ $V_{DD} = 3.3V$, $T_A = -40\sim 105^{\circ}C$ ）	-	-	60	μs
$I_{DD}(LSICLK)$	LSICLK 振荡器功耗（ $V_{DD} = 3.6V$, $T_A = -40\sim 105^{\circ}C$ ）	-	0.65	1.2	A

注：由综合评估得出，不在生产中测试。

5.5.3 PLL 特性

符号	参数	数值			单位
		最小值	典型值	最大值 ⁽¹⁾	
f_{PLL_IN}	PLL 输入时钟 ⁽²⁾	2	8	25	MHz
	PLL 输入时钟占空比	40	-	60	%
f_{PLL_OUT}	PLL 倍频输出时钟 ($V_{DD} = 3.3V$, $T_A = -40\sim 105^{\circ}C$)	16	-	96	MHz
t_{LOCK}	PLL 锁相时间	-	-	105	μs

1. 由综合评估得出，不在生产中测试。
2. 注意使用合适的倍频系数，从而使 PLL 输入时钟频率与由 f_{PLL_OUT} 确定的范围相一致。

5.6 电源与电源管理

5.6.1 内嵌复位和电源控制模块特性测试

内嵌复位和电源控制模块特性 ($T_A = 25^{\circ}C$) ($-40^{\circ}C \sim 105^{\circ}C$)

符号	参数	条件	最小值	典型值	最大值	单位
$V_{PVD}^{(3)}$	可编程的电压	PLS[2:0]=000 (上升)	2.17	2.20	2.24	V

符号	参数	条件	最小值	典型值	最大值	单 位
	检测器的电平 选择	沿)				
		PLS[2:0]=000 (下降 沿)	2.07	2.10	2.12	V
		PLS[2:0]=001 (上升 沿)	2.28	2.30	2.32	V
		PLS[2:0]=001 (下降 沿)	2.16	2.20	2.22	V
		PLS[2:0]=010 (上升 沿)	2.38	2.41	2.44	V
		PLS[2:0]=010 (下降 沿)	2.27	2.30	2.32	V
		PLS[2:0]=011 (上升沿)	2.47	2.51	2.54	V
		PLS[2:0]=011 (下降沿)	2.37	2.40	2.46	V
$V_{PVD}^{(3)}$	可编程的电压 检测器的电平 选择	PLS[2:0]=100 (上升 沿)	2.57	2.60	2.63	V
		PLS[2:0]=100 (下降 沿)	2.46	2.50	2.58	V
		PLS[2:0]=101 (上升 沿)	2.66	2.71	2.74	V
		PLS[2:0]=101 (下降 沿)	2.56	2.61	2.69	V
		PLS[2:0]=110 (上升沿)	2.77	2.81	2.86	V
		PLS[2:0]=110 (下降沿)	2.65	2.70	2.8	V
		PLS[2:0]=111 (上升沿)	2.86	2.91	2.92	V
		PLS[2:0]=111 (下降沿)	2.76	2.80	2.83	V
$V_{PVDhyst}^{(2)}$	PVD迟滞	-	-	107	-	mV
$V_{POR/PDR}$	上电/掉电复 位阈值	下降沿		1.87	1.88	V
		上升沿	1.92	1.94	1.96	V
$V_{PDRhyst}^{(2)}$	PDR迟滞	-	-	50	-	mV
$T_{RSTTEMPO}$	复位持续时间	-	0.9	-	2.4	ms

1. 产品的特性由设计保证至最小的数值 $V_{POR/PDR}$ 。
2. 由设计保证，不在生产中测试。
3. 由综合评估得出，不在生产中测试。

5.7 功耗

5.7.1 功耗测试环境

- (1) 执行 Dhrystone2.1, 编译环境为 Keil.V5, 编译优化等级为 L3 条件下测得的。
- (2) 所有的 I/O 引脚都处于模拟输入模式, 并连接到一个静态电平上 V_{DD} 或 V_{SS} (无负载)
- (3) 除非特别说明, 所有的外设都关闭
- (4) Flash 等待周期的设置与 f_{HCLK} 的关系:
 - 0~24MHz: 0 个等待周期
 - 24~48MHz: 1 个等待周期
 - 48~72MHz: 2 个等待周期
 - 72~96MHz: 3 个等待周期
- (5) 开启指令预取功能 (提示: 设置必须在时钟设置和总线分频前进行)
- (6) 当外设开启时: $f_{PCLK1}=f_{HCLK}/2$, $f_{PCLK2}=f_{HCLK}$

5.7.2 运行模式功耗

数据处理代码从FLASH中运行, 运行模式的功耗

参数	条件	f_{HCLK}	典型值 ⁽¹⁾		最大值 ⁽¹⁾	
			$T_A=25^{\circ}C$, $V_{DD}=3.3V$		$T_A=105^{\circ}C$, $V_{DD}=3.6V$	
			I_{DDA}	$I_{DD}(mA)$	I_{DDA}	$I_{DD}(mA)$
运行模式功耗	外部时钟 ⁽²⁾ , 使能所有外设	96MHz	206.26	30.47	247.93	35.64
		72MHz	131.44	25.26	155.42	25.36
		48MHz	97.02	17.99	119.82	20.82
		36MHz	73.59	13.79	95.39	15.68
		24MHz	54.06	9.89	74.46	11.54
		16MHz	42.85	6.82	62.58	8.14
		8MHz	2.66	3.64	5.8	4.61
	外部时钟 ⁽²⁾ , 关闭所有外设	96MHz	205.98	20.02	242.41	22.74
		72MHz	130.91	14.99	153.66	16.74
		48MHz	96.92	12.67	114.87	14.33
		36MHz	73.54	9.69	89.39	11.05
		24MHz	54.06	7.21	68.85	8.45
		16MHz	42.85	5.06	57.38	6.11
		8MHz	2.66	2.75	5.68	3.63

1. 由综合评估得出, 不在生产中测试。
2. 外部时钟为 8MHz, 当 $f_{HCLK}>8MHz$ 时, 开启 PLL。

数据处理代码从RAM中运行，运行模式的功耗

参数	条件	f _{HCLK}	典型值 ⁽¹⁾		最大值 ⁽¹⁾	
			T _A =25℃，V _{DD} =3.3V		T _A =105℃，V _{DD} =3.6V	
			I _{DDA}	I _{DD} (mA)	I _{DDA}	I _{DD} (mA)
运行模式功耗	外部时钟 ⁽²⁾ ，使能所有外设	96MHz	206.68	29.97	250.48	59.83
		72MHz	131.66	20.61	161.87	24.58
		48MHz	97.59	15.71	122.43	67.9
		36MHz	74.15	11.95	96.93	14.16
		24MHz	54.80	8.36	72.68	9.93
		16MHz	43.44	5.68	60.53	6.97
		8MHz	2.63	3.07	11	3.96
	外部时钟 ⁽²⁾ ，关闭所有外设	96MHz	183.81	22.82	245.72	27.37
		72MHz	117.42	17.14	159.32	18.66
		48MHz	96.67	10.45	119.9	14.42
		36MHz	73.502	8.02	93.38	11.25
		24MHz	54.12	5.61	72.03	8.06
		16MHz	43.17	3.98	59.51	6.01
		8MHz	2.65	2.28	12.95	3.81

1. 由综合评估得出，不在生产中测试。
2. 外部时钟为 8MHz，当 f_{HCLK}>8MHz 时，开启 PLL。

5.7.3 睡眠模式功耗

代码从FLASH或RAM中运行，睡眠模式下的功耗

参数	条件	f _{HCLK}	典型值 ⁽¹⁾		最大值 ⁽¹⁾	
			T _A =25℃，V _{DD} =3.3V		T _A =105℃，V _{DD} =3.6V	
			I _{DDA}	I _{DD} (mA)	I _{DDA}	I _{DD} (mA)
睡眠模式功耗	外部时钟 ⁽²⁾ ，使能所有外设	96 MHz	205.89	18.77	242.73	20.99
		72MHz	130.77	12.92	153.78	14.38
		48MHz	96.77	9.93	114.87	10.97
		36MHz	73.42	7.68	89.42	9.69
		24MHz	53.85	5.36	68.74	6.14
		16MHz	42.64	3.83	57.25	4.57
		8MHz	2.65	2.12	5.7	2.84
	外部时钟 ⁽²⁾ ，关闭所有外设	96 MHz	205.62	7.13	242.64	8.17
		72MHz	130.66	5.02	153.71	5.91

参数	条件	f _{HCLK}	典型值 ⁽¹⁾		最大值 ⁽¹⁾	
			T _A =25℃, V _{DD} =3.3V		T _A =105℃, V _{DD} =3.6V	
			I _{DDA}	I _{DD} (mA)	I _{DDA}	I _{DD} (mA)
		48MHz	96.68	3.95	114.84	4.76
		36MHz	73.36	3.14	89.36	3.89
		24MHz	53.82	2.34	68.73	3.08
		16MHz	42.61	1.8	57.25	2.52
		8MHz	2.65	1.16	5.71	1.83

1. 由综合评估得出，不在生产中测试。
2. 外部时钟为 8MHz，当 f_{HCLK}>8MHz 时，开启 PLL。

5.7.4 停机模式功耗

停机模式功耗

条件		典型值 ⁽¹⁾ , (T _A =25°C)						最大值 ⁽¹⁾ , (V _{DD} =3.6V)	
		V _{DD} =2.4V		V _{DD} =3.3V		V _{DD} =3.6V		T _A =105°C	
		I _{DDA} (μA)	I _{DD} (μA)	I _{DDA} (μA)	I _{DD} (μA)	I _{DDA} (μA)	I _{DD} (μA)	I _{DDA} (μA)	I _{DD} (μA)
停机模式功耗	调压器处于运行模式, 低速和高速内部 RC 振荡器和高速振荡器处于关闭状态(没有独立看门狗)	2.12	20.57	2.65	20.8	2.86	22.06	4.51	237.81
	调压器处于低功耗模式, 低速和高速内部 RC 振荡器和高速振荡器处于关闭状态(没有独立看门狗)	2.12	8.27	2.65	8.48	-	13.6	-	79.18

注: 由综合评估得出, 不在生产中测试。

5.7.5 待机模式功耗

待机模式功耗

条件		典型值 ⁽¹⁾ , (T _A =25°C)						最大值 ⁽¹⁾ , (V _{DD} =3.6V)	
		V _{DD} =2.4V		V _{DD} =3.3V		V _{DD} =3.6V		T _A =105°C	
		I _{DDA} (μA)	I _{DD} (μA)	I _{DDA} (μA)	I _{DD} (μA)	I _{DDA} (μA)	I _{DD} (μA)	I _{DDA} (μA)	I _{DD} (μA)
待机模式功耗	低速内部 RC 振荡器和独立看门狗处于开启状态	2.32	0.36	2.98	0.73	3.25	0.93	4.23	12.4
	低速内部 RC 振荡器处于开启状态, 独立看门狗处于关闭状态	2.32	0.25	2.98	0.52	3.24	0.73	4.23	12.2
	低速内部 RC 振荡器和独立看门狗处于关闭状态, 低速振荡器和 RTC 处于关闭状态	1.97	0.07	2.49	0.08	2.69	0.17	3.69	11.55

注: 由综合评估得出, 不在生产中测试。

5.7.6 外设功耗

外设功耗 = 使能该外设时钟的电流 - 禁止该外设的时钟的电流。

外设功耗

参数	外设	典型值 ⁽¹⁾ T _A =25℃, V _{DD} =3.3V	单位
AHB	DMA1	0.29	mA
	CRC	0.28	
APB1	TMR2	0.42	
	TMR3	0.48	
	TMR4	0.55	
	WWDT	0.17	
	IWDT	0.29	
	SPI2	0.23	
	USART2	0.39	
	USART3	0.43	
	I2C1	0.35	
	I2C2	0.43	
	USB_D	0.74	
	CAN1	0.49	
	CAN2	0.40	
	BAKPR	0.28	
	PMU	0.46	
APB2	GPIOA	0.28	
	GPIOB	0.28	
	GPIOC	0.31	
	GPIOD	0.41	
	GPIOE	0.31	
	ADC1	0.66	
	ADC2	0.62	
	TMR1	0.71	
	SPI1	0.33	
	USART1	0.53	

注：由综合评估得出，不在生产中测试。

5.7.7 备份域功耗

功耗

符号	参数	条件	典型值 ⁽¹⁾ , T _A =25°C			最大值 ⁽¹⁾ , V _{BAT} =3.6V		单位
			V _{BAT} =2.4V	V _{BAT} =3.3V	V _{BAT} =3.6V	T _A =85°C	T _A =105°C	μA
I _{DD_VBAT}	备份区域的 供应电流	低速振荡器和 RTC 处于开启状态	1.03	1.34	1.47	3.31	4.95	

注：由综合评估得出，不在生产中测试。

5.8 低功耗模式唤醒时间

表中的时间值都是由一个 8MHz 的 HSICLK 振荡器作唤醒时钟源，并在其唤醒阶段测得的。唤醒时使用的时钟源由当前的工作模式确定：

- 停机或待机模式：时钟源是 RC 振荡器
- 睡眠模式：时钟源是进入睡眠模式时所设置的时钟

低功耗模式的唤醒时间

符号	参数	典型值	单位
t _{WUSLEEP} ⁽¹⁾	从睡眠模式唤醒	0.56	μs
t _{WUSTOP} ⁽¹⁾	从停机模式唤醒(调压器处于运行模式)	2.29	μs
	从停机模式唤醒(调压器为低功耗模式)	3.66	
t _{WUSTDBY} ⁽¹⁾	从待机模式唤醒	32.62	μs

3. 唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令。

5.9 I/O 端口特性

直流特性 (T_A=-40°C~105°C, V_{DD}=2.7~3.6V)

符号	参数	条件	最小值	典型值	最大值	单位
V _{IL}	输入低电平电压	TTL 端口	-0.5	-	0.8	V
V _{IH}	标准 I/O 脚, 输入高电平电压		2	-	V _{DD} +0.5	
	FT I/O 脚 ⁽¹⁾ , 输入高电平电压		2	-	5.5	
V _{IL}	输入低电平电压	CMOS 端口	-0.5	-	0.3V _{DD}	

符号	参数	条件	最小值	典型值	最大值	单位
V_{IH}	输入高电平电压		$0.7V_{DD}$	-	$V_{DD}+0.5$	
V_{hys}	标准 I/O 脚施密特触发器电压迟滞 ⁽²⁾	-	150	-	-	mV
	5V 容忍 I/O 脚施密特触发器电压迟滞 ⁽²⁾		$5\%V_{DD}$	-	-	mV
I_{lkg}	输入漏电流 ⁽³⁾	$V_{SS} = V_{IN} = V_{DD}$ 标准 I/O 端口	-	-	± 1	μA
		$V_{IN} = 5V$, 5V 容忍端口, $T_A = 25^\circ C$, $V_{DD} = 5V$	-	-	3	
R_{PU}	弱上拉等效电阻 ⁽⁴⁾	$V_{IN} = V_{SS}$	32	40	49	k Ω
R_{PD}	弱下拉等效电阻 ⁽⁴⁾	$V_{IN} = V_{DD}$	32	40	49	k Ω
C_{IO}	I/O 引脚的电容	-	-	5	-	pF

1. FT = 5V 容忍, 要想承受高于 $V_{DD}+0.3$ 的电压, 内部的上拉或下拉电阻必须关断。
2. 施密特触发器开关电平的迟滞电压由综合评估得出, 不在生产中测试。
3. 如果在相邻引脚有反向电流倒灌, 则漏电流可能高于最大值。
4. 上下拉电阻是设计为一个真正的电阻串联一个可控的 PMOS/NMOS 开关实现。

输出驱动电流测试

GPIO(通用输入/输出端口)正常支持 $\pm 8mA$ 电流, 最多支持 $\pm 20mA$ 电流 (V_{OL}/V_{OH} 降低标准)。在应用中, 要限制能够驱动电流的 I/O 的数目, 以保证消耗的电流不能超过绝对最大额定值:

- 所有 I/O 输出的电流总和, 加上 MCU 的最大运行电流, 不能超过绝对最大额定值 I_{VDD} 。
- 所有 I/O 吸收的电流总和, 加上 MCU 最大运行电流, 不能超过绝对最大额定值 I_{VSS} 。


交流特性($T_A = 25^\circ C$)

MODEx[1:0] 的配置	符号	参数	条件	最小值	最大值	单位
1 0 (2MHz)	$f_{max(I/O)out}$	最大频率 ⁽²⁾	$C_L = 50\text{ pF}$, $V_{DD} = 2\sim 3.6V$	-	2	MHz
	$t_{r(I/O)out}$	输出高至低电平的下降时间	$C_L = 50\text{ pF}$, $V_{DD} = 2\sim 3.6V$	-	$50^{(3)}$	ns
	$t_{f(I/O)out}$	输出低至高电平的上升时间		-	$50^{(3)}$	
01 (10MHz)	$f_{max(I/O)out}$	最大频率 ⁽²⁾	$C_L = 50\text{ pF}$, $V_{DD} = 2\sim 3.6V$	-	10	MHz
	$t_{r(I/O)out}$	输出高至低电平的下降时间	$C_L = 50\text{ pF}$, $V_{DD} = 2\sim 3.6V$	-	$24^{(3)}$	ns

MODEx[1:0] 的配置	符号	参数	条件	最小值	最大值	单位
	$t_{r(I/O)out}$	输出低至高电平的 上升时间		-	23	
11 (50MHz)	$f_{max(I/O)out}$	最大频率 ⁽²⁾	$C_L = 30\text{ pF}$, $V_{DD} = 2.7\sim 3.6\text{V}$	-	50	MHz
	$t_{f(I/O)out}$	输出高至低电平的 下降时间	$C_L = 30\text{ pF}$, $V_{DD} = 2.7\sim 3.6\text{V}$	-	6 ⁽³⁾	ns
	$t_{r(I/O)out}$	输出低至高电平的 上升时间		-	8 ⁽³⁾	

1. I/O 端口的速度可以通过 MODEx[1:0]配置。
2. 最大频率在下图中定义。
3. 由设计保证，不在生产中测试。

输入输出交流特性定义



输出电压特性 (测试条件 $V_{CC} = 2.7 - 3.6\text{V}$, $T_A = -40\sim 105^\circ\text{C}$)

符号	参数	条件	最小值	最大值	单位
$V_{OL}^{(1)}$	输出低电平, 当 8 个引脚同时吸收电流	TTL 端口, $I_{IO} = +8\text{mA}$ $2.7\text{V} < V_{DD} < 3.6\text{V}$	-	0.4	V
$V_{OH}^{(2)}$	输出高电平, 当 8 个引脚同时输出电流		$V_{DD}-0.4$	-	
$V_{OL}^{(1)}$	输出低电平, 当 8 个引脚同时吸收电流	CMOS 端口, $I_{IO} = +8\text{mA}$ $2.7\text{V} < V_{DD} < 3.6\text{V}$	-	0.4	V
$V_{OH}^{(2)}$	输出高电平, 当 8 个引脚同时输出电流		2.4	-	
$V_{OL}^{(1)(3)}$	输出低电平, 当 8 个引脚同时吸收电流	$I_{IO} = +20\text{mA}$ $2.7\text{V} < V_{DD} < 3.6\text{V}$	-	1.3	V
$V_{OH}^{(2)(3)}$	输出高电平, 当 8 个引脚同时输出电流		$V_{DD}-1.3^{(4)}$	-	

1. I/O 吸收的电流 I_{IO} 必须始终遵循绝对最大额定值要求, 同时 I_{IO} 的总和(所有 I/O 和控制脚)不能超过 I_{VSS} 。
2. I/O 输出的电流 I_{IO} 必须始终遵循绝对最大额定值要求, 同时 I_{IO} 的总和(所有 I/O 和控制脚)不能超过 I_{VDD} 。

3. 由综合评估得出，不在生产中测试。
4. PC13-15 的驱动能力不包含在该项中，PC 其他端口规格在电压范围为 $3.3V < V_{DD} < 3.6V$ 。

5.10 NRST 引脚特性

NRST 引脚输入驱动采用 CMOS 工艺，它连接了一个永久性上拉电阻 R_{PU} 。

NRST 引脚特性 ($T_A = -40 \sim 105^\circ\text{C}$, $V_{DD} = 3.3V$)

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}^{(1)}$	NRST 输入低电平电压	-	-0.5	-	0.8	V
$V_{IH(NRST)}^{(1)}$	NRST 输入高电平电压	-	2	-	$V_{DD} + 0.5$	
$V_{hys(NRST)}$	NRST 施密特触发器电压迟滞	-	-	300	-	mV
R_{PU}	弱上拉等效电阻 ⁽²⁾	$V_{IN} = V_{SS}$	32	40	49	k Ω

1. 由设计保证，不在生产中测试。
2. 上拉电阻由一个纯电阻串联一个可关断的 PMOS/NMOS 管实现的，这个 PMOS/NMOS 开关的电阻很小。

5.11 通信外设

5.11.1 I2C 外设特性


I2C 接口特性 ($T_A = 25^\circ\text{C}$, $V_{DD} = 3.3V$)

符号	参数	标准 I2C ⁽¹⁾		快速 I2C ⁽¹⁾⁽²⁾		单位
		最小值	最大值	最小值	最大值	
$t_{w(SCLL)}$	SCL 时钟低时间	4.7	-	1.3	-	μs
$t_{w(SCLH)}$	SCL 时钟高时间	4.0	-	0.6	-	
$t_{su(SDA)}$	SDA 建立时间	250	-	100	-	ns
$t_h(SDA)$	SDA 数据保持时间	0 ⁽³⁾	-	0 ⁽⁴⁾	900 ⁽³⁾	
$t_r(SDA)$ $t_r(SCL)$	SDA 和 SCL 上升时间	-	1000	$20 + 0.1C_b$	300	
$t_f(SDA)$ $t_f(SCL)$	SDA 和 SCL 下降时间	-	300	-	300	
$t_h(STA)$	开始条件保持时间	4.0	-	0.6	-	μs
$t_{su(STA)}$	重复的开始条件建立时间	4.7	-	0.6	-	
$t_{su(STO)}$	停止条件建立时间	4.0	-	0.6	-	μs

符号	参数	标准 I2C ⁽¹⁾		快速 I2C ⁽¹⁾⁽²⁾		单位
		最小值	最大值	最小值	最大值	
$t_{w(STO:STA)}$	停止条件至开始条件的时间(总线空闲)	10.86	-	3.85	-	μs

1. 由设计保证，不在生产中测试。
2. 为位达到标准模式 I2C 的最大频率， f_{PCLK1} 必须大于 2MHz。为达到快速模式 I2C 的最大频率， f_{PCLK1} 必须大于 4MHz。
3. 如果不想拉长 SCL 信号的低电平时间，则起始条件的最大保持时间必须满足。
4. 为了跨越 SCL 下降沿未定义的区域，在 MCU 内部必须保证 SDA 信号至少有 300ns 的保持时间。

总线交流波形和测量电路



注：测量点设置于 CMOS 电平：0.3V_{DD} 和 0.7V_{DD}。

5.11.2 SPI 外设特性


SPI 特性 (TA=25°C, VDD=3.3V)

符号	参数	条件	最小值	最大值	单位
f_{SCK} $1/t_c(SCK)$	SPI 时钟频率	主模式	-	18	MHz
		从模式	-	18	
$t_r(SCK)$ $t_f(SCK)$	SPI 时钟上升和下降时间	负载电容: C = 30pF	-	7.1	ns
$t_{su}(NSS)^{(2)}$	NSS 建立时间	从模式 $f_{PCLK} = 36MHz$	111.4	-	ns
$t_h(NSS)^{(2)}$	NSS 保持时间	从模式 $f_{PCLK} = 36MHz$	55.6	-	ns


符号	参数	条件	最小值	最大值	单位
$t_{w(SCKH)}^{(2)}$ $t_{w(SCKL)}^{(2)}$	SCK 高和低的时间	主模式, $f_{PCLK} = 36MHz$, 预分频系数=4	55.1	55.9	ns
$t_{su(MI)}^{(2)}$ $t_{su(SI)}^{(2)}$	数据输入建立时间	主模式	10.9	-	ns
		从模式	21.3	-	
$t_{h(MI)}^{(2)}$ $t_{h(SI)}^{(2)}$	数据输入保持时间	主模式	35	-	ns
		从模式	25	-	
$t_{a(SO)}^{(2)(3)}$	数据输出访问时间	从模式, $f_{PCLK} = 20MHz$	6.5	8.7	ns
$t_{dis(SO)}^{(2)(4)}$	数据输出禁止时间	从模式	12	-	ns
$t_v(SO)^{(2)(1)}$	数据输出有效时间	从模式(使能边沿之后)	-	19.3	ns
$t_v(MO)^{(2)(1)}$	数据输出有效时间	主模式(使能边沿之后)	-	7.6	ns
$t_h(SO)^{(2)}$	数据输出保持时间	从模式(使能边沿之后)	10.7	-	ns
$t_h(MO)^{(2)}$		主模式(使能边沿之后)	2	-	

1. 重映射的 SPI1 特性需要进一步确定。
2. 由推算得出, 不在生产中测试。
3. 最小值表示驱动输出的最小时间, 最大值表示使数据有效的最大时间。
4. 最小值表示关闭输出的最小时间, 最大值表示把数据线置于高阻态的最大时间。

SPI 时序图—从模式和CPHA=0




SPI 时序图—从模式和CPHA=1



注：测量点设置于 CMOS 电平：0.3V_{DD} 和 0.7V_{DD}。

SPI 时序图—主模式



注：测量点设置于 CMOS 电平：0.3V_{DD} 和 0.7V_{DD}。

5.11.3 USB D 外设特性


表格 38 USB D 直流特性

符号	参数	条件	最小值 ⁽¹⁾	最大值 ⁽¹⁾	单位
输入电平					

符号	参数	条件	最小值 ⁽¹⁾	最大值 ⁽¹⁾	单位
V _{DD}	操作电压 ⁽¹⁾	-	()	3.6	V
V _{DI} ⁽⁴⁾	差分输入灵敏度	I (USBDP, USBDM)	0.2	-	V
V _{CM} ⁽⁴⁾	差分共模范围	包含 V _{DI} 范围	0.8	2.5	
V _{SE} ⁽⁴⁾	单端接收器阈值	-	1.3	2.0	
输出电平					
V _{OL}	静态输出低电平	Ω 的 接至 ⁽¹⁾	-	0.3	V
V _{OH}	静态输出高电平	15kΩ 的 R _L 接至 V _{SS} ⁽⁵⁾	2.8	3.6	

1. 所有的电压测量都是以设备端地线为准。
2. 为了与 USB2.0 全速电气规范兼容，USB $\overline{D}P$ (D+) 引脚必须通过一个1.5k Ω 电阻接至 3.0~3.6V 电压。
3. 32F103xx 的正确 USB $\overline{D}$ 功能可以在 2.7V 得到保证，而不是在 2.7~3.0V 电压范围下降级的电气 特征。
4. 有综合评估保证，不在生产中测试。
5. R_L 是连接到 USB $\overline{D}$ 驱动器上的负载。

时序：数据信号上升和下降的时间定义



USB D全速电气特性 (VDD=3.0~3.6V, TA=25℃)

符号	参数	条件	最小值	最大值	单位
t_r	上升时间	$C_L = 50\text{pF}$	4	20	ns
t_f	下降时间	$C_L = 50\text{pF}$	4	20	ns
t_{rfm}	上升下降时间匹配	t_r / t_f	90	110	%
V_{CRS}	输出信号交叉电压	-	1.3	2.0	V

5.12 模拟外设

5.12.1 ADC

测试参数说明:

采样率: ADC 每秒进行的模拟量转数字量的次数,
 采样率=ADC 时钟 / (采样周期数 + 转换周期数)

5.12.1.1 12 位 ADC 特性


12位ADC特性 (VDD=2.4~3.6V, TA=-40~105℃)

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	供电电压	-	2.4	-	3.6	V
V_{REF+}	正参考电压	-	2.4	-	V_{DDA}	V
I_{VREF}	在 V_{REF} 输入脚上的电流	-	-	260	484	μA
f_{ADC}	ADC 时钟频率	-	0.6	-	14	MHz
f_s	采样速率	-	0.05	-	1	MHz
V_{AIN}	转换电压范围	-	0	-	V_{REF+}	V
t_{CAL}	校准时间	$f_{ADC} = 14\text{MHz}$	5.9			μs
		-	83			$1/f_{ADC}$
R_{ADC}	采样电阻	-	1			k Ω
C_{ADC}	采样保持电容	-	12			Pf
t_s	采样时间	$f_{ADC} = 14\text{MHz}$	0.107	-	17.1	μs
		-	1.5	-	239.5	$1/f_{ADC}$

符号	参数	条件	最小值	典型值	最大值	单位
t _{CONV}	总的转换时间(包括采样时间)	f _{ADC} = 14MHz	1	-	18	μs
		-	14~252(采样 t _s + 逐次逼近 12.5)			1/f _{ADC}

1. 由综合评估保证，不在生产中测试
2. C_{parasitic} 表示 PCB（与焊接和 PCB 布局质量相关）与焊盘上的寄生电容(大约 7PF)。较大的 C_{parasitic} 数值将降低转换的精度，解决的办法是减小 f_{ADC}。

ADC 的典型应用



外部输入阻抗的最大值计算公式如下：

公式 1：最大 R_{AIN} 公式

$$R_{AIN} < \frac{T_s}{f_{ADC} \times C_{ADC} \times \ln(2^{N+2})} - R_{ADC}$$

其中 f_{ADC}=14MHZ, C_{ADC}=12PF(表格 40), R_{ADC}=1kΩ(表格 40), 对于 0.25LSB 采样误差精度要求的条件下，T_s 与 R_{AIN} 的关系如下表：

f_{ADC}=14MHz⁽¹⁾时的最大RAIN

T _s (周期)	t _s (μs)	最大值 R _{AIN} (kΩ)
1.5	0.11	1.2
7.5	0.54	10
13.5	0.96	19

Ts (周期)	ts (μs)	最大值 R _{AIN} (kΩ)
28.5	2.04	41
41.5	2.96	60
55.5	3.96	80
71.5	5.11	104
239.5	17.1	350

1. 由设计保证，不在生产中测试。

ADC 精度⁽¹⁾ (2)

符号	参数	测试条件	典型值	最大值 ⁽³⁾	单位
ET	综合误差	f _{PCLK2} =56MHz, f _{ADC} =14MHz, R _{AIN} <10KΩ, V _{DDA} =2.4~3.6V, T _A =-40~105℃ 测量是在 ADC 校准之后进行的	± 2.5	± 4.5	LSB
EO	偏移误差		± 1.0	± 2	
EG	增益误差		± 2.0	± 3.5	
ED	微分线性误差		± 1.5	± 3	
EL	积分线性误差		± 2.5	± 4	

1. 经过内部校准后测量得到 ADC 的直流精度数值。
2. 反向注入电流会明显影响 ADC 精度建议在可能产生反向注入电流的标准模拟引脚上，（引脚与地之间）增加一个肖特基二极管。

正向的注入电流，只要处于 5.9 中给出的 I_{INJ(PIN)}和 I_{INJ(PIN)}范围之内，就不会影响 ADC 精度。

3. 是评估值。

5.12.1.2 内置参考电压特性测试

表格 43 内置参考电压特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{REFINT} ⁽¹⁾	内置参考电压	-40℃ < T _A < +105℃ V _{DD} = 2-3.6 V	1.16	1.21	1.26	V
T _{S_vrefint} ⁽²⁾	当读出内部参照电压时， ADC 的采样时间	-	-	5.1	17.1	μs
V _{REFINT}	内置参考电压值在全温范围里的变化	V _{DD} =3V± 10mV	-	-	20	mV
T _{Coeff}	-	-	-	-	126	ppm/℃

1. 由综合评估得出，不在生产中测试。

2. 由设计保证，不在生产中测试。

5.13 温度传感器特性

温度传感器特性


符号	参数	最小值	典型值	最大值	单位
Avg_Slope(1)	平均斜率 ($V_{DD} = 3.3V$, $T_A = -40 \sim 105^{\circ}C$)	2.7	3.6	3.9	mV/ $^{\circ}C$
V_{25}	在 $25^{\circ}C$ 时的电压 ($V_{DD} = 2.0 \sim 3.6V$)	1.38	1.41	1.45	V
$t_{START}(2)$	建立时间	4	-	10	μs
$T_{S_temp}(2)(3)$	当读取温度时，ADC 采样时间	-	-	17.1	μs

1. 由特性分析保证，不在生产中测试。
2. 由设计保证，不在生产中测试。
3. 最短的采样时间可以由应用程序通过多次循环决定。

6 封装信息

6.1 LQFP100 封装图

封装图



- 1. 图不是按照比例绘制。
- 2. 后背的焊盘内部没有联到 V_{SS} 或 V_{DD} 。
- 3. 在 LQFP 封装的底面有一个焊盘，应把它焊接在 PCB 上。
- 4. 所有的引脚都应该焊接在 PCB 上。


封装数据

DIMENSION LIST(FOOTPRINT: 2.00)

S/N	SYM	DIMENDIONS	REMARKS
1	A	MAX. 1.60	OVERALL HEIGHT
2	A1	0.1±0.05	STANDOFF
3	A2	1.40±0.05	PKG THICKNESS
4	D	16.00±0.20	LEAD TIP TO TIP
5	D1	14.00±0.10	PKG LENGTH
6	E	16.00±0.20	LEAD TIP TO TIP
7	E1	14.00±0.10	PKG WDTN
8	L	0.60±0.15	FOOT LENGTH
9	L1	1.00 REF	LEAD LENGTH
10	T	0.15	LEAD THICKNESS
11	T1	0.127±0.03	LEAD BASE METAL THICKNESS
12	a	0° ~7°	FOOT ANGLE
13	b	0.22±0.02	LEAD WIDTH
14	b1	0.20±0.03	LEAD BASE METAL WIDTH
15	e	0.50 BASE	LEAD PITCH
16	H(REF.)	(12.00)	CUM. LEAD PITCH
17	aaa	0.2	PROFILE OF LEAD TIPS
18	bbb	0.2	PROFILE OF MOLD SURFACE
19	ccc	0.08	FOOT COPLANARITY
20	ddd	0.08	FOOT POSITION

1. 尺寸以毫米表示。


LQFP100-100 引脚, 14×14mm焊接 Layout 建议



1. 尺寸以毫米表示。

6.2 LQFP64 封装图

封装图



1. 图不是按照比例绘制。
2. 后背的焊盘内部没有联到 V_{SS} 或 V_{DD} 。
3. 在 LQFP 封装的底面有一个焊盘，应把它焊接在 PCB 上。
4. 所有的引脚都应该焊接在 PCB 上。


封装数据

DIMENSION LIST(FOOTPRINT: 2.00)

S/N	SYM	DIMENDIONS	REMARKS
1	A	MAX. 1.600	OVERALL HEIGHT
2	A1	0.100±0.050	STANDOFF
3	A2	1.400±0.050	PKG THICKNESS
4	D	12.000±0.200	LEAD TIP TO TIP
5	D1	10.000±0.100	PKG LENGTH
6	E	12.000±0.200	LEAD TIP TO TIP
7	E1	10.000±0.100	PKG WDTN
8	L	0.600±0.150	FOOT LENGTH
9	L1	1.000 REF	LEAD LENGTH
10	T	0.150	LEAD THICKNESS
11	T1	0.127±0.030	LEAD BASE METAL THICKNESS
12	a	0°~7°	FOOT ANGLE
13	b	0.220±0.050	LEAD WIDTH
14	b1	0.200±0.030	LEAD BASE METAL WIDTH
15	e	0.500 BASE	LEAD PITCH
16	H(REF.)	(7.500)	CUM. LEAD PITCH
17	aaa	0.2	PROFILE OF LEAD TIPS
18	bbb	0.2	PROFILE OF MOLD SURFACE
19	ccc	0.08	FOOT COPLANARITY
20	ddd	0.08	FOOT POSITION

1. 尺寸以毫米表示。


QFP64-64 引脚, 10×10mm焊接 Layout 建议



1. 尺寸以毫米表示。

6.3 LQFP48 封装图

封装图



1. 图不是按照比例绘制。
2. 后背的焊盘内部没有联到 V_{SS} 或 V_{DD} 。
3. 在 LQFP 封装的底面有一个焊盘，应把它焊接在 PCB 上。
4. 所有的引脚都应该焊接在 PCB 上。


封装数据

DIMENSION LIST(FOOTPRINT: 2.00)

S/N	SYM	DIMENDIONS	REMARKS
1	A	MAX. 1.60	OVERALL HEIGHT
2	A1	0.1±0.05	STANDOFF
3	A2	1.40±0.05	PKG THICKNESS
4	D	9.00±0.20	LEAD TIP TO TIP
5	D1	7.00±0.10	PKG LENGTH
6	E	9.00±0.20	LEAD TIP TO TIP
7	E1	7.00±0.10	PKG WDTN
8	L	0.60±0.15	FOOT LENGTH
9	L1	1.00 REF	LEAD LENGTH
10	T	0.15	LEAD THICKNESS
11	T1	0.127±0.03	LEAD BASE METAL THICKNESS
12	a	0°~7°	FOOT ANGLE
13	b	0.22±0.02	LEAD WIDTH
14	b1	0.20±0.03	LEAD BASE METAL WIDTH
15	e	0.50 BASE	LEAD PITCH
16	H(REF.)	(5.50)	CUM. LEAD PITCH
17	aaa	0.2	PROFILE OF LEAD TIPS
18	bbb	0.2	PROFILE OF MOLD SURFACE
19	ccc	0.08	FOOT COPLANARITY
20	ddd	0.08	FOOT POSITION

1. 尺寸以毫米表示。



LQFP48-48引脚, 7×7mm焊接 Layout 建议



1. 尺寸以毫米表示。

6.4 QFN36 封装图

封装图




1. 图不是按照比例绘制。
2. 后背的焊盘内部没有联到 V_{SS} 或 V_{DD} 。
3. 在 QFN 封装的底面有一个焊盘，应把它焊接在 PCB 上。
4. 所有的引脚都应该焊接在 PCB 上。

QFN36 封装数据

		SYMBOL	MIN	NOD	MAX
TOTAL THCKNESS		A	0.8	0.85	0.9
STANO OFF		A1	0	0.02	0.05
MOLO THCKNESS		A2	---	0.65	---
L/F THCKNESS		A3	0.203REF		
LEAD WIDTH		b	0.2	0.25	0.3
BOOY SIZE	X	D	6BSC		
	Y	E	6BSC		
LEAD PITCH		e	0.5 BSC		
EP SIZE	X	D2	4.05	4.15	4.25
	Y	E2	4.05	4.15	4.25
LEAD LENGTH		L	0.45	0.55	0.65
LEAD TIP TO EXPOSE PAD EDGE		k	0.375 REF		
PACKAGE EOG TOLERANCE		aaa	0.1		
MOLD FLATNESS		ccc	0.1		
COPLANARITY		eee	0.08		
LEAD OFFSET		bbb	0.1		
EXPOSED PAD OFFSET		fff	0.1		

1. 尺寸以毫米表示。

QFN36-36 引脚, 6×6mm焊接 Layout 建议




1. 尺寸以毫米表示。


7 包装信息

7.1 带状包装


带状包装规格图



Quadrant Assignments For PIN1 Orientation In Tape




Reel Dimensions



所有照片仅供参考，外观以产品为准。

7.2 托盘包装

托盘包装示意图



所有照片仅供参考，外观以产品为准

8 常用功能模块命名

表格 常用功能模块命名

中文描述	简称
复位管理单元	RMU
时钟管理单元	CMU
复位和时钟管理单元	RCM
外部中断	EINT
通用 IO	GPIO
复用 IO	AFIO
唤醒控制器	WUPT
蜂鸣器	BUZZER
独立看门狗定时器	IWDT
窗口看门狗定时器	WWDT
定时器	TMR
CRC控制器	CRC
电源管理单元	PMU
备份寄存器	BAKPR
DMA控制器	DMA
模拟数字转换器	ADC
数字模拟转换器	DAC
实时时钟	RTC
外部存储控制器	EMMC
SDIO接口	SDIO
USBD设备控制器	USBD
控制器局域网络	CAN
USBD OTG	OTG
以太网	ETH
I2C接口	I2C
串行外设接口	SPI
通用异步收发器	UART
通用异步同步收发器	USART
闪存接口控制单元	FMC