

HK16P071D1M6-TR单片机用户手册

Ver1.04

目录

1. 概述	5
2. 特征	5
3. 管脚信息	6
3.1 管脚图	6
3.2 管脚说明	8
4. 系统框图	11
5. 存储器结构	12
5.1 程序存储器	12
5.2 RAM 数据存储器	12
6. 操作寄存器	19
6.1 工作寄存器	19
6.1.1 INDF(间接寻址寄存器)	19
6.1.2 PCL(程序计数器的低字节)和 Stack	19
6.1.3 STATUS(状态寄存器)	21
6.1.4 FSR(间接寻址指针)	22
6.1.5 PORTA/PORTC(端口数据寄存器)	22
6.1.6 PCON(芯片控制寄存器)	22
6.1.7 WUACON(PORA 输入状态变化中断/唤醒控制寄存器)	23
6.1.8 PCLATH(PC 高位缓冲器)	23
6.1.9 PADCON(内部下拉控制寄存器)	23
6.1.10 PCDCON(内部下拉控制寄存器)	23
6.1.11 PAODCON(漏极开路控制寄存器)	23
6.1.12 PAHCON(PA 内部上拉控制寄存器)	23
6.1.13 PCHCON(PC 内部上拉控制寄存器)	24
6.1.14 INTCON(中断屏蔽寄存器)	24
6.1.15 PIE1(外设中断屏蔽寄存器 1)	24
6.1.16 PIR1(外设中断状态寄存器 1)	25
6.1.17 PIE2(外设中断屏蔽寄存器 2)	25
6.1.18 PIR2(外设中断状态寄存器 2)	25
6.1.19 ACC(累加器)	25
6.1.20 OPTIONR 寄存器	25
6.1.21 TRISA/TRISC(I/O 口控制寄存器)	26
6.1.22 OSCM (模式控制寄存器)	26
6.2 T1 16 位定时、计数器	27
6.2.1 T1 特性	27
6.2.2 T1PWM 相关寄存器	27
6.3 T3 (10 位定时/计数器)	29
6.3.1 T3PWM 特性	29
6.3.2 T3PWM 相关寄存器	30
6.3.3 T3PWM 示意图	34
6.4 T4 (10 位定时/计数器)	34
6.4.1 T4PWM 特性	34
6.4.2 T4PWM 相关寄存器	35

6.4.3 T4PWM 示意图	37
6.5 14+2 通道 ADC	38
6.5.1 概述	38
6.5.2 ADM (ADC 模式寄存器)	39
6.5.3 ADB (ADC 数据寄存器)	40
6.5.4 VREFH (ADC 参考电压寄存器)	41
6.5.5 ADC 操作说明和注意事项	41
6.5.6 ADT (ADC 结果微调寄存器)	44
6.5.7 ADC 应用电路	45
6.6 比较器 C1	46
6.6.1 比较器简介	46
6.6.2 比较器相关寄存器	46
6.6.3 比较器模式	48
6.6.4 模拟输入连接注意事项及部分特性	48
6.7 I/O 口	50
6.8 WDT(看门狗定时器)	52
6.9 中断	53
6.9.1 外部中断	53
6.9.2 PORTA 输入改变中断	53
6.9.3 T1 中断	53
6.9.4 T3 溢出中断	53
6.9.5 T4 溢出中断	54
6.9.6 C1 中断	54
6.9.7 ADC 中断	54
6.10 SLEEP(睡眠模式)	55
6.10.1 睡眠唤醒	55
6.11 绿色模式	56
6.11.1 绿色唤醒	56
6.12 低速模式	57
6.13 复位 RESET	58
6.13.1 上电延时定时器 PWRT	58
6.13.2 复位顺序	58
7. 指令集	59
8. 电气特性	63
8.1 绝对最大额定值	63
8.2 操作条件	63
8.3 直流特性	63
8.4 ADC 特性参数	64
9. 开发工具	66
9.1 OTP 烧录器	66
9.2 编译器	66
10. 封装及尺寸	67
10.1 SOP16 封装图及尺寸	67
10.1.1 SOP16 封装图	67

10.1.2 SOP16 封装尺寸	67
10.2 SOP14 封装图及尺寸	68
10.2.1 SOP14 封装图	68
10.2.2 SOP14 封装尺寸	68
10.3 SOP8 封装图及尺寸	69
10.3.1 SOP8 封装图	69
10.3.2 SOP8 封装尺寸	69
10.4 SOT23-6 封装及尺寸	70
10.4.1 SOT23-6 封装图	70
10.4.2 SOT23-6 封装尺寸	70
10.5 QFN16 封装及尺寸	71
10.5.1 QFN16 封装图	71
10.5.2 QFN16 封装尺寸	71
10.6 ESSOP10 封装及尺寸	72
10.6.1 ESSOP10 封装图	72
10.6.2 ESSOP10 封装尺寸	72
11. 修正记录	73

HK16P071D1M6-TR

1. 概述

HK16P071D1M6-TR是采用低功耗高速 CMOS 工艺制造的 8 位单片机，它内建了 2K*14-bit 的 OTP、128Byte 的 SRAM。包含 1 个 16 位定时器 T1。1 个 10 位定时器 T3，可输出 1 带 5 路 PWM。1 个 10 位定时器 T4，可输出 1 路 PWM。含有一个 14+2 通道的 12 位 ADC 模块，1 个比较器模块。

2. 特征

- ◆ 39 条 RISC 指令，除了跳转指令是两个周期，所有的指令都是单周期
- ◆ 14 位宽指令，8 位宽数据路径，8 级深度硬件堆栈
- ◆ 支持 GOTO 指令全地址跳转、支持全地址子程序调用
- ◆ 2K×14 的程序存储器（OTP）
- ◆ 128×8 位通用寄存器（SRAM）
- ◆ 直接、间接寻址方式
- ◆ 1 个 16 位定时/计数器 T1
- ◆ 1 个 10 位定时/计数器 T3，可配置 5 路独立 10 位 PWM
- ◆ 1 个 10 位定时/计数器 T4，可配置 1 路独立 10 位 PWM
- ◆ 14+2 通道的 12 位 ADC 模块
- ◆ 内置上电复位电路（POR）、内置欠压复位（LVR）
- ◆ 上电复位定时器（PWRT）和振荡器启动定时器（OST）
- ◆ 2 组 14 个 I/O 口(PORTA/PORTC)，可配置上拉、下拉和开漏等状态，PORTC 无开漏
- ◆ 4 种工作模式可任意切换：正常模式、低速模式、睡眠模式、绿色模式
- ◆ 唤醒睡眠：INT 管脚中断、PORTA 的输入状态改变、T1 溢出唤醒、C1 输出状态变化唤醒、T3/4 溢出唤醒
 - ◆ 唤醒绿色：同唤醒睡眠
 - ◆ 省电休眠模式，可编程代码保护
 - ◆ 可选的振荡器选项：内部高速振荡器、内部低速振荡器
 - ◆ 7 种可用中断：PORTA 的输入变化、外中断、T1、T3、T4、ADC、比较器 C1
 - ◆ 宽工作电压范围：2.7V~5.5V@16M/2T
1.7V~5.5V@16M/4T
 - ◆ 可支持 C 编译，C 仿真，可在线调试

3. 管脚信息

3.1 管脚图




图 3.1 管脚信息（SOP16）




图 3.2 管脚信息（SOP14）




图 3.3 管脚信息（SOP8）



图 3.4 管脚信息 (SOT23-6)




图 3.5 管脚信息 (QFN16)




图 3.6 管脚信息（ESSOP10）

3.2 管脚说明

表 3-1 管脚说明

名称	类型	说明
PA0	I/O	可作为输入输出口 可配置上、下拉电阻 可配置开漏输出 可配置为 AD 输入脚 AIN0 可配置为 PWM 输出口 T3PWM0 可配置为比较器正、负端输入 烧写 CLK 脚 SCK
PA1	I/O	可作为输入输出口 可配置上、下拉电阻 可配置开漏输出 可配置为 AD 输入脚 AIN1 可配置为 PWM 输出口 T3PWM1 可配置为比较器负端输入 烧写 DATA 脚 SDA
PA2	I/O	可作为输入输出口 可配置上、下拉电阻 可配置开漏输出 可配置为 AD 输入脚 AIN2 可配置为 PWM 输出口 T3PWM2 可配置为 PWM 输出口 T4PWM 可配置为比较器输出 COUT

PA3	I/O	可作为输入输出口 可配置上、下拉电阻 可配置开漏输出 可配置为 AD 输入脚 AIN3 可配置为 PWM 输出口 T3PWM3
PA4	I/O	可作为输入输出口 可配置上、下拉电阻 可配置开漏输出 可配置为 AD 输入脚 AIN10 可配置为 PWM 输出口 T3PWM4 可配置为 PWM 输出口 T3PWM0
PA5	I/O	可作为输入输出口 可配置上、下拉电阻 可配置开漏输出 可配置为 AD 输入脚 AIN11 可配置为 PWM 输出口 T3PWM1 烧写高压 VPP 脚
PA6	I/O	可作为输入输出口 可配置上、下拉电阻 可配置开漏输出 可配置为 AD 输入脚 AIN13 可配置为 ADC 外部基准输入脚 EVREF 可配置为 PWM 输出口 T3PWM2
PA7	I/O	可作为输入输出口 可配置上、下拉电阻 可配置开漏输出 可配置为 T1 外部时钟输入脚 可配置为 AD 输入脚 AIN14 可配置为 PWM 输出口 T3PWM3 可配置为 PWM 输出口 T4PWM
PC0	I/O	可作为输入输出口 可配置上、下拉电阻 可配置为 AD 输入脚 AIN4 可配置为 PWM 输出口 T3PWM4 可配置为比较器正端输入
PC1	I/O	可作为输入输出口 可配置上、下拉电阻

		可配置为 AD 输入脚 AIN5 可配置为外部中断 INT 输入脚 可配置为 PWM 输出口 T3PWM0 可配置为比较器正端输入
PC2	I/O	可作为输入输出口 可配置上、下拉电阻 可配置为 AD 输入脚 AIN6 可配置为 PWM 输出口 T3PWM1
PC3	I/O	可作为输入输出口 可配置上、下拉电阻 可配置为 AD 输入脚 AIN7 可配置为 PWM 输出口 T3PWM2 可配置为 PWM 输出口 T4PWM
PC4	I/O	可作为输入输出口 可配置上、下拉电阻 可配置为 AD 输入脚 AIN8 可配置为 PWM 输出口 T3PWM3 可配置为 PWM 输出口 T3PWM0
PC5	I/O	可作为输入输出口 可配置上、下拉电阻 可配置为 AD 输入脚 AIN9 可配置为 PWM 输出口 T3PWM4
VDD	P	系统电源输入
GND	P	系统接地输入

注： I： 输入； O： 输出； P： 电源

4. 系统框图




图 4.1 系统框图

INDF	00h	INDF	80h	INDF	100h	INDF	180h
	01h	OPTIONR	81h		101h	OPTIONR	181h
PCL	02h	PCL	82h	PCL	102h	PCL	182h
STATUS	03h	STATUS	83h	STATUS	103h	STATUS	183h
FSR	04h	FSR	84h	FSR	104h	FSR	184h
PORTA	05h	TRISA	85h		105h		185h
	06h		86h		106h		186h
PORTC	07h	TRISC	87h		107h		187h
	08h		88h		108h		188h
	09h		89h		109h	PWMSEL1	189h
PCLATH	0Ah	PCLATH	8Ah	PCLATH	10Ah	PCLATH	18Ah
INTCON	0Bh	INTCON	8Bh	INTCON	10Bh	INTCON	18Bh
PIR1	0Ch	PIE1	8Ch		10Ch	PWMSEL	18Ch
PIR2	0Dh	PIE2	8Dh		10Dh	T4C0	18Dh
	0Eh	PCON	8Eh		10Eh	T4C1	18Eh
	0Fh	WUACON	8Fh		10Fh	T4TL	18Fh
	10h		90h	T3C0	110h	T4TH	190h
	11h		91h	T3C1	111h	T4PL	191h
PCHCON	12h	PAHCON	92h	T3TL	112h	T4PH	192h
PCDCON	13h	PADCON	93h	T3TH	113h	T4DL	193h
	14h	OSCM	94h	T3PL	114h	T4DH	194h
	15h	PAODCON	95h	T3PH	115h		195h
ADB1	16h		96h	T3D0L	116h		196h
	17h		97h	T3D0H	117h		197h
	18h		98h		118h		198h
ADPCON1	19h		99h	T3C2	119h		199h
ADPCON	1Ah		9Ah	T3D1L	11Ah		19Ah
ADM	1Bh	T1CON	9Bh	T3D1H	11Bh		19Bh
ADB	1Ch	T1TH	9Ch	T3D2L	11Ch		19Ch
ADR	1Dh	T1TL	9Dh	T3D2H	11Dh	CMCON0	19Dh
ADT	1Eh	T3D4L	9Eh	T3D3L	11Eh		19Eh

VREF	1Fh	T3D4H	9Fh	T3D3H	11Fh	VRCON	19Fh
RAM 80 字节	20h ~ 6Fh	RAM 32 字节	A0h ~ BFh	-	-	-	-
		-	-				
通用 寄存器 16 字节	70h ~ 7Fh	访问 70h~7Fh	F0h ~ FFh	访问 70h~7Fh	170h ~ 17Fh	访问 70h~7Fh	1F0h ~ 1FFh

表 5-2：特殊功能寄存器地址

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
所有 BANK 区共用									
00H(r/w)	INDF	使用 FSR 的内容寻址数据寄存器（非物理寄存器）							
02H(r/w)	PCL	PC 的低 8 位							
03H(r/w)	STATUS	IRP	RP1	RP0	$\overline{TO}$	$\overline{PD}$	Z	DC	C
04H(r/w)	FSR	FSR7	间接寻址指针						
0AH(r/w)	PCLATH	-	-	-	-	-	PCH2	PCH1	PCH0
0BH(r/w)	INTCON	GIE	PEIE	-	INTIE	PAIE	-	INTIF	PAIF
BANK0									
05H(r/w)	PORTA	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0
07H(r/w)	PORTC	-	-	PC5	PC4	PC3	PC2	PC1	PC0
0CH(r/w)	PIR1	-	ADCIF	-	-	-	-	-	T1IF
0DH(r/w)	PIR2	-		C1IF	-		T4IF	T3IF	-
12H(r/w)	PCHCON	*	*	/PHC5	/PHC4	/PHC3	/PHC2	/PHC1	/PHC0
13H(r/w)	PCDCON	*	*	/PDC5	/PDC4	/PDC3	/PDC2	/PDC1	/PDC0
16H(r/w)	ADB1	ADC 低 8 位数据存放于 ADB1 寄存器中							
19H(r/w)	ADPCON1	-	-	ANSEL14	ANSEL13	ANSEL11	ANSEL10	ANSEL9	ANSEL8
1AH(r/w)	ADPCON	ANSEL7	ANSEL6	ANSEL5	ANSEL4	ANSEL3	ANSEL2	ANSEL1	ANSEL0
1BH(r/w)	ADM	ADENB	ADS	EOC	GCHK	CHK3	CHK2	CHK1	CHK0
1CH(r/w)	ADB	ADB11	ADB10	ADB9	ADB8	ADB7	ADB6	ADB5	ADB4
1DH(r/w)	ADR	-	ADCKS1	-	ADCKS0	ADB3	ADB2	ADB1	ADB0

1EH(r/w)	ADT	-	-	-	ADTS<0>	ADT<3>	ADT<2>	ADT<1>	ADT<0>
1FH(r/w)	VREFH	EVHENB	-	-	-	-	-	VHK1	VHK0
BANK1									
01H(r/w)	OPTIONR	-	INTEDGE	-	-	-	-	-	-
05H(r/w)	TRISA	POTRA 输入输出控制寄存器							
07H(r/w)	TRISC	-	-	POTRC 输入输出控制寄存器					
0CH(r/w)	PIE1	-	ADCIE	-	-	-	-	-	T1IE
0DH(r/w)	PIE2	-	-	C1IE	-	-	T4IE	T3IE	-
0EH(r/w)	PCON	WDTE	-	LVDTE	*	*	*	*	*
0FH(r/w)	WUACON	WUA7	WUA6	WUA5	WUA4	WUA3	WUA2	WUA1	WUA0
12H(r/w)	PAHCON	/PHA7	/PHA6	/PHA5	/PHA4	/PHA3	/PHA2	/PHA1	/PHA0
13H(r/w)	PADCON	/PDA7	/PDA6	/PDA5	/PDA4	/PDA3	/PDA2	/PDA1	/PDA0
14H(r/w)	OSCM	-	WAKEMODE	GREENEN	-	SLCON	-	STPHX	CLKMD
15H(r/w)	PAODCON	ODA7	ODA6	ODA5	ODA4	ODA3	ODA2	ODA1	ODA0
1BH(r/w)	T1CON	-	-	T1CK1	T1CK0	T1CKS1	T1SYNC	T1CKS0	T1REN
1CH(r/w)	T1TH	T1 定时、计数高 8 位 T1TH<7:0>							
1DH(r/w)	T1TL	T1 定时、计数低 8 位 T1TL<7:0>							
1EH(r/w)	T3D4L	T3PWM4 占空比寄存器低 8 位							
1FH(r/w)	T3D4H	-	-	-	-	-	-	T3PWM4 占空比高 2 位	
BANK2									
10H(r/w)	T3C0	T3REN	-	T3PWM1INV	T3PWM0INV		T3PWM1E N	T3PWM0E N	-
11H(r/w)	T3C1	-	T3OUT0	-	T3CKS0	-	T3CK2	T3CK1	T3CK0
12H(r/w)	T3TL	T3 定时、计数低 8 位							
13H(r/w)	T3TH	-	-	-	-			T3 定时、计数高 2 位	
14H(r/w)	T3PL	T3PWM 周期寄存器低 8 位							
15H(r/w)	T3PH	*	*	*	*	*	*	T3PWM 周期高 2 位	
16H(r/w)	T3D0L	T3PWM0 占空比寄存器低 8 位							
17H(r/w)	T3D0H	-	-	-	-	-	-	T3PWM0 占空比高 2 位	
19H(r/w)	T3C2	-	PDTM0	T3PWM4INV	T3PWM3INV	T3PWM2NV	T3PWM4E N	T3PWM3E N	T3PWM2E N
1AH(r/w)	T3D1L	T3PWM1 占空比寄存器低 8 位							
1BH(r/w)	T3D1H	-	-	-	-	-	-	T3PWM1 占空比高 2 位	
1CH(r/w)	T3D2L	T3PWM2 占空比寄存器低 8 位							

1DH(r/w)	T3D2H	-	-	-	-	-	-	T3PWM2 占空比高 2 位	
1EH(r/w)	T3D3L	T3PWM3 占空比寄存器低 8 位							
1FH(r/w)	T3D3H	-	-	-	-	-	-	T3PWM3 占空比高 2 位	
BANK3									
01H(r/w)	OPTIONR	-	INTEDGE	-	-	-	-	-	-
09H(r/w)	PWMSEL1	-	-	-	-	T4PWM S1	T4PWM S0	T3PWM4 S1	T3PWM 4S0
0CH(r/w)	PWMSEL	T3PWM3S 1	T3PWM3 S0	T3PWM2S 1	T3PWM2S 0	T3PWM1S 1	T3PWM1 S0	T3PWM0S1	T3PWM0S 0
0DH(r/w)	T4C0	T4REN	-	-	T4PWMINV	T4BUZEN	-	T4PWMEN	-
0EH(r/w)	T4C1	-	T4OUT0	-	T4CKS0	-	T4CK2	T4CK1	T4CK0
0FH(r/w)	T4TL	T4 定时、计数低 8 位							
10H(r/w)	T4TH	-	-	-	-	-	-	T4 定时、计数高 2 位	
11H(r/w)	T4PL	T4PWM 周期寄存器低 8 位							
12H(r/w)	T4PH	*	*	*	*	*	*	T4PWM 周期高 2 位	
13H(r/w)	T4DL	T4PWM 占空比寄存器低 8 位							
14H(r/w)	T4DH	-	-	-	-	-	-	T4PWM 占空比高 2 位	
1DH(r/w)	CMCON0	C2OUT	C1OUT	C2INV	C1INV	CIS	CMCH2	CMCH1	CMCH0
1FH(r/w)	VRCON	VREN	VRR1	VRR0	VRS	VR3	VR2	VR1	VR0

表 5-3 寄存器复位状态

寄存器	地址	POR 或 BOR	RSTB 或 WDT 复位
BANK0			
INDF	00H	xxxx xxxx	uuuu uuuu
PCL	02H	0000 0000	0000 0000
STATUS	03H	0001 1xxx	000# #xxx
FSR	04H	0000 0000	uuuu uuuu
PORTA	05H	xxxx xxxx	uuuu uuuu
PORTC	07H	00 xx xxxx	00uu uuuu
PCLATH	0AH	0000 0000	0000 0000
INTCON	0BH	0000 0000	0000 0000
PIR1	0CH	0000 0000	0000 0000
PIR2	0DH	0000 0000	0000 0000
PCHCON	12H	1111 1111	1111 1111
PCDCON	13H	1111 1111	1111 1111

ADB1	16H	0000 0000	0000 0000
ADPC1	19H	0000 0000	0000 0000
ADPC	1AH	0000 0000	0000 0000
ADM	1BH	0000 0000	0000 0000
ADB	1CH	0000 0000	0000 0000
ADR	1DH	1010 0000	1010 0000
ADT	1EH	0001 1011	0001 1011
VREF	1FH	0111 1000	0111 1000
BANK1			
OPTIONR	01H	0011 1111	0011 1111
TRISA	05H	1111 1111	1111 1111
TRISC	07H	0011 1111	0011 1111
PIE1	0CH	0000 0000	0000 0000
PIE2	0DH	0000 0000	0000 0000
PCON	0EH	1011 1111	1011 1111
WUACON	0FH	0000 0000	0000 0000
PAHCON	12H	1111 1111	1111 1111
PADCON	13H	1111 1111	1111 1111
OSCM	14H	0000 0000	0000 0000
PAODCON	15H	0000 0000	0000 0000
T1CON	1BH	0000 0000	0000 0000
T1TH	1CH	0000 0000	0000 0000
T1TL	1DH	0000 0000	0000 0000
T3D4L	1EH	0000 0000	0000 0000
T3D4H	1FH	0000 0000	0000 0000
BANK2			
T3C0	10H	0000 0000	0000 0000
T3C1	11H	0000 0000	0000 0000
T3TL	12H	0000 0000	0000 0000
T3TH	13H	0000 0000	0000 0000
T3PL	14H	1111 1111	1111 1111
T3PH	15H	1111 1111	1111 1111
T3D0L	16H	0000 0000	0000 0000
T3D0H	17H	0000 0000	0000 0000
T3C2	19H	0000 0000	0000 0000

T3D1L	1AH	0000 0000	0000 0000
T3D1H	1BH	0000 0000	0000 0000
T3D2L	1CH	0000 0000	0000 0000
T3D2H	1DH	0000 0000	0000 0000
T3D3L	1EH	0000 0000	0000 0000
T3D3H	1FH	0000 0000	0000 0000
BANK3			
PWMSEL1	09H	0000 0000	0000 0000
PWMSEL	0CH	0000 0000	0000 0000
T4C0	0DH	0000 0000	0000 0000
T4C1	0EH	0000 0000	0000 0000
T4TL	0FH	0000 0000	0000 0000
T4TH	10H	0000 0000	0000 0000
T4PL	11H	1111 1111	1111 1111
T4PH	12H	1111 1111	1111 1111
T4DL	13H	0000 0000	0000 0000
T4DH	14H	0000 0000	0000 0000
CMCON0	1DH	0000 0000	0000 0000
VRCON	1FH	0000 0000	0000 0000

说明：u = 未改变；x = 未知；- = 未使用；# = P/T 标志位

6. 操作寄存器

6.1 工作寄存器

6.1.1 INDF(间接寻址寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
00H(r/w)	INDF	使用 FSR 的内容寻址数据寄存器（非物理寄存器）							

INDF 寄存器不是真正的物理寄存器,任何使用 INDF 寄存器的指令实际上访问的是由指针寄存器 (FSR) 所指向的寄存器。若使用间接寻址方式对 INDF 寄存器进行读操作 (FSR='0'), 读的结果为 00H; 而使用间接寻址对 INDF 寄存器进行写操作, 实际执行的是空操作, 但有可能影响标志位。FSR 寄存器的位<6:0>可以用来选择 128 个寄存器 (地址: 00H~7FH)。

注: 不同 BANK 下间接寻址地址分别对应不同 BANK, BANK1 下间接寻址地址为 80~FFH, BANK2 下间接寻址地址为 100~17FH, BANK3 下间接寻址地址为 180~1FFH

例 6.1: 间接寻址

- ◆ 寄存器 28 里值为 10H
- ◆ 寄存器 29 里的值为 0AH
- ◆ 把 28 放入 FSR 寄存器
- ◆ 读 INDF 寄存器将返回 10H
- ◆ FSR 寄存器的值加 1
- ◆ 读 INDF 寄存器将返回 0AH

6.1.2 PCL(程序计数器的低字节)和 Stack

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
02H(r/w)	PCL	程序计数器的低字节							

HK16P071D1M6-TR有一个 11 位程序计数器 PC 和 8 级深度硬件堆栈 Stack。低 8 位是 PCL(PC<7:0>), 即可读也可写; 高 3 位是 PCH (PC<10:8>), 不能直接读写, PCH 的改变是通过 PCLATH 寄存器来实现的。当程序执行的时候, PC 里装载的是下一条将要执行程序地址。每个指令周期, PC 值将增加 1, 除非有指令改变 PC 的值。

如图 6.1.1~6.1.4 所示为装载 PC 值的四种情况。

情况 1: 执行 GOTO 指令




图 6.1.1 执行 GOTO 指令

情况 2: 执行 CALL 指令




图 6.1.2 执行 CALL 指令

情况 3: 执行 RETIA、RETFIE 或者 RETURN 指令




图 6.1.3 执行 RETIA、RETFIE 或者 RETURN 指令

情况 4：写 PCL 时




图 6.1.4 写 PCL

注 1：PCLATH 只有在 PCL 内容是目标地址才有效

注 2：PCLATH 不会随 PCH 的改变而改变

6.1.3 STATUS(状态寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
03H(r/w)	STATUS	IRP	RP1	RP0	$\overline{TO}$	$\overline{PD}$	Z	DC	C

状态寄存器 STATUS 反映运算器运算及复位后的状态。如果 STATUS 是某一指令的目标寄存器，且该指令将影响标志位 Z、DC 或者 C，那么对此三位的写操作是禁止的。Bit4 和 Bit3 是不可写的。清状态寄存器 STATUS 将出现下面结果 000uu1uu（u 表示未改变）。

C: 进位/ 借位位

1 = 有进位或无借位

0 = 无进位或有借位

注： 借位时极性相反。执行减法是通过加上第二个操作数的补码来完成的。对于移位指令（RRR, RLR），源寄存器的最高位或最低位移入此位。

DC: 半进位/ 借位位（ADDAR, ADDIA, SUBIA, SUBAR 指令）

1 = 有第 3 位向第 4 位进位或无第 3 位向第 4 位借位

0 = 无第 3 位向第 4 位进位或有第 3 位向第 4 位借位

Z: 零位

1 = 运算或逻辑运算的结果是零

0 = 运算或逻辑结果的结果非零

 $\overline{PD}$:掉电标志位

1= 上电或者执行 CLRWDT 指令

0= 执行 SLEEP 指令

 $\overline{TO}$: 定时器溢出标志位

1= 上电或者执行 CLRWDT 或 SLEEP 指令

0= 看门狗定时器溢出

RP1:RP0: BANK 区选择

00 = 选择 BANK0 区

01 = 选择 BANK1 区

10 = 选择 BANK2 区

11 = 选择 BANK3 区

IRP: 间接寻址 BANK 选择位, 与 FSR7 共同控制间接寻址 BANK

6.1.4 FSR(间接寻址指针)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
04H(r/w)	FSR	FSR7	间接寻址指针						

Bit6:Bit0 : 选择间接寻址寄存器地址, 可寻址 00~7Fh 内寄存器或 RAM;

Bit7: 间接寻址 BANK 选择位, 与 IRP 共同控制间接寻址 BANK

IRP:FSR7:

00 = BANK0 区间接寻址

01 = BANK1 区间接寻址

10 = BANK2 区间接寻址

11 = BANK3 区间接寻址

6.1.5 PORTA/PORTC(端口数据寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
05H(r/w)	PORTA	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0
07H(r/w)	PORTC	-	-	PC5	PC4	PC3	PC2	PC1	PC0

读端口操作是读的引脚的状态, 和引脚模式无关。

6.1.6 PCON(芯片控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
8EH(r/w)	PCON	WDTE	-	LVREN	-	-	-	-	-

LVREN: LVR (低电压复位) 使能位

1 = 使能 LVR

0 = 禁止 LVR

WDTE: WDT (看门狗定时器) 使能位

1 = 使能 WDT

0 = 禁止 WDT

6.1.7 WUACON(PORA 输入状态变化中断/唤醒控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
8FH(r/w)	WUACON	WUA7	WUA6	WUA5	WUA4	WUA3	WUA2	WUA1	WUA0

0 = 关闭 PA 口中断/唤醒功能

1 = 使能 PA 口中断/唤醒功能

6.1.8 PCLATH(PC 高位缓冲器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
0AH(r/w)	PCLATH	-	-	-	-	-	PCH2	PCH1	PCH0

低 3 位有效，详见 6.1.2 节

6.1.9 PADCON(内部下拉控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
93H(r/w)	PADCON	/PDA7	/PDA6	/PDA5	/PDA4	/PDA3	/PDA2	/PDA1	/PDA0

1 = 禁止 PA 口相应引脚内部下拉

0 = 使能 PA 口相应引脚内部下拉

6.1.10 PCDCON(内部下拉控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
13H(r/w)	PCDCON	-	-	/PDC5	/PDC4	/PDC3	/PDC2	/PDC1	/PDC0

1 = 禁止 PC 口相应引脚内部下拉

0 = 使能 PC 口相应引脚内部下拉

6.1.11 PAODCON(漏极开路控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
95H(r/w)	PAODCON	ODA7	ODA6	ODA5	ODA4	ODA3	ODA2	ODA1	ODA0

1 = PA 口相应引脚 NMOS 漏极开路输出使能

0 = PA 口相应引脚 NMOS 漏极开路输出禁止

6.1.12 PAHCON(PA 内部上拉控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
92H(r/w)	PAHCON	/PHA7	/PHA6	/PHA5	/PHA4	/PHA3	/PHA2	/PHA1	/PHA0

1 = 禁止 PA 口相应引脚内部上拉

0 = 使能 PA 口相应引脚内部上拉

6.1.13 PCHCON(PC 内部上拉控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
12H(r/w)	PCHCON	-	-	/PHC5	/PHC4	/PHC3	/PHC2	/PHC1	/PHC0

1 = 禁止 PC 口相应引脚内部上拉

0 = 使能 PC 口相应引脚内部上拉

6.1.14 INTCON(中断屏蔽寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
0B(r/w)	INTCON	GIE	PEIE	-	INTIE	PAIE	-	INTIF	PAIF

PAIF: PORTA 输入状态变化中断标志位, PORTA 输入状态改变时被置位, 软件复位。

INTIF: 外部中断标志位, INT 引脚上升沿/下降沿 (由 INTEDG 位 OPTIONR<6>配置), 软件复位。

PAIE: PORTA 输入状态变化中断使能位

1 = 使能 PORTA 输入状态变化中断

0 = 禁止 PORTA 输入状态变化中断

INTIE: 外部中断使能位 (PC1)

1 = 使能外部中断

0 = 禁止外部中断

PEIE: 外设总中断使能

1 = 使能外设中断

0 = 禁止外设中断

GIE: 全局中断使能位

1 = 使能所有为屏蔽的中断, 对于睡眠模式中的中断唤醒, MCU 将跳到中断地址 004H

0 = 禁止所有中断, 对于睡眠模式中点中断唤醒, MCU 将执行 SLEEP 后的指令

注: 在中断事件发生时, GIE 被硬件清零并禁止一切中断。执行 RETFIE 指令退出中断程序并重新设置 GIE =1 允许中断。

6.1.15 PIE1(外设中断屏蔽寄存器 1)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
8C(r/w)	PIE1	-	ADCIE	-	-	-	-	-	T1IE

T1IE: 定时器 T1 中断使能位

1 = 使能定时器 T1 溢出中断

0 = 禁止定时器 T1 溢出中断

ADCIE: ADC 中断使能位

1 = 使能 ADC 中断

0 = 禁止 ADC 中断

6.1.16 PIR1(外设中断状态寄存器 1)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
0C(r/w)	PIR1	-	ADCIF	-	-	-	-	-	T1IF

T1IF: 定时器 T1 溢出中断标志位, T1 溢出时被置位, 软件复位。

ADCIF: ADC 中断标志位, ADC 转换完成时被置位, 软件复位。

6.1.17 PIE2(外设中断屏蔽寄存器 2)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
8D(r/w)	PIE2	-	-	C1IE	-	-	T4IE	T3IE	-

T3IE: 定时器 T3 中断使能位

1 = 使能定时器 T3 溢出中断

0 = 禁止定时器 T3 溢出中断

T4IE: 定时器 T4 中断使能位

1 = 使能定时器 T4 溢出中断

0 = 禁止定时器 T4 溢出中断

C1IE: 比较器 C1 中断使能位

1 = 使能比较器 C1 中断

0 = 禁止比较器 C1 中断

6.1.18 PIR2(外设中断状态寄存器 2)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
0D(r/w)	PIR2	-	-	C1IF	-	-	T4IF	T3IF	-

T3IF: 定时器 T3 溢出中断标志位, T3 溢出时被置位, 软件复位。

T4IF: 定时器 T4 溢出中断标志位, T4 溢出时被置位, 软件复位。

C1IF: 比较器 C1 中断标志位, 比较器 C1 输出变化时被置位, 软件复位。

6.1.19 ACC(累加器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
N/A(r/w)	ACC	累加器							

累加器是一个内部数据传送、指令操作数存储单元, 没有被编址。

6.1.20 OPTIONR 寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
81(r/w)	OPTIONR	-	INTEDG	-	-	-	-	-	-

INTEDG: 外部中断触发方式选择位 (PC1)

1 = INT 引脚上升沿触发中断

0 = INT 引脚下降沿触发中断

6.1.21 TRISA/TRISC(I/O 口控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
85H(w)	TRISA	PORTA I/O 控制寄存器							
87H(w)	TRISC	*	*	PORTC I/O 控制寄存器					

TRISA/C 寄存器为 1，端口为输入模式，TRISA/C 寄存器为 0，端口为输出模式。

6.1.22 OSCM（模式控制寄存器）

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
94(r/w)	OSCM	-	WAKEMODE	GREENEN	-	SLCON	-	STPHX	CLKMD

CLKMD：系统时钟模式控制位

0 = 普通模式，高速时钟作为系统时钟

1 = 低速模式，低速时钟作为系统时钟

STPHX：内部高速振荡器控制位

0 = 运行

1 = 停止，内部低速 RC 振荡器仍然运行

SLCON：内部低速时钟控制位

0 = 开启内部低速时钟

1 = 关闭内部低速时钟（同时需 SLEEP 且 wdt disable）

GREENEN：绿色模式使能位

0 = 普通模式

1 = 绿色模式

WAKEMODE：低速模式下睡眠唤醒后系统时钟选择位

0 = 选择内外低速作为系统时钟

1 = 选择高速 RC 作为系统时钟

注：STPHX 为内部高速 RC 振荡器的控制位，当 STPHX=0 时内部高速 RC 振荡器正常运行，当 STPHX=1 时内部高速 RC 振荡器停止运行。从高速模式切换到低速模式时，需先进低速，再关高速。低速模式进睡眠模式，唤醒后的系统时钟通过 WAKEMODE 位选择。低速模式进绿色模式，唤醒后仍为低速模式。

6.2 T1 16 位定时、计数器

6.2.1 T1 特性

- 16 位定时器/计数器
- T1 溢出 T1IF 会置 1，若中断使能可进入中断
- 可选择外部异步时钟唤醒睡眠、绿色模式

T1 模块框图如图 6.2.1 所示：




图 6.2.1 T1 模块工作原理图

6.2.2 T1PWM 相关寄存器

6.2.2.1 T1 定时器控制寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
9B(r/w)	T1CON	-	-	T1CK1	T1CK0	T1CK1	T1SYNC	T1CK0	T1REN

T1CK<1:0>: T1 分频选择

00 = 1 分频

01 = 2 分频

10 = 4 分频

11 = 8 分频

T1CK0: T1 内外时钟源选择

0 = 内部 Fcpu

1 = 外部时钟源

T1CK1: T1 外部时钟源选择（T1CK0=1 时有效），参与分频

0 = 外部时钟 PA7（上升沿）

1 = 内部低速 RC（32K）

T1SYNC: T1 外部时钟源与内部系统时钟同步控制（T1CK0=1 时有效）

0 = 同步

1 = 异步

注：此位有效，T1 时钟源选择异步时钟，可用于唤醒睡眠、绿色模式

T1REN: 定时器 T1 使能

0 = T1 关闭

1 = T1 使能

6.2.2.2 T1 定时器计数器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
9D(r/w)	T1TL	T1TL<7:0>							
9C(r/w)	T1TH	T1TH<7:0>							

[T1TH:T1TL]为其 16 位定时、计数值。

注：T1 定时器最低工作电压需要高于 2.2v。

6.3 T3（10 位定时/计数器）

6.3.1 T3PWM 特性

- 5 路独立 10 位 PWM 输出，共用相同周期
- 1 组带死区互补 PWM
- 提供每个 PWM 周期溢出中断，但中断共用同一个向量入口
- 输出极性可选择
- PWM 工作时钟源可设定时钟分频比
- 可做定时器/计数器使用

T3 模块框图如图 6.3.1 所示：




图 6.3.1 T3 模块工作原理图

注：图中暂未标注互补模式。

6.3.2 T3PWM 相关寄存器

6.3.2.1 T3PWM 使能寄存器 0

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
110H(r/w)	T3C0	T3REN	-	T3PWM1INV	T3PWM0INV	-	T3PWM1EN	T3PWM0EN	-

T3REN: T3 定时器总使能

0 = 禁止

1 = 使能

T3PWM1INV: T3PWM1 输出极性取反

0 = 不取反

1 = 取反

T3PWM0INV: T3PWM0 输出极性取反

0 = 不取反

1 = 取反

T3PWM1EN: T3PWM1EN 输出使能

0 = 禁止 T3PWM1 输出

1 = 允许 T3PWM1 输出

T3PWM0EN: T3PWM0EN 输出使能

0 = 禁止 T3PWM0 输出

1 = 允许 T3PWM0 输出

注: PWM 输出需将对应端口设置为输出模式。

6.3.2.2 T3PWM 使能寄存器 2

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
119H(r/w)	T3C2	-	PDTM0	T3PWM4INV	T3PWM3INV	T3PWM2INV	T3PWM4EN	T3PWM3EN	T3PWM2EN

PDTM0: T3PWM1&T3PWM0 工作模式选择位

0 = T3PWM1&T3PWM0 工作于独立输出模式

1 = T3PWM1&T3PWM0 工作于互补输出模式

T3PWM4INV: T3PWM4 输出极性取反

0 = 不取反

1 = 取反

T3PWM3INV: T3PWM3 输出极性取反

0 = 不取反

1 = 取反

T3PWM2INV: T3PWM2 输出极性取反

0 = 不取反

1 = 取反

T3PWM4EN: T3PWM4EN 输出使能

0 = 禁止 T3PWM4 输出

1 = 允许 T3PWM4 输出

T3PWM3EN: T3PWM0EN 输出使能

0 = 禁止 T3PWM3 输出

1 = 允许 T3PWM3 输出

T3PWM2EN: T3PWM2EN 输出使能

0 = 禁止 T3PWM2 输出

1 = 允许 T3PWM2 输出

6.3.2.3 T4PWM 控制寄存器 1

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
111H(r/w)	T3C1	-	T3OUT0	-	T3CKS0	-	T3CK2	T3CK1	T3CK0

T3CK<2:0>: T3 定时器时钟分频选择

111 = 1 分频

110 = 2 分频

101 = 4 分频

100 = 8 分频

011 = 16 分频

010 = 32 分频

001 = 64 分频

000 = 128 分频

T3CKS0: T3 定时器时钟源选择

0 = Fcpu/2

1 = Fosc

T3OUT0: T3PWM0 输出全低电平使能

0 = T3PWM0 输出不受影响

1 = T3PWM0 输出全低电平

注：默认 T3PWM 输出极性不取反，T3PWM0 输出全低电平模式，不受占空比影响，T3PWM1~T3PWM4 正常输出，不受 T3OUT0 影响。

6.3.2.4 T3PWM 周期寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
114H(r/w)	T3PL	T3PL<7:0>							

115H(r/w)	T3PH	-	-	-	-	-	-	T3PH<1:0>
-----------	------	---	---	---	---	---	---	-----------

T3PWM 周期=[T3PH:T3PL]*T3PWM 工作时钟源。

注：更新 T3PWM 周期寄存器时，需先关闭 T3REN，T3PH/L 赋值完成后再使能 T3REN。

6.3.2.5 T3PWM0 占空比寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
116H(r/w)	T3D0L	T3D0L<7:0>							
117H(r/w)	T3D0H	-	-	-	-	-	-	T3D0H<1:0>	

T3PWM0 占空比=[T3D0H:T3D0L]*T3PWM 工作时钟源

6.3.2.6 T3PWM1 占空比寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
11AH(r/w)	T3D1L	T3D1L<7:0>							
11BH(r/w)	T3D1H	-	-	-	-	-	-	T3D1H<1:0>	

独立模式下，T3PWM1 占空比=[T3D1H:T3D1L]*T3PWM 工作时钟源

互补模式下，T3PWM1 与 T3PWM0 的死区时间=[T3D1H:T3D1L+1]*T3PWM 工作时钟源

6.3.2.7 T3PWM2 占空比寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
11CH(r/w)	T3D2L	T3D2L<7:0>							
11DH(r/w)	T3D2H	-	-	-	-	-	-	T3D2H<1:0>	

T3PWM2 占空比=[T3D2H:T3D2L]*T3PWM 工作时钟源

6.3.2.8 T3PWM3 占空比寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
11EH(r/w)	T3D3L	T3D3L<7:0>							
11FH(r/w)	T3D3H	-	-	-	-	-	-	T3D3H<1:0>	

独立模式下，T3PWM3 占空比=[T3D3H:T3D3L]*T3PWM 工作时钟源

6.3.2.9 T3PWM4 占空比寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
----	----	----	----	----	----	----	----	----	----

09EH(r/w)	T3D4L	T3D4L<7:0>						
09EH(r/w)	T3D4H	-	-	-	-	-	-	T3D4H<1:0>

T3PWM4 占空比=[T3D4H:T3D4L]*T3PWM 工作时钟源

6.3.2.10 T3 计数/定时器时间寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
112H(r/w)	T3TL	T3TL<7:0>							
113H(r/w)	T3TH	-	-	-	-	-	-	T3TH<1:0>	

当 T3PWM 被禁止时，T3 可以做定时、计数器使用，[T3TH:T3TL]为其定时、计数值。

T3 溢出或者计数到 T3PWM 周期寄存器值，T3IF 会置 1，若中断使能可进入中断。

6.3.2.11 T3PWM 端口选择控制寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
18CH(r/w)	PWMSEL	T3PWM3S1	T3PWM3S0	T3PWM2S1	T3PWM2S0	T3PWM1S1	T3PWM1S0	T3PWM0S1	T3PWM0S0

T3PWM3S<1:0> :T3PWM3 端口选择寄存器

00 =无端口输出 T3PWM3

01 =PA3 输出 T3PWM3

10 =PC4 输出 T3PWM3

11 = PA7 输出 T3PWM3

T3PWM2S<1:0> :T3PWM2 端口选择寄存器

00 =无端口输出 T3PWM2

01 =PA2 输出 T3PWM2

10 =PC3 输出 T3PWM2

11 = PA6 输出 T3PWM2

T3PWM1S<1:0> :T3PWM1 端口选择寄存器

00 =无端口输出 T3PWM1

01 =PA1 输出 T3PWM1

10 =PC2 输出 T3PWM1

11 = PA5 输出 T3PWM1

T3PWM0S<1:0> :T3PWM0 端口选择寄存器

00 =PC4 输出 T3PWM0

01 =PA0 输出 T3PWM0

10 =PC1 输出 T3PWM0

11 = PA4 输出 T3PWM0

6.3.2.12 T3PWM 端口选择控制寄存器 1

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
189H(r/w)	PWMSEL1	-	-	-	-	T4PWMS1	T4PWMS0	T3PWM4S1	T3PWM4S0

T3PWM4S<1:0> :T3PWM4 端口选择寄存器

00 =无端口输出 T3PWM4

01 =PC0 输出 T3PWM4

10 =PC5 输出 T3PWM4

11 =PA4 输出 T3PWM4

6.3.3 T3PWM 示意图




图 6.3.2 T3PWM0/1 独立输出模式波形示意图




图 6.3.3 T3PWM0/1 互补输出模式波形示意图

6.4 T4（10 位定时/计数器）

6.4.1 T4PWM 特性

- 1 路独立 10 位 PWM 输出

- PWM 周期溢出中断，中断共用同一个向量入口
- 输出极性可选择
- PWM 工作时钟源可设定时钟分频比
- 可做定时器/计数器使用

T4 模块框图如图 6.4.1 所示：




图 6.4.1 T4 模块工作原理图

6.4.2 T4PWM 相关寄存器

6.4.2.1 T4PWM 使能寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
18DH(r/w)	T4C0	T4REN	-	-	T4PWMINV	T4BUZEN	-	T4PWMEN	-

T4REN: T4 定时器总使能

0 = 禁止

1 = 使能

T4PWMINV: T4PWM 输出极性取反

0 = 不取反

1 = 取反

T4BUZEN: T4BUZZER 输出使能 (T4PWMEN 需使能)

0 = 禁止 T4BUZZER 输出

1 = 允许 T4BUZZER 输出

T4PWMEN: T4PWMEN 输出使能

0 = 禁止 T4PWM 输出

1 = 允许 T4PWM 输出

注：PWM/BUZZER 输出需将对应端口设置为输出模式。

6.4.2.2 T4PWM 控制寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
18EH(r/w)	T4C1	-	T4OUT0	-	T4CKS0	-	T4CK2	T4CK1	T4CK0

T4CK<2:0>: T4 定时器时钟分频选择

111 = 1 分频

110 = 2 分频

101 = 4 分频

100 = 8 分频

011 = 16 分频

010 = 32 分频

001 = 64 分频

000 = 128 分频

T4CKS0: T4 定时器时钟源选择

0 = Fcpu/2

1 = Fosc

T4OUT0: T4PWM 输出全低电平使能

0 = T4PWM 输出不受影响

1 = T4PWM 输出全低电平

注：默认 T4PWM 输出极性不取反，T4PWM 输出全低电平模式，不受占空比影响。

6.4.2.3 T4PWM 周期寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
191H(r/w)	T4PL	T4PL<7:0>							
192H(r/w)	T4PH	-	-	-	-	-	-	T4PH<1:0>	

T4PWM 周期=[T4PH:T4PL]*T4PWM 工作时钟源。

注：更新 T4PWM 周期寄存器时，需先关闭 T4REN，T4PH/L 赋值完成后再使能 T4REN。

6.4.2.4 T4PWM 占空比寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
193H(r/w)	T4DL	T4DL<7:0>							
194H(r/w)	T4DH	-	-	-	-	-	-	T4DH<1:0>	

T4PWM 占空比=[T4DH:T4DL]*T4PWM 工作时钟源

6.4.2.5 T4 计数/定时器时间寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
18FH(r/w)	T4TL	T4TL<7:0>							

190H(r/w)	T4TH	-	-	-	-	-	-	T4TH<1:0>
-----------	------	---	---	---	---	---	---	-----------

当 T4PWM 被禁止时，T4 可以做定时、计数器使用，[T4TH:T4TL]为其定时、计数值。

T4 溢出或者计数到 T4PWM 周期寄存器值，T4IF 会置 1，若中断使能可进入中断

6.4.2.6 T4PWM 端口选择控制寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
189H(r/w)	PWMSEL1	-	-	-	-	T4PWMS1	T4PWMS0	T3PWM4S1	T3PWM4S0

T4PWMS<1:0> :T4PWM 端口选择寄存器

00 =PC3 输出 T4PWM

01 =PA2 输出 T4PWM

10 =PA7 输出 T4PWM

11 = 无端口输出 T4PWM

6.4.3 T4PWM 示意图




图 6.4.2 T4PWM 波形示意图

6.5 14+2 通道 ADC

6.5.1 概述

模拟数字转换，内置 16 个模拟通道，高达 4096 阶的分辨率，能将一个模拟信号转换成相应的 12 位数字信号。通过 $CHK[3:0]$ 选择模拟信号输入引脚（AIN 引脚），内部 $1/4 \cdot V_{dd}$ 电压源，GCHK 位使能全部 ADC 通道，模拟信号输入至 SAR ADC。ADC 的分辨率为 12 位；可以通过 $ADCKS[1:0]$ 位选择 ADC 的转换速率以决定 ADC 的转换时间。ADC 参考电压的高电平包括 2 种，内部参考源，包括 VDD、4V、3V、2V（EVHENB=0），外部参考源，由 PA6 提供（EVHENB=1）。ADC 内置 ADPCON/ADPCON1 寄存器来设置模拟输入引脚，必须由程序将 ADC 输入引脚设为不带上拉电阻的输入引脚。设置好 ADENB 和 ADS 位后，ADC 开始转换，转换结束时，ADC 电路将 EOC 和 ADCIF 置 1，并将转换结果存入 ADB 和 ADR 寄存器中。若 ADCIEN=1，ADC 请求中断，AD 转换完成后， $ADCIF=1$ 时，程序计数器跳转中断向量地址（ORG 0004H）执行中断服务程序。ADC 工作原理框图如图 6.5.1 所示。




图 6.5.1 ADC 工作原理框图

6.5.2 ADM (ADC 模式寄存器)

ADC模式寄存器ADM设置ADC的相关配置：包括ADC启动，ADC通道选择，ADC的参考源选择和ADC处理状态显示等。必须在AD开始转换前将这些配置设置完毕。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
01BH(r/w)	ADM	ADENB	ADS	EOC	GCHK	CHK3	CHK2	CHK1	CHK0

ADENB: ADC控制位。睡眠模式下，禁止ADC以省电。

0 = 禁止；

1 = 使能。

ADS: ADC启动位。ADC处理完成后，ADS位自动清零。

0 = 停止；

1 = 开始。

EOC: ADC状态控制位。

0 = 转换过程中；

1 = 转换结束，ADS复位。

GCHK: 通道选择位。

0 = 禁止AIN通道；

1 = 使能AIN通道。

CHK[3:0]: ADC输入通道选择位。

0000 = AIN0 (PA0)

0001 = AIN1 (PA1)

0010 = AIN2 (PA2)

0011 = AIN3 (PA3)

0100 = AIN4 (PC0)

0101 = AIN5 (PC1)

0110 = AIN6 (PC2)

0111 = AIN7 (PC3)

1000 = AIN8 (PC4)

1001 = AIN9 (PC5)

1010 = AIN10 (PA4)

1011 = AIN11 (PA5)

1100 = AIN12 (VDD/4)

1101 = AIN13 (PA6)

1110 = AIN14 (PA7)

1111 = AIN15 (GND)

AIN12 通道没有连接外部管脚，连接的是 $1/4 \times VDD$ 。这种处理方式可以使 ADC 测得 VDD 的电

压。这对于 VDD 变化的，特别是手持设备非常有用。AIN15 通道没有连接外部管脚，连接的是 GND。

ADR 寄存器包括 ADC 模式控制和 ADC 低字节数据缓存器，ADC 配置包括 ADC 时钟速率和 ADC 分辨率。必须在启动 ADC 之前设置好这些配置。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
01DH(r/w)	ADR	-	ADCKS1	-	ADCKS0	ADB3	ADB2	ADB1	ADB0

ADCKS1	ADCKS0	ADC 时钟源
0	0	Fcpu/16
0	1	Fcpu/8
1	0	Fcpu
1	1	Fcpu/2

ADB[3:0]: ADC12 位分辨率的低 3 位字节数据缓存器。

6.5.3 ADB (ADC 数据寄存器)

ADC 数据缓存器共 12 位，用来存储 AD 转换结果，8 位只读寄存器 ADB 存放结果的高字节 (bit11~bit4)，ADR (ADR[3:0]) 存放低字节 (bit3~bit0)，低 8 位 (bit7~bit0) 存放在 ADB1 寄存器。ADC 数据缓存器是只读寄存器，系统复位后处于未知状态。

ADB[11:0]: ADC 12 位数据存放于 ADB 和 ADR 寄存器中。

ADB1[7:0]: ADC 低 8 位数据存放于 ADB1 寄存器中。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
01CH(r)	ADB	ADB11	ADB10	ADB9	ADB8	ADB7	ADB6	ADB5	ADB4

ADB[11:4]: ADC12 位分辨率的高字节数据缓存器。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
016H(r)	ADB1	ADB7	ADB6	ADB5	ADB4	ADB3	ADB2	ADB1	ADB0

ADB1[7:0]: ADC12 位分辨率的低 8 位字节数据缓存器。

AIN n	ADB11	ADB10	ADB9	ADB8	ADB7	ADB6	ADB5	ADB4	ADB3	ADB2	ADB1	ADB0
0/4096*VRE FH	0	0	0	0	0	0	0	0	0	0	0	0
1/4096*VRE FH	0	0	0	0	0	0	0	0	0	0	0	1
...	...	...	...	...	...	...	...	...	...	...	...	...
...	...	...	...	...	...	...	...	...	...	...	...	...

...	...	...	...	...	...	...	...	...	...	...	...	...
4094/4096*V REFH	1	1	1	1	1	1	1	1	1	1	1	0
4095/4096*V REFH	1	1	1	1	1	1	1	1	1	1	1	1

6.5.4 VREFH (ADC 参考电压寄存器)

ADC 内置 5 种参考电压，由 VREFH 寄存器控制：包括一个外部参考电压和 4 个内部参考源（VDD、4V、3V、2V）。EVHENB=1 时，ADC 参考电压由外部参考源提供（PA6），必须输入一个电压作为 ADC 参考电压的高电平，且不能低于 2V。EVHENB=0 时，ADC 参考电压由内部参考源提供，并由 VHK[1:0]选择控制。VHK[1:0]=11 时，ADC 参考源选择 VDD；VHK[1:0]=10 时，ADC 参考源选择 4V；VHK[1:0]=01 时，ADC 参考源选择 3V；VHK[1:0]=00 时，ADC 参考源选择 2V。外部参考源的限制条件为，最高为 VDD，最低为内部最低电平，否则默认为 VDD。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
01FH(r)	VREFH	EVHENB	-	-	-	-	-	VHK1	VHK0

VHK[1:0]: ADC 内部参考电压选择位。

VHK1	VHK0	内部 VREFH 电压
1	1	VDD
1	0	4.0V
0	1	3.0V
0	0	2.0V

EVHENB: ADC 内部参考电压控制位。

0 = 选择内部参考电压

1 = 选择外部参考电压，EVREF（PA6）脚作为参考电压。

6.5.5 ADC 操作说明和注意事项

6.5.5.1 ADC 信号格式

ADC 采样电压范围为参考电压高/低电平之间，ADC 参考低电压为 VSS，高电压包括 VDD/4V/3V/2V，外部参考电压由 PA6 引脚提供。EVHENB = 0 时，ADC 参考电压选择内部参考源；EVHENB = 1 时，ADC 参考电压选择外部参考源（PA6）。ADC 参考电压的范围为：（ADC 参考高电压-ADC 参考低电压） $\geq$ 2V，ADC 参考低电压为 VSS=0V，故 ADC 参考高电压范围为 2V~VDD，外部参考电压需在此范围之内。

ADC 内部参考低电压=0V。

ADC 内部端口低电压=VDD/4V/3V/2V。（EVHENB = 0）

ADC外部参考电压=2V~VDD。（EVHENB = 1）

ADC采样输入信号电压必须在ADC参考低电压和ADC参考高电压之间，若ADC输入信号的电压不在此范围内，则ADC的转换结果会出错（满量程或者为0）。

ADC参考低电压 $\leq$ ADC采用输入信号电压 $\leq$ ADC参考高电压

6.5.5.2 AD 转换时间

ADC转换时间是指从ADS=1（开始ADC）到EOC=1（ADC结束）所用的时间，由ADC分辨率和ADC时钟Rate控制，12位ADC的转换时间为 $1/(\text{ADC时钟}/4)*16\text{ S}$ 。ADC的时钟源为Fcpu, 包括Fcpu/1, Fcpu/2, Fcpu/8, Fcpu/16, 由ADCKS[1:0]位控制。

ADC 的转换时间会影响 ADC 的性能，如果输入高 Rate 的模拟信号，必须要选择一个高 Rate 的 ADC 转换 Rate。如果 ADC 的转换时间比模拟信号的转换 Rate 慢，则 ADC 的结果出错。故选择合适的 ADC 时钟 Rate 和 ADC 分辨率才能得到合适的 ADC 转换 Rate。

12 位 ADC 转换时间 = $1/(\text{ADC 时钟 Rate}/4)*16\text{sec}$

示例如下：（Fcpu=Fosc/2=8Mhz 为例）

ADCKS1 ADCKS0	ADC 时钟 rate	Fcpu=8MHz	
		AD 转换时间	AD 转换 Rate
00	Fcpu/16	$1/(8\text{MHz}/16/4)*16=128\mu\text{s}$	7.81KHz
01	Fcpu/8	$1/(8\text{MHz}/8/4)*16=64\mu\text{s}$	15.625KHz
10	Fcpu	$1/(8\text{MHz}/4)*16=8\mu\text{s}$	125KHz
11	Fcpu/2	$1/(8\text{MHz}/2/4)*16=16\mu\text{s}$	62.5KHz

6.5.5.3 ADC 引脚配置

ADC输入引脚与普通I/O引脚共用，ADC输入通道的选择由CHK[3:0]控制，CHK[3:0]=000时选择AIN0，CHK[3:0]=001时选择AIN1.....，同一时间只能设置一个引脚作为ADC的测量信号输入口（通过ADM寄存器来设置），其它引脚则作为普通I/O使用，该引脚必须设置为输入引脚，禁止内部上拉，并首先由程序使能ADPCON/ADPCON1寄存器。通过CHK[3:0]选择好ADC输入通道后，GCHK置1以使能ADC功能。

ADC输入引脚为GPIO引脚时必须设为输入模式。

必须禁止ADC输入引脚的内部上拉电阻。

ADC输入通道的ANSEL位必须置1。

EVHENB = 1时，PA6为ADC外部参考源的输入引脚，此时，PA6必须设为输入模式，并禁止其上拉电阻。

ADC外部参考源输入引脚为GPIO引脚时必须设为输入模式。

必须禁止ADC外部参考源输入引脚的内部上拉电阻。

ADC 输入引脚与普通 I/O 引脚共用。当输入一个模拟信号到 CMOS 结构端口时，尤其当模拟信号为 $1/2\text{ VDD}$ 时，可能产生额外的漏电流。当 I/O 引脚输入多个模拟信号时，也会产生额外的漏电流。睡眠模式下，上述漏电流会严重影响到系统的整体功耗。ADPCON/ADPCON1 为 I/O 引脚的

配置寄存器，将 ANSEL 置 1，其对应的 I/O 引脚将被设为纯模拟信号输入引脚，从而避免上述漏电流的产生。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
01AH(r)	ADPCON	ANSEL7	ANSEL6	ANSEL5	ANSEL4	ANSEL3	ANSEL2	ANSEL1	ANSEL0
019H(r)	ADPCON1	-	-	ANSEL14	ANSEL13	ANSEL11	ANSEL10	ANSEL9	ANSEL8

ANSEL14: PA7 端口作为纯模拟输入脚配置控制位

0 = PA7 为 GPIO

1 = PA7 为纯模拟输入脚

ANSEL13: PA6 端口作为纯模拟输入脚配置控制位

0 = PA6 为 GPIO

1 = PA6 为纯模拟输入脚

ANSEL11: PA5 端口作为纯模拟输入脚配置控制位

0 = PA5 为 GPIO

1 = PA5 为纯模拟输入脚

ANSEL10: PA4 端口作为纯模拟输入脚配置控制位

0 = PA4 为 GPIO

1 = PA4 为纯模拟输入脚

ANSEL9: PC5 端口作为纯模拟输入脚配置控制位

0 = PC5 为 GPIO

1 = PC5 为纯模拟输入脚

ANSEL8: PC4 端口作为纯模拟输入脚配置控制位

0 = PC4 为 GPIO

1 = PC4 为纯模拟输入脚

ANSEL7: PC3 端口作为纯模拟输入脚配置控制位

0 = PC3 为 GPIO

1 = PC3 为纯模拟输入脚

ANSEL6: PC2 端口作为纯模拟输入脚配置控制位

0 = PC2 为 GPIO

1 = PC2 为纯模拟输入脚

ANSEL5: PC1 端口作为纯模拟输入脚配置控制位

0 = PC1 为 GPIO

1 = PC1 为纯模拟输入脚

ANSEL4: PC0 端口作为纯模拟输入脚配置控制位

0 = PC0 为 GPIO

1 = PC0 为纯模拟输入脚

ANSEL3: PA3 端口作为纯模拟输入脚配置控制位

0 = PA3 为 GPIO

1 = PA3 为纯模拟输入脚

ANSEL2: PA2 端口作为纯模拟输入脚配置控制位

0 = PA2 为 GPIO

1 = PA2 为纯模拟输入脚

ANSEL1: PA1 端口作为纯模拟输入脚配置控制位

0 = PA1 为 GPIO

1 = PA1 为纯模拟输入脚

ANSEL0: PA0 端口作为纯模拟输入脚配置控制位

0 = PA0 为 GPIO

1 = PA0 为纯模拟输入脚

注：当端口作为普通 I/O 口而不是 ADC 输入或者比较器输入引脚时，对应 ANSEL 位必须置为 0，否则通 I/O 信号会被隔离开来。

6.5.6 ADT（ADC 结果微调寄存器）

ADC模式寄存器ADM设置ADC的相关配置：包括ADC启动，ADC通道选择，ADC的参考源选择和ADC处理状态显示等。必须在AD开始转换前将这些配置设置完毕。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
01EH(r/w)	ADT	-	-	-	ADTS<0>	ADT<3>	ADT<2>	ADT<1>	ADT<0>

ADTS<0>：修调方向控制。

0 = 负方向(ADB转换制变小);

1 = 正方向(ADB转换制变大)。

ADT<3:0>：ADT修调位

0000 = 修调0mv

0001 = 修调1mv

0010 = 修调2mv

0011 = 修调3mv

0100 = 修调4mv

0101 = 修调5mv

0110 = 修调6mv

0111 = 修调7mv

1000 = 修调8mv

1001 = 修调9mv

1010 = 修调10mv

1011 = 修调11mv

1100 = 修调12mv

1101 = 修调13mv

1110 = 修调14mv

1111 = 修调15mv

注：如果得到的 AD 转换值偏小，可以使 ADTS<0>=1,并适当增加 ADT<3:0>的值做调整，反之亦然。

ADT 初值默认配置为 1BH。

6.5.7 ADC 应用电路




图 6.5.2 ADC 应用示意图

模拟信号从 ADC 输入引脚 AINn 输入。在 ADC 输入引脚和 VSS 之间（A）必须连接一个 0.1uF 的电容，且要尽可能的靠近 ADC 输入引脚。不能将电容的 GND 直接连接到电源干线的 GND，必须通过 VSS 引脚。该电容可以减小电源干扰对模拟信号的影响。

ADC 参考电压高电平由外部参考源提供，外部参考源连接到 EVREF 引脚（PA6）。在 EVREF 引脚和 VSS 之间连接电容，首先在图中 C 处连接一个 47uF 的电解电容，再在 B 处连接一个 0.1uF 的电容，且要尽可能的靠近 EVREFH 引脚。不能将电容的 GND 直接连接到电源干线上的 GND，必须通过 VSS 引脚。

6.6 比较器 C1

6.6.1 比较器简介

HK16P071D1M6-TR内部集成 1 个模拟比较器 C1，可分别用于比较 2 个模拟输入电压值的大小并输出比较结果。比较器 C1 可配置成多种输入输出连接模式，输出结果极性可选，并可输出到 I/O 引脚(PA2)，内部可编程参考电压 CVREF 也可被用于比较器输入。

比较器在 SLEEP 下可保持运行(当 CM≠000 或 101 或 111)，当比较器 C1 输出状态变化时，将置位相应的中断标志位，并可触发中断或从睡眠中唤醒。

比较器结构框图如图 6.6.1 所示：




图 6.6.1 比较器工作原理图

6.6.2 比较器相关寄存器

6.6.2.1 比较器控制寄存器 0

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
19D(r/w)	CMCON0	-	C1OUT	-	C1INV	CIS	CMCH2	CMCH1	CMCH0

C1OUT：比较器 C1 输出结果

当 C1INV = 0:

1 = VIN+ > VIN-

0 = VIN+ < VIN-

当 C1INV = 1:

1 = VIN+ < VIN-

0 = VIN+ > VIN-

C1INV: 比较器 C1 输出极性

0 = 正常

1 = 反向

CIS: 比较器输入切换

当 CMCH<2:0> = 001:

1 = C1VIN-接 PA0

0 = C1VIN-接 PA1

当 CMCH<2:0>= 010(VRS=0) :

1 = C1VIN-接 PA0

0 = C1VIN-接 PA1

当 CMCH<2:0>= 011 :

1 = C1VIN+接 PC1

0 = C1VIN+接 PC0

CMCH<2:0>: 比较器模式选择

000 = 关闭

001 = 3 路输入, 负端可选

010 = 正端内部参考电压 CVREF, 负端 3 路输入

011 = 3 路输入, 正端可选

100 = 2 路输入

101 = 关闭

110 = 带输出比较器, 2 路输入

111 = 关闭

6.6.2.2 比较器内部参考电压

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
19F(r/w)	VRCON	VREN	VRR1	VRR0	VRS	VR3	VR2	VR1	VR0

VREN: 内部参考电压 CVREF

0 = 关闭 (无电流消耗)

1 = 使能

VRR1: CVREF 范围高位

0 = 低电压

1 = 高电压

VRR0: CVREF 范围低位

0 = 高电压

1 = 低电压

VRS: 比较器负端选择 (CMCH<2:0>= 010)

0 = 比较器负端选择端口

1 = 比较器负端选择 BG, 1.0v ($\pm 50\text{mv}$)

VR<3:0>: CVREF 值

当 VRR<1:0> = 01 时: $\text{CVREF} = (\text{VR}<3:0>/24)*\text{VDD}$

当 VRR<1:0> = 00 时: $\text{CVREF} = \text{VDD}/4 + (\text{VR}<3:0>/32)*\text{VDD}$

当 VRR<1:0> = 11 时: $\text{CVREF} = (\text{VR}<3:0>/17)*\text{VDD}$

当 VRR<1:0> = 10 时: $\text{CVREF} = 0.32*\text{VDD} + (\text{VR}<3:0>/25)*\text{VDD}$

6.6.3 比较器模式

比较器 C1 共有 6 种配置模式。需先关闭比较器及其中断，再切换比较器 C1 输入输出模式。CMCH<2:0>控制比较器模式选择，如图 6.6.2~6.6.7 所示。




图 6.6.2 CMCH<2:0>=000/101/111




图 6.6.3 CMCH<2:0>=001




图 6.6.4 CMCH<2:0>=010




图 6.6.5 CMCH<2:0>=011




图 6.6.6 CMCH<2:0>=100




图 6.6.7 CMCH<2:0>=110

6.6.4 模拟输入连接注意事项及部分特性

模拟输入端口：相应的 I/O 需设置 $\text{TRISx} = 1$ 和 $\text{ANSELx} = 1$ 来配置成模拟输入。

模拟输入端口与 I/O 引脚复用，这些引脚与 VDD 和 GND 之间都有反向保护二极管，输入电压禁止偏离此保护范围 0.6V 以上，否则二极管将导通导致闩锁效应。外部串联电阻需 $< 10\text{ k}\Omega$ 。此外，如果模拟输入引脚上外接电容或齐纳二极管之类的元件，不应产生泄漏电流，否则可能会造成结果的不准确。

比较结果输出：比较结果可输出到 I/O 引脚 PA2 (CMCH=110)，相应的 I/O 需设置 $\text{TRISx} = 0$ 来使能输出驱动电路。

比较器反应时间：当输入新的参考电压或输入源变化时，比较器输出有效电平所需的时间，即为反应时间。此外，当参考电压变化时，还需要一定的稳定时间。

注：使能比较器模块时，需要 1us 左右的稳定时间，在此期间，比较器输出无效，应关闭中断

以避免误触发。

可编程参考电压 CVREF：比较器输入可选择为内部可编程参考电压 CVREF (CMCH=010)，可输出 16 级高电平范围和 16 级低电平范围，并与 VDD 成比例。

当 $VRR<1:0> = 01$ 时: $CVREF = (VR<3:0>/24)*VDD$

当 $VRR<1:0> = 00$ 时: $CVREF = VDD/4 + (VR<3:0>/32)*VDD$

当 $VRR<1:0> = 11$ 时: $CVREF = (VR<3:0>/17)*VDD$

当 $VRR<1:0> = 10$ 时: $CVREF = 0.32*VDD + (VR<3:0>/25)*VDD$

由于模块的构造所限，无法实现 GND 至 VDD 的满量程。可通过如下配置将 CVREF 输出电压钳位至 GND，此时比较器可用于过零检测，且不消耗额外的 CVREF 模块电流。

BCR VRCON,7 //关闭 CVREF

CLRR VRCON // $VR<3:0> = 0000$

BSR VRCON,5 // CVREF 低电平范围

比较器 C1 输出状态变化时将置位相应的中断标志位 C1IF，软件需要先保存输出位的状态，即读取 C1OUT，来判断实际发生的变化。是否触发中断或从睡眠中唤醒则取决于相应的使能控制位 (GIE, PEIE, C1IE)。

6.7 I/O 口

PORTA/PORTC 是双向三态输入/输出端口。PORTA 为 8 脚 I/O 口；PORTC 为 6 脚 I/O 口。

所有的 I/O 引脚都有一个直接控制寄存器（TRISA/C），用于配置端口的输入输出状态。

PORTA/PORTC 有相应的上、下拉控制位来设置使能内部上、下拉，如果设置为输出模式，内部上、下拉功能也不会自动关闭。

PORTA 有相应的漏极开路控制位(PAODCON 寄存器)，当这些引脚被设置为输出模式时，可通过 PAODCON 寄存器来使能漏极开路输出。PORTC 没有开漏输出功能。

PORTA 有输入改变中断/唤醒功能。它的每个管脚是否具有该功能通过取决于 WUACON 寄存器的相应位。

I/O 口引脚框图如图 6.7.1~6.7.3 所示：

PORTA0~PORTA7：




图 6.7.1 PORTA0~PORTA7 引脚框图（图中未显示上拉/下拉/开漏）

PORTC1/INT：




图 6.7.2 PORTC1 引脚框图（图中未显示上拉/下拉）

PORTC0~PORTC5:




图 6.7.3 PORTC0~PORTC5 引脚框图（图中未显示上拉/下拉）

6.8 WDT(看门狗定时器)

看门狗定时器（WDT）是一个运行在片内的 RC 振荡器，它不需要任何的外接元件。睡眠模式 WDT 仍将正常工作。在正常运行或睡眠模式下，WDT 溢出将导致器件复位， $\overline{TO}$ 将被清 0。有一个器件配置位 WDTE 是控制看门狗定时器（WDT）的使能/关闭。

看门狗溢出时间约为 288ms，512ms，766ms 或者 1024ms。这个时间可通过上位机设置。

CLRWDW 指令用来清 WDT，如果 WDT 使能，那么该指令可以防止看门狗溢出而使芯片复位。

SLEEP 指令将复位 WDT。

6.9 中断

HK16P071D1M6-TR有 8 种中

断方式：1、INT 管脚的外部中断

2、PORTA 输入状态改变中断

3、T1 溢出中断

4、T3 溢出中断

5、T4 溢出中断

6、C1 中断

7、ADC 中断

INTCON、PIR1、PIR2 为中断标志寄存器。全局中断使能位 GIE (INTCON<7>)，置位时可以使能所有未被屏蔽的中断，清零时将关闭所有中断。

中断发生时 GIE 位（在中断发生前 GIE 位和该中断相关的中断屏蔽位置 1）被硬件清零从而禁止进一步中断，同时下条指令跳到 004h 后开始执行。中断标志位在 GIE 重新置 1 的前由软件清零以防止重复中断。

执行 RETFIE 指令将退出中断，并且会使 GIE 重新置位

6.9.1 外部中断

外部中断 INT 管脚上升沿还是下降沿触发由 INTEDG 位 (OPTIONR<6>)决定，当一个有效的跳变发生时标志位 INTIF 置 1，若 INTIE 位清零，该中断被屏蔽。

如果在睡眠之前 INTIE 位已被置 1，INT 中断可以将系统从睡眠唤醒。如果在 GIE 位已被置 1，机器唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

6.9.2 PORTA 输入改变中断

PA 输入改变中断触发时，PAIF 标志位置 1。若 PAIE 位清零，该中断被屏蔽。

如果在睡眠之前 PAIE 位已被置 1，PORTA 输入脚改变中断也可以作为睡眠唤醒条件。在睡眠之前 GIE 位已被置 1，MCU 唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

6.9.3 T1 中断

T1 发生溢出时 T1IF 标志位置 1，若使能中断，则进入中断。若 T1IE 位或者 PEIE 位清零，该中断被屏蔽。

如果在睡眠之前 T1IE 位已被置 1，T1 中断可以将系统从睡眠唤醒（T1CON<2:1>需设置成 11，选择异步时钟，内外低速或者外部管脚作为 T1 时钟）。如果在 GIE 位已被置 1，机器唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

6.9.4 T3 溢出中断

T3 发生溢出时 T3IF 标志位置 1，若使能中断，则进入中断。若 T3IE 位或者 PEIE 清零，该中

断被屏蔽。

如果在睡眠之前 T3IE 位已被置 1，T3 中断可以将系统从睡眠唤醒（系统时钟选择内部低速，定时器 T3 时钟选择 Fosc）。如果在 GIE 位已被置 1，机器唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

6.9.5 T4 溢出中断

T4 发生溢出时 T4IF 标志位置 1，若使能中断，则进入中断。若 T4IE 位或者 PEIE 清零，该中断被屏蔽。

如果在睡眠之前 T4IE 位已被置 1，T4 中断可以将系统从睡眠唤醒（系统时钟选择内部低速，定时器 T4 时钟选择 Fosc）。如果在 GIE 位已被置 1，机器唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

6.9.6 C1 中断

比较器 C1 输出状态改变时，C1IF 标志位置 1，若使能中断，则进入中断。若 C1IE 位或者 PEIE 清零，该中断被屏蔽。

如果在睡眠之前 C1IE 位已被置 1，C1 中断可以将系统从睡眠唤醒。如果在 GIE 位已被置 1，机器唤醒以后会执行中断服务程序，否则会运行睡眠以后的下一条指令。

6.9.7 ADC 中断

AD 转换完成后，则中断标志位 ADCIF 置 1，若使能中断，则进入中断。若 ADCIE 位或者 PEIE 清零，该中断被屏蔽。

6.10 SLEEP(睡眠模式)

执行 SLEEP 指令进入睡眠模式。 $\overline{PD}$ 被清, $\overline{TO}$ 被置位, 看门狗定时器也被清 0 但仍然保持运行状态, 内部高速时钟关闭, 所有 I/O 引脚保持睡眠前的状态。

6.10.1 睡眠唤醒

以下事件的发生将会将芯片从睡眠模式唤醒:

- 1、INT 管脚中断 (需使能中断)
- 2、PORTA 输入状态改变 (需使能中断, 需使能 WUACON)
- 3、T1 溢出 (T1CON<2:1>需设置成 11, 选择异步时钟, 内外低速或者外部管脚作为 T1 时钟, 需使能中断)

4、C1 输出状态变化 (需使能中断)

5、T3 溢出 (系统时钟选择内部低速, 定时器 T3 时钟选择 Fosc)

6、T4 溢出 (系统时钟选择内部低速, 定时器 T4 时钟选择 Fosc)

看门狗溢出能使机器复位。上电复位或者执行 SLEEP 指令时/ $\overline{PD}$ 位置 1, 看门狗溢出复位时/ $\overline{TO}$ 位清零用于。

机器要想通过中断唤醒, 该中断使能位必须置 1, 不管 GIE 是否置 1。当 GIE 位被清零, 机器唤醒以后执行 SLEEP 指令以后的指令; 当 GIE 位被置 1, 机器唤醒以后跳转到中断复位地址 004H。

正常模式进睡眠, 唤醒后延迟 256 个 clk(16MHZ), 即 16us。低速模式进睡眠, wakemode=1, 唤醒后延迟 256 个 clk(16MHZ), 即 16us; wakemode=0, 唤醒后延迟 256 个 clk(32KHZ), 即 8ms。

6.11 绿色模式

将 OSCM.5(GREENEN)置 1 则进入绿色模式。

6.11.1 绿色唤醒

以下事件的发生将会将芯片从绿色模式唤醒：

- 1、INT 管脚中断（需使能中断）
- 2、PORTA 输入状态改变（需使能中断，需使能 WUACON）
- 3、T1 溢出（T1CON<2:1>需设置成 11，选择异步时钟，内外低速或者外部管脚作为 T1 时钟，需使能中断）
- 4、C1 输出状态变化（需使能中断）
- 5、T3 溢出（定时器 T3 时钟选择 Fosc）
- 6、T4 溢出（定时器 T4 时钟选择 Fosc）

机器要想通过中断唤醒，该中断使能位必须置 1，不管 GIE 是否置 1。当 GIE 位被清零，机器唤醒以后执行 GREENEN 置 1 以后的指令；当 GIE 位被置 1，机器唤醒以后跳转到中断复位地址 004H，无唤醒延迟时间。

6.12 低速模式

将 OSCM.0(CLKMD)置 1 则进入低速模式，系统时钟为 32KHZ，STPHX 为内部高速 RC 振荡器的控制位，当 STPHX=0 时内部高速 RC 振荡器正常运行，当 STPHX=1 时内部高速 RC 振荡器停止运行。从高速模式切换到低速模式时，需先进低速，再关高速。

低速模式进睡眠模式，唤醒后的系统时钟通过 WAKEMODE 位选择，WAKEMODE=0，睡眠唤醒后进入低速模式，WAKEMODE=1，睡眠唤醒后进入高速模式。

低速模式进绿色模式，唤醒后仍为低速模式。

切换到低速模式会自动进入低功耗模式。

6.13 复位 RESET

以下事件发生将导致 HK16P071D1M6-TR 复位：

- 1、上电复位（POR）
- 2、欠压复位（LVR）
- 3、WDT 溢出复位

一些寄存器在一些复位条件下没有影响，在上电和其他一些复位情况下它们的状态是未知或者未改变的。在上电复位，看门狗 WDT 溢出复位后大多数寄存器会回到复位状态。

当 VDD 低于某一固定值时，将会使芯片复位，这样能保证芯片只能在正常电压范围内工作。欠压复位（LVR）复位作为应用主要用在 AC 或重载交换的应用上。

注：LVR 复位点可通过上位机软件选择。

6.13.1 上电延时定时器 PWRT

任何一种情况复位后，上电延时定时器提供一个 16/4/256/64ms 的延时时间（该延时时间由上位机软件选择）。此间芯片将维持在复位状态。这段时间会由于电压、温度、工艺的不同而有所不同。

表 6-14-1 PWRT 时间

振荡类型	上电复位、欠压复位	WDT 溢出复位
IRC	16/4/256/64ms	32us

6.13.2 复位顺序

检测到 POR，LVR 或 WDT 溢出信号后，按以下顺序复位

- 1、复位锁存器置位，清 PWRT 和 OST；
- 2、POR，LVR 或者 WDT 溢出复位脉冲结束后，PWRT 开始计数；
- 3、PWRT 溢出后，OST 开始计数
- 4、OST 结束后，清复位锁存器，复位结束。

POR，LVR 复位延迟时间为 16/4/256/64mss；WDT 溢出复位延迟时间为 32us。




图 6.13.1 复位电路简图

7. 指令集

指令格式（汇编）	指令格式（C 编译）	指令说明	影响的状态位	周期
BCR R, bit	BCF f, b	$R\leftarrow 0$ $f\leftarrow 0$	-	1
BSR R, bit	BSF f, b	$R\leftarrow 1$ $f\leftarrow 1$	-	1
BTRSC R, bit	BTFSC f, b	若 $R=0$, 则跳过下一条指令 若 $f=0$, 则跳过下一条指令	-	1+S
BTRSS R, bit	BTFSS f, b	若 $R=1$, 则跳过下一条指令 若 $f=1$, 则跳过下一条指令	-	1+S
NOP	NOP	空操作指令	-	1
CLRWDT	CLRWDT	清看门狗定时器 $WDT\leftarrow 00H$ WDT 预分频寄存器 $\leftarrow 00H$	$\overline{TO}, \overline{PD}$	1
SLEEP	SLEEP	进入睡眠模式 $WDT\leftarrow 00H$ WDT 预分频寄存器 $\leftarrow 00H$	$\overline{TO}, \overline{PD}$	1
DAA	DAW	加法运算后的十进制转换 $ACC(十进制)\leftarrow ACC(十六进制)$	C	1
DAS		减法运算后的十进制转换 $ACC(十进制)\leftarrow ACC(十六进制)$	-	1
RETURN	RETURN	子程序返回指令, $PC\leftarrow STACK$	-	2
RETFIE	RETFIE	中断返回, GIE 置 1	-	2
CLRA	CLRW	清 ACC, $ACC\leftarrow 00H$ 清 W, $W\leftarrow 00H$	Z	1
CLRR R	CLRF f	清寄存器 R, $R\leftarrow 00H$ 清寄存器 f, $f\leftarrow 00H$	Z	1
MOVAR R	MOVWF f	$R\leftarrow ACC$ $f\leftarrow W$	-	1
MOVR R,d	MOVF f, d	$dest\leftarrow R$ $dest\leftarrow f$	Z	1
DECR R,d	DECF f, d	$dest\leftarrow R-1$ $dest\leftarrow f-1$	Z	1
DECRSZ R,d	DECFSZ f, d	$dest\leftarrow R-1$ $dest\leftarrow f-1$	-	1+S

		如果结果为 0，则跳过下一条指令		
INCR R,d	INCF f, d	dest←R+1 dest←f+1	Z	1
INCRSZ R,d	INCFSZ f, d	dest←R+1 dest←f+1 如果结果为 0，则跳过下一条指令	-	1+S
ADDAR R,d	ADDWF f, d	dest←R+ACC dest←f+W	C,DC,Z	1
SUBAR R,d	SUBWF f, d	dest←R-ACC dest←f-W	C,DC,Z	1
ADCAR R,d	ADCWF f, d	dest←R+ACC+C	C,DC,Z	1
SBCAR R,d	SBCWF f, d	dest←R-ACC+C	C,DC,Z	1
ANDAR R,d	ANDWF f, d	dest←R 与 ACC dest←f 与 W	Z	1
IORAR R,d	IORWF f, d	dest←R 或 ACC dest←f 或 W	Z	1
XORAR R,d	XORWF f, d	dest←R 异或 ACC dest←f 异或 W	Z	1
COMR R,d	COMF f, d	dest←R 取反 dest←f 取反	Z	1
RLR R,d	RLF f, d	带进位循环左移 dest.(b+1) ←R.b; (b=0~6) dest.0←C C←R.7 带进位循环左移 dest.(b+1) ←f.b; (b=0~6) dest.0←C C←f.7	C	1
RRR R,d	RRF f, d	带进位循环右移 dest.b ←R. (b+1); (b=0~6) dest.7←C C←R.0 dest.b ←f. (b+1); (b=0~6) dest.7←C C←f.0	C	1

SWAPR	R, d	SWAPF	f, d	$R<3:0>\rightarrow\text{dest}<7:4>$ $R<7:4>\rightarrow\text{dest}<3:0>$ $f<3:0>\rightarrow\text{dest}<7:4>$ $f<7:4>\rightarrow\text{dest}<3:0>$	-	1
MOVIA	I	MOVLW	k	$\text{ACC} \leftarrow I$ $W \leftarrow k$	-	1
ADDIA	I	ADDLW	k	$\text{ACC} \leftarrow I + \text{ACC}$ $W \leftarrow k + W$	C, DC, Z	1
SUBIA	I	SUBLW	k	$\text{ACC} \leftarrow I - \text{ACC}$ $W \leftarrow k - W$	C, DC, Z	1
ANDIA	I	ANDLW	k	$\text{ACC} \leftarrow I \text{ 与 } \text{ACC}$ $W \leftarrow k \text{ 与 } W$	Z	1
IORIA	I	IORLW	k	$\text{ACC} \leftarrow I \text{ 或 } \text{ACC}$ $W \leftarrow k \text{ 或 } W$	Z	1
XORIA	I	XORLW	k	$\text{ACC} \leftarrow I \text{ 异或 } \text{ACC}$ $W \leftarrow k \text{ 异或 } W$	Z	1
RETIA	I	RETLW	k	子程序返回, 同时把立即数 I 赋给累加器 $\text{ACC} \leftarrow I$ $\text{PC} \leftarrow \text{Stack}$ 子程序返回, 同时把立即数 k 赋给累加器 $W \leftarrow k$ $\text{PC} \leftarrow \text{Stack}$	-	2
CALL	I	CALL	k	子程序调用 $\text{Stack} \leftarrow \text{PC} + 1$ $\text{PC} \leftarrow I$ $\text{Stack} \leftarrow \text{PC} + 1$ $\text{PC} \leftarrow k$	-	2
GOTO	I	GOTO	k	跳转指令 $\text{PC} \leftarrow I$ $\text{PC} \leftarrow k$	-	2

注 1. bit: 寄存器的位地址 (0~7)

2. R: 汇编指令寄存器 R

3. I: 汇编指令立即数

- 4. ACC: 汇编指令累加器
- 5. F: C 编译寄存器 f
- 6. k: C 编译立即数
- 7. W: C 编译累加器
- 8. d: 目标寄存器选择（指定操作结果存放位置）
 - 0 = 将结果放入 ACC（汇编）/W（C 编译）；
 - 1 = 将结果放入 R（汇编）/f（C 编译）；
- 9. dest: 目标寄存器
- 10. 如果判断条件为真，S=1，否则，S=0；

8. 电气特性

8.1 绝对最大额定值

电源电压：0V~5.5V

输入电压：VSS-0.3V~VDD+0.3V

存储温度：-50℃~125℃

工作温度：-30℃~85℃

用户在使用中达到或超过“最大额定值”中所列参数有可能会造成芯片永久性损坏。本规格仅采用芯片在该条件内测试完成，如超过本规范部分不做保证。芯片长期处于绝对最大额定值条件下，可能会影响器件的可靠性。

8.2 操作条件

DC 供电电压：+2.0V~5.5V

8.3 直流特性

符号	描述	条件	最小	典型	最大	单位
F _{IHC}	IHRC	Vdd=2.0~5.5V, -35~105℃	(-2.5%)	16	(+2%)	MHz
		Vdd=2.0~5.5V, -20~80℃	(-1.5%)	16	(+1.5%)	
F _{ILRC}	ILRC	Vdd=2.0~5.5V, -35~105℃	(-25%)	32	(+25%)	KHz
		Vdd=2.0~5.5V, -20~80℃	(-20%)	32	(+15%)	
		Vdd=5V, -20~80℃	(-10%)	32	(+10%)	
		Vdd=5V, -35~105℃	(-10%)	32	(+20%)	
V _{IH}	输入高电压 (开施密特)	I/O 端口, Vdd=5V		2.6		V
		I/O 端口, Vdd=3V		1.7		
V _{IL}	输入低电压 (开施密特)	I/O 端口, Vdd=5V		1.3		V
		I/O 端口, Vdd=3V		0.9		
V _{IH}	输入高电压 (关施密特)	I/O 端口, Vdd=5V		1.9		V
		I/O 端口, Vdd=3V		1.3		
V _{IL}	输入低电压 (关施密特)	I/O 端口, Vdd=5V		1.8		V
		I/O 端口, Vdd=3V		1.2		
I _{OH}	端口输出强 1 驱动 电流 (0.8VDD)	Vdd=5V		30		mA
		Vdd=3V		12		

I _{OL}	端口输出强 0 驱动 电流 (0.2VDD)	Vdd=5V		42		
		Vdd=3V		19		
I _{SB}	睡眠模式电流	睡眠模式, Vdd=5V, 关低速		0.75		μA
		睡眠模式, Vdd=3V, 关低速		0.65		
		睡眠模式, Vdd=5V, 不关低速		4		
		睡眠模式, Vdd=3V, 不关低速		2		
I _{LV}	绿色模式电流	绿色模式, 不关高速, Vdd=5V		0.29		mA
		绿色模式, 不关高速, Vdd=3V		0.21		
I _{CC}	工作电流	内部高速模式, 16M/2 分频, Vdd=5V		1.8		mA
		内部高速模式, 16M/2 分频, Vdd=3V		0.78		
		内部高速模式, 16M/4 分频, Vdd=5V		1.5		
		内部高速模式, 16M/4 分频, Vdd=3V		0.6		
		内部高速模式, 16M/8 分频, Vdd=5V		1.35		
		内部高速模式, 16M/8 分频, Vdd=3V		0.55		
		内部高速模式, 16M/16 分频, 低功耗, Vdd=5V		0.57		
		内部高速模式, 16M/16 分频, 低功耗, Vdd=3V		0.33		
		内部低速模式, 关闭高速, Vdd=5V		13		uA
		内部低速模式, 关闭高速, Vdd=3V		6		
R	端口上拉电阻	Vdd=3~5V		105		KΩ
	端口下拉电阻	Vdd=3~5V		100		
LVR	掉电复位电压	LVR=disable	(-0.2)	1.65	(+0.2)	V
		LVR=1.85v	(-0.2)	1.85	(+0.2)	
		LVR=2.05v	(-0.2)	2.1	(+0.2)	
		LVR=2.4v	(-0.2)	2.4	(+0.2)	
		LVR=2.7v	(-0.2)	2.65	(+0.2)	
		LVR=2.8v	(-0.2)	2.75	(+0.2)	
		LVR=3.0v	(-0.2)	3.0	(+0.2)	
		LVR=3.3v	(-0.2)	3.35	(-0.2)	

注: 如无特殊说明, 以上测试数据条件为 VDD=5V、常温 25℃、全周期。

8.4 ADC 特性参数

参数	符号	测试条件	参数 (典型)	单位
ADC 工作电压	V _{AVDD}	VDD=2.0~5.5V	2.0~5.5	V

ADC 工作电流	I_{AVDD}	$V_{AVDD}=5V, V_{REF}=3V,$ $F_{ADC}=500KHZ$	400	μA
		$V_{AVDD}=5V, V_{REF}=VDD,$ $F_{ADC}=500KHZ$	350	
模拟信号输入电压	V_{AIN}	$V_{AVDD}=5V$	$0 \sim V_{AVDD}$	V
分辨率	N_R	$V_{AVDD}=5V$	12	bit
有效精度	EA	$V_{AVDD}=5V$	10	bit
转换率	F_C	$V_{AVDD}=5V, F_{cpu}=F_{osc}/2$	125 (max)	ksps
内部基准	V_{REF}	$V_{AVDD}=5V$, 常温 $25^{\circ}C$	$2/3/4 (\pm 0.5\%)$ /VDD	V
积分非线性	INL	$V_{AVDD}=5V, V_{REF}=2V,$ $V_{AIN} < 1V, F_{ADC}=500KHZ$	± 8	LSB
		$V_{AVDD}=5V, V_{REF}=3V,$ $V_{AIN} < 1V, F_{ADC}=500KHZ$	± 9	
		$V_{AVDD}=5V, V_{REF}=4V,$ $V_{AIN} < 1V, F_{ADC}=500KHZ$	± 9	
		$V_{AVDD}=5V, V_{REF}=VDD,$ $V_{AIN} < 1V, F_{ADC}=500KHZ$	± 11	
		$V_{AVDD}=5V, V_{REF}=VDD,$ $V_{AIN} < 1V, F_{ADC}=250KHZ$	± 10	
		$V_{AVDD}=5V, V_{REF}=VDD,$ $V_{AIN} < 1V, F_{ADC}=1MHZ$	± 11	
差分非线性	DNL	$V_{AVDD}=5V, V_{REF}=2V,$ $V_{AIN} < 1V, F_{ADC}=500KHZ$	± 1	
		$V_{AVDD}=5V, V_{REF}=3V,$ $V_{AIN} < 1V, F_{ADC}=500KHZ$	± 3	
		$V_{AVDD}=5V, V_{REF}=4V,$ $V_{AIN} < 1V, F_{ADC}=500KHZ$	± 2	
		$V_{AVDD}=5V, V_{REF}=VDD,$ $V_{AIN} < 1V, F_{ADC}=500KHZ$	± 5	
		$V_{AVDD}=5V, V_{REF}=VDD,$ $V_{AIN} < 1V, F_{ADC}=250KHZ$	± 5	
		$V_{AVDD}=5V, V_{REF}=VDD,$ $V_{AIN} < 1V, F_{ADC}=1MHZ$	± 5	

注：如无特殊说明，以上测试数据条件为 $VDD=5V$ 、常温 $25^{\circ}C$ 。

9. 开发工具

9.1 OTP 烧录器

◆ HK-Writer: 支持 HK16P 系列 MCU 大批量的脱机烧录。




9.2 编译器

◆ HKIDE: IDE-V2.1.6 及以上版本（支持汇编/C 语言）

10. 封装及尺寸

10.1 SOP16 封装图及尺寸

10.1.1 SOP16 封装图




10.1.2 SOP16 封装尺寸

Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	1.350	1.750	0.053	0.069
A1	0.100	0.250	0.004	0.010
A2	1.350	1.550	0.053	0.061
b	0.330	0.510	0.013	0.020
c	0.170	0.250	0.007	0.010
D	9.800	10.200	0.386	0.402
E	3.800	4.000	0.150	0.157
E1	5.800	6.200	0.228	0.244
e	1.270 (BSC)		0.050 (BSC)	
L	0.400	1.270	0.016	0.050
θ	0°	8°	0°	8°

10.2 SOP14 封装图及尺寸

10.2.1 SOP14 封装图




10.2.2 SOP14 封装尺寸

Symbol	Dimensions In Millimeters			Dimensions In Inches		
	Min	Typ	Max	Min	Typ	Max
A	1.35	1.60	1.75	0.053	0.063	0.069
A1	0.1	-	0.25	0.004	-	0.01
A2	-	1.45	-	-	0.057	-
B	0.33	-	0.51	0.013	-	0.02
C	0.19	-	0.25	0.007	-	0.010
D	8.55	-	8.75	0.337	-	0.344
E	3.8	-	4	0.150	-	0.157
e	-	1.27	-	-	0.05	-
H	5.8	-	6.2	0.228	-	0.244
L	0.4	-	1.27	0.016	-	0.05
Y	-	-	0.10	-	-	0.004

10.3 SOP8 封装图及尺寸

10.3.1 SOP8 封装图




10.3.2 SOP8 封装尺寸

Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	1.350	1.750	0.053	0.069
A1	0.100	0.250	0.004	0.010
A2	1.350	1.550	0.053	0.061
b	0.330	0.510	0.013	0.020
C	0.170	0.250	0.006	0.010
D	4.700	5.100	0.185	0.200
E	3.800	4.000	0.150	0.157
E1	5.800	6.200	0.228	0.244
E	1.270(BSC)		0.050(BSC)	
L	0.400	1.270	0.016	0.050
H	0.250(TYP)		0.01(TYP)	

10.4 SOT23-6 封装及尺寸

10.4.1 SOT23-6 封装图




10.4.2 SOT23-6 封装尺寸

Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	1.050	1.250	0.041	0.049
A1	0.000	0.100	0.000	0.004
A2	1.050	1.150	0.041	0.045
b	0.300	0.500	0.012	0.020
c	0.100	0.200	0.004	0.008
D	2.820	3.020	0.111	0.119
E	1.500	1.700	0.059	0.067
E1	2.650	2.950	0.104	0.116
e	0.950(BSC)		0.037(BSC)	
e1	1.800	2.000	0.071	0.079
L	0.300	0.600	0.012	0.024
θ	0°	8°	0°	8°

10.5 QFN16 封装及尺寸

10.5.1 QFN16 封装图




10.5.2 QFN16 封装尺寸

机械尺寸/mm			
字符 SYMBOL	最小值 MIN	典型值 NOMINAL	最大值 MAX
A	0.70	0.75	0.80
A1	0	0.02	0.05
A2	-	0.55	-
A3	0.203 REF		
b	0.18	0.24	0.30
D	3 BSC		
E	3 BSC		
e	0.50 BSC		
D2	1.6	1.7	1.8
E2	1.6	1.7	1.8
K	0.20 BCS		
L	0.30	0.40	0.50
h	0.35	0.40	0.45

10.6 ESSOP10 封装及尺寸

10.6.1 ESSOP10 封装图



10.6.2 ESSOP10 封装尺寸

字符	Dimension In Millimeters	
	Min	Max
A	1.500	1.700
A1	0.040	0.120
A2	1.350	1.550
b	0.300	0.500
c	0.190	0.250
D	4.800	5.000
D1	3.200	3.400
E	3.840	4.040
E1	5.900	6.100
E2	2.100	2.300
e	1.00 (BSC)	
L	0.520	0.720
θ	0°	8°

11. 修正记录

版本	时间	内容
V1.00	2024.08.29	初版
V1.01	2024.11.04	增加 SOP14/SOP8 脚位及封装，删除 T3PWM2/3 死区功能，完善电气特性参数，增加 ADC 参数
V1.02	2024.11.08	增加寄存器复位状态默认值，修改部分电气特性参数
V1.03	2024.11.22	修改不同主频下工作电压范围描述，增加 T1 定时器最低工作电压点。
V1.04	2024.12.26	修改部分定时器寄存器描述，修改端口驱动参数
V1.05	2025.01.17	更新部分参数
V1.06	2025.02.14	增加 SOT23-6 脚位及封装信息
V1.07	2025.04.10	增加 QFN16/ESSOP10 脚位及封装信息，page32/36 增加定时器 T3/T4 周期寄存器操作说明。