

HC32F401BXX 系列

数据手册

HOLYCHIP 公司保留对以下所有产品在可靠性、功能和设计方面的改进进一步说明的权利。HOLYCHIP 不承担由本手册所涉及的产品或电路的运用和使用所引起的任何责任，HOLYCHIP 的产品不是专门设计来应用于外科植入、生命维持和任何 HOLYCHIP 产品产生的故障会对个体造成伤害甚至死亡的领域。如果将 HOLYCHIP 的产品用于上述领域，即使这些是由 HOLYCHIP 在产品设计和制造上的疏忽引起的，用户应赔偿所有费用、损失、合理的人身伤害或死亡所直接或间接所产生的律师费用，并且用户保证 HOLYCHIP 及其雇员、子公司、分支机构和销售商与上述事宜无关。

芯圣电子

2026 年 3 月

目录

1 介绍	4
2 选型表	5
3 系统架构	6
3.1 系统架构图	6
4 引脚定义	7
4.1 引脚图	7
4.2 引脚说明	9
4.3 引脚复用功能表	17
5 概述	21
5.1 Arm Cortex-M4 内核	21
5.2 片内存储	21
5.3 启动配置	22
5.4 时钟	22
5.5 复位	22
5.6 低功耗模式	23
5.7 通用和复用功能 I/O	23
5.8 中断和事件	24
5.9 DMA 控制器	24
5.10 ADC	24
5.11 DAC	24
5.12 FDA	25
5.13 VC	25
5.14 CORDIC	25
5.15 CRC	25
5.16 定时器	26
5.17 MOU	27
5.18 USB 全速设备接口	27

5. 19	CANFD	27
5. 20	QSPI.....	28
5. 21	SPI.....	28
5. 22	I2S.....	28
5. 23	I2C	29
5. 24	UART/USART	29
5. 25	RTC	29
5. 26	看门狗	30
5. 27	调试支持(DBG)	30
6	电气特性	31
6. 1	最大额定值	31
6. 2	电流特性	31
6. 3	温度特性	32
6. 4	工作条件	32
6. 5	工作电流	33
6. 6	外部时钟源特性	35
6. 7	内部时钟源特性	37
6. 8	唤醒时间	37
6. 9	PLL 特性	38
6. 10	存储器特性	38
6. 11	绝对最大值(电气敏感性).....	38
6. 12	I/O 端口特性	39
6. 13	NRST 引脚特性	40
6. 14	TIM 定时器特性	41
6. 15	12 位 ADC 特性	41
6. 16	温度传感器特性	42
6. 17	DAC 特性	43
6. 18	FDA 运放特性	43
6. 19	VC 特性	44

6.20 通信接口	44
6.21 USB 特性	46
7 封装尺寸	47
8 版本更新记录	54

1 介绍

HC32F401BXX 系列是一款基于 ARM Cortex M4 内核的 32 位通用 MCU，支持 FPU 指令。适用于工业控制，电机驱动，电源监控和消费类电子等领域。

HC32F401BXX 系列工作频率最高 168MHz，提供 192KB SRAM，提供 2 个高级定时器，7 个通用定时器，1 个基本定时器。5 个 UART/USART，2 个 SPI/I2S，1 个 QSPI，2 个 I2C，1 个 CANFD，1 个 USB2.0，2 个 ADC，1 个 DAC，2 个 FDA，3 个 VC，1 个 CRC，1 个 MOU 矩阵运算单元，1 个 CORDIC 坐标旋转单元等外设接口。


HC32F401BXX 系列工作在 1.8 到 3.6V 的电源范围和-40 到+85℃的温度范围，提供睡眠、停机和待机三种低功耗模式用于功耗优化。

2 选型表

型号	SRAM	FLASH	频率	TIM	ADC	MOU	CORDIC	USB
HC32F401BRCT6YM	192KB	256KB	168M	10	2	1	1	1
HC32F401BCCT6YM	192KB	256KB	168M	9	2	1	1	1
HC32F401BCCU6RM	192KB	256KB	168M	9	2	1	1	1
HC32F401BKCT6YM	192KB	256KB	168M	7	2	1	1	1
HC32F401BKCU6RM1	192KB	256KB	168M	7	2	1	1	1
HC32F401BKCU6RM2	192KB	256KB	168M	7	2	1	1	1
HC32F401BECU6RM	192KB	256KB	168M	3	2	1	1	-
型号	Q/SPI	I2C	USART/UART	CANFD	FDA	VC	工作电压	封装
HC32F401BRCT6YM	1/2	2	3/2	1	2	3	1.8-3.6	LQFP64
HC32F401BCCT6YM	1/2	2	3/2	1	2	3	1.8-3.6	LQFP48
HC32F401BCCU6RM	1/2	2	3/2	1	2	3	1.8-3.6	QFN48
HC32F401BKCT6YM	1/2	2	2/2	1	1	2	1.8-3.6	LQFP32
HC32F401BKCU6RM1	1/2	2	2/2	1	2	2	1.8-3.6	QFN32 4*4
HC32F401BKCU6RM2	1/2	2	2/2	1	2	2	1.8-3.6	QFN32 5*5
HC32F401BECU6RM	1/2	2	2/1	1	1	3	1.8-3.6	QFN24

3 系统架构

3.1 系统架构图



4 引脚定义

4.1 引脚图




图1 HC32F401BXX LQFP64 引脚分布




图2 HC32F401BXX LQFP48 引脚分布




图 3 HC32F401BXX LQFP32 引脚分布




图 4 HC32F401BXX QFN32 引脚分布




图 5 HC32F401BXX QFN24 引脚分布

4.2 引脚说明

引脚编号					引脚名称	类型	主功能 (复位后)	可选用复用功能	
QFN 24	QFN 32	LQFP 32	LQFP 48	LQFP 64				模拟复用功能	数字复用功能
-	1	1	-	-	VDD	S	VDD	-	-
-	-	-	1	1	PD3	I/O	PD3	ADC2_AN11 FDA1_INN1 VC1_CH1	TIM8_BKIN2
1	32	32	2	2	PC13	I/O	PC13	ADC2_AN5 VC0_CH4	TIM1_BK1/ TIM4_CH1/ TIM7_CH2/ TIM8_CH2N/ QSPI_D0
-	-	-	3	3	PC14	I/O	PC14	OSC32_IN ADC2_AN6	TIM1_BK2/ TIM4_CH2/ TIM7_ETR/ TIM8_CH3/ SPI2_NSS/ I2S2_WS/ SPI3_NSS/ I2S3_WS/ UART4_TX/ QSPI_D1
-	-	-	4	4	PC15	I/O	PC15	OSC32_OUT ADC2_AN7	TIM4_ETR/ TIM8_CH3N/ SPI2_SCK/ I2S2_CK/ SPI3_SCK/ I2S3_CK/ UART4_RX/ QSPI_D2/
2	2	2	5	5	PD0	I/O	PD0	OSC_IN ADC2_AN8	TIM5_CH1/ TIM8_CH4/ SPI2_MISO/ I2S2_SDIN/ SPI3_MISO/ I2S3_SDIN/ QSPI_D3/

									VC0_OUT/
3	3	3	6	6	PD1	I/O	PD1	OSC_OUT ADC2_AN9	TIM5_CH2/ TIM8_ETR/ SPI2_MOSI/ I2S2_SDOUT/ SPI3_MOSI/ I2S3_SDOUT/ QSPI_CLK/ VC1_OUT
4	4	4	7	7	NRST	S	NRST	-	-
-	-	-	-	8	PC0	I/O	PC0	ADC1_AN22	TIM6_ETR/ TIM10_TOGP/ I2C1_SCL/ USART3_TX
-	-	-	-	9	PC1	I/O	PC1	ADC1_AN23	TIM2_CH1/ TIM7_CH1/ TIM10_TOGN/ I2C1_SDA/ USART3_RX
-	-	-	-	10	PC2	I/O	PC2	ADC12_AN24	TIM2_CH2/ TIM7_CH2/ TIM10_ETR/ USART3_CK
-	-	-	-	11	PC3	I/O	PC3	ADC12_AN25	TIM2_ETR/ TIM7_ETR/ ADC2_START
-	-	-	8	12	VSSA	S	VSSA	-	-
-	5	5	9	13	VDDA	S	VDDA	-	-
5	6	6	10	14	PA0-WK UP	I/O	PA0	ADC2_AN12	TIM1_CH4 SPI2_NSS/ I2S2_WS/ SPI3_NSS/ I2S3_WS/ VC2_OUT/ ADC1_START/
6	7	7	11	15	PA1	I/O	PA1	ADC2_AN13 FDA0_INN0	TIM3_CH1
7	8	8	12	16	PA2	I/O	PA2	ADC2_AN14 FDA0_INP0	TIM1_CH1/ TIM3_CH2/

									I2C1_SCL/ SPI2_SCK/ I2S2_CK/ SPI3_SCK/ I2S3_CK/ USART1_TX/ CAN_RX/ ADC1_SQR0T RGO/
8	9	9	13	17	PA3	I/O	PA3	ADC2_AN15	TIM1_CH2/ TIM1_ETR/ I2C1_SDA/ SPI2_MISO/ I2S2_SDIN/ SPI3_MISO/ I2S3_SDIN/ USART1_RX/ CAN_TX/ VC0_OUT/ ADC1_SQR1T RGO/
-	-	-		18	VSS	S	VSS	-	-
-	-	-		19	VDD	S	VDD	-	-
9	10	10	14	20	PA4	I/O	PA4	ADC2_AN16 DAC_OUT	TIM1_CH3/ TIM4_CH1/ SPI2_MOSI/ I2S2_SDOUT/ SPI3_MOSI/ I2S3_SDOUT/ USART1_CK/ VC1_OUT/ ADC1_SQR2T RGO/
-	11	11	15	21	PA5	I/O	PA5	ADC2_AN17 FDA1_INN2	TIM4_CH2
-	12	-	16	22	PA6	I/O	PA6	ADC2_AN18 FDA1_INP2	TIM4_ETR/ USART2_TX
-	-	-	17	23	PA7	I/O	PA7	ADC2_AN19	TIM5_CH1/ USART2_RX

-	-	-	-	24	PC4	I/O	PC4	ADC12_AN26	VC0_OUT/ ADC2_SQR0T RGO
-	-	-	-	25	PC5	I/O	PC5	ADC12_AN27	TIM1_CH1/ VC1_OUT/ ADC2_SQR1T RGO
10	13	12	18	26	PB0	I/O	PB0	ADC1_AN8	TIM1_CH1N/ TIM6_CH2/ TIM8_CH3N/ USART3_CK/ QSPI_D3
11	14	13	19	27	PB1	I/O	PB1	ADC1_AN9 FDA0_INP1	TIM1_CH2N/ TIM6_ETR/ TIM8_CH4/ QSPI_CLK
12	15	14	20	28	PB2 BOOT1	I/O	PB2/ BOOT1	ADC1_AN10 FDA0_INN1	TIM1_CH3N/ TIM8_BK1/
-	-	-	21	29	PB10	I/O	PB10	ADC1_AN18 VC2_CH2	TIM1_ETR/ TIM4_CH2/ TIM9_CH4/ I2C2_SCL USART2_RX/ QSPI_D1
13	16	15	22	30	PB11	I/O	PB11	ADC1_AN19 FDA1_OUTP	TIM1_BK1/ TIM4_ETR/ TIM9_ETR/ I2C2_SDA/ USART2_CK/ QSPI_D2
-	-	-	-	31	VCAP_1	I/O	VCAP_1	-	-
-	-	16	23	-	VSS	S	VSS	-	-
-	17	17	24	32	VDD	S	VDD	-	-
-	-	-	25	33	PB12	I/O	PB12	ADC12_AN20 VC2_CH3	QSPI_D3
-	-	-	26	34	PB13	I/O	PB13	ADC12_AN21 VC2_CH4	QSPI_CLK
14	18	18	27	35	PB14	I/O	PB14	ADC2_AN22	TIM1_BK2/

								FDA1_OUTN	TIM6_CH1
-	-	-	28	36	PB15	I/O	PB15	ADC2_AN23	TIM6_CH2
-	-	-	-	37	PC6	I/O	PC6	ADC12_AN28	TIM1_CH1N/ UART4_TX/ VC2_OUT/ ADC2_SQR2T RGO
-	-	-	-	38	PC7	I/O	PC7	ADC12_AN29	TIM1_CH2/ UART4_RX/ RTC_TRIMCL K/ ADC2_SQR3T RGO
-	19	19	29	39	PC8	I/O	PC8	ADC2_AN0 VC0_CH0	TIM1_CH2N/ I2C2_SCL/ USART1_TX/ UART5_TX/ CAN_RX
-	20	20	30	40	PC9	I/O	PC9	ADC2_AN1 VC0_CH1	MCO1/ TIM1_CH3/ TIM3_CH1/ I2C2_SDA/ USART1_RX/ UART5_RX/ CAN_TX
15	21	21	31	41	PA8	I/O	PA8	ADC1_AN0 DAC_OUT	MCO0/ TIM5_CH2/ TIM7_CH1
-	-	-	32	42	PA9	I/O	PA9	ADC1_AN1	TIM5_ETR/ TIM7_CH2
-	-	-	33	43	PA10	I/O	PA10	ADC1_AN2	TIM7_ETR
-	22	22	34	44	PA11	I/O	PA11	ADC1_AN3 USB_DM	TIM2_CH1/ TIM8_CH1/ I2C2_SCL/ SPI2_NSS/ I2S2_WS/ SPI3_NSS/ I2S3_WS/ UART4_TX/ ADC1_SQR3T

									RGO
16	23	23	35	45	PA12	I/O	PA12	ADC1_AN4 USB_DP	TIM2_CH2/ TIM8_CH1N/ I2C2_SDA/ SPI2_SCK/ I2S2_CK/ SPI3_SCK/ I2S3_CK/ UART4_RX/ QSPI_NSS
17	24	24	36	46	PA13 JTMS SWDIO	I/O	PA13 JTMS SWDIO	ADC1_AN5	TIM2_ETR/ TIM5_CH1/ TIM8_CH2/ SPI2_MISO/ I2S2_SDIN/ SPI3_MISO/ I2S3_SDIN/ QSPI_D0
-	-	-	-	47	VCAP_2	S	VCAP_2	-	-
-	-	-	-	48	VDD	S	VDD	-	-
18	25	25	37	49	PA14 JTCK SWCLK	I/O	PA14 JTCK SWCLK	ADC1_AN6	TIM5_CH2/ TIM8_CH2N/ SPI2_MOSI/ I2S2_SDOUT/ SPI3_MOSI/ I2S3_SDOUT/ USART3_TX/ CAN_RX/ QSPI_D1/
19	26	26	38	50	PA15 JTDI	I/O	PA15 JTDI	ADC1_AN7	TIM5_ETR/ TIM6_CH1/ TIM8_CH3/ I2S2_MCK/ I2S3_MCK/ USART3_RX/ CAN_TX/ QSPI_D2
-	-	-	-	51	PC10	I/O	PC10	ADC2_AN2 VC0_CH2	TIM1_CH3N/ TIM3_CH1/

									TIM8_CH1/ I2S2_MCK/ I2S3_MCK
-	-	-	-	52	PC11	I/O	PC11	ADC2_AN3	TIM1_CH4/ TIM3_CH2/ TIM8_CH1N
-	-	-	-	53	PC12	I/O	PC12	ADC2_AN4 VC0_CH3	TIM1_ETR/ TIM3_ETR/ TIM7_CH1/ TIM8_CH2/ QSPI_NSS
-	-	-	-	54	PD2	I/O	PD2	ADC2_AN10 VC1_CH0	TIM5_ETR/ TIM8_BK1/ VC2_OUT
20	27	27	39	55	PB3 JTDO TRACES WO	I/O	PB3 JTDO TRACES WO	ADC1_AN11 FDA0_OUTP VC1_CH2	TIM8_BK2/ I2C1_SCL/ CAN_RX
21	28	28	40	56	PB4 JTAST	I/O	PB4 JTAST	ADC1_AN12 FDA0_OUTN	TIM3_CH1/ TIM8_ETR/ I2C1_SDA/ CAN_TX/ VC0_OUT
-	29	29	41	57	PB5	I/O	PB5	ADC1_AN13 FDA0_INP2 VC1_CH3	TIM3_CH2/ SPI2_NSS/ I2S2_WS/ SPI3_NSS/ I2S3_WS/ VC1_OUT/
-	-	-	42	58	PB6	I/O	PB6	ADC1_AN14 FDA0_INN2 VC1_CH4	TIM3_ETR/ SPI2_SCK/ I2S2_CK/ SPI3_SCK/ I2S3_CK/ VC2_OUT
22	30	30	43	59	PB7	I/O	PB7	ADC1_AN15 FDA1_INP0	TIM9_CH1/ SPI2_MISO/ I2S2_SDIN/ SPI3_MISO/

									I2S3_SDIN/ UART5_TX/ RTC_TRIMCLK
-	31	31	44	60	BOOT0	S	BOOT0	-	-
23	-	-	45	61	PB8	I/O	PB8	ADC1_AN16 FDA1_INN0 VC2_CH0	TIM9_CH2/ SPI2_MOSI/ I2S2_SDOUT/ SPI3_MOSI/ I2S3_SDOUT/ UART5_RX/ QSPI_NSS
-	-	-	46	62	PB9	I/O	PB9	ADC1_AN17 FDA1_INP1 VC2_CH1	MCO0/ TIM4_CH1/ TIM9_CH3/ I2S2_MCK/ I2S3_MCK/ USART2_TX/ QSPI_D0
-	-	-	47	63	VSS	S	VSS	-	-
24	-	-	48	64	VDD	S	VDD	-	-

4.3 引脚复用功能表

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AN
	SYS	TIM1/2	TIM3/4/5	TIM8/9/10	I2C1/2	SPI2(I2S)	USART1/2/3	UART4/5	CAN	QSPI(SPI1)	TIM6/7	VC/RTC	ADC1/2	SPI3(I2S)	
PA0		TIM1_CH4				SPI2_NSS I2S2_WS						VC2_OUT	ADC1_START	SPI3_NSS I2S3_WS	ADC2_AN12
PA1			TIM3_CH1												ADC2_AN13 FDA0_INN0
PA2		TIM1_CH1	TIM3_CH2		I2C1_SCL (FM+)	SPI2_SCK I2S2_CK	USART1_TX		CAN_RX				ADC1_SQR0 TRGO	SPI3_SCK I2S3_CK	ADC2_AN14 FDA0_INP0
PA3		TIM1_CH2	TIM3_ETR		I2C1_SDA (FM+)	SPI2_MISO I2S2_SDIN	USART1_RX		CAN_TX			VC0_OUT	ADC1_SQR1 TRGO	SPI3_MISO I2S3_SDIN	ADC2_AN15
PA4		TIM1_CH3	TIM4_CH1			SPI2_MOSI I2S2_SDOUT	USART1_CK					VC1_OUT	ADC1_SQR2 TRGO	SPI3_MOSI I2S3_SDOUT	ADC2_AN16 DAC_OUT
PA5			TIM4_CH2												ADC2_AN17 FDA1_INN2
PA6			TIM4_ETR				USART2_TX								ADC2_AN18 FDA1_INP2
PA7			TIM5_CH1				USART2_RX								ADC2_AN19
PA8	MCO0		TIM5_CH2								TIM7_CH1				ADC1_AN0 DAC_OUT
PA9			TIM5_ETR								TIM7_CH2				ADC1_AN1
PA10											TIM7_ETR				ADC1_AN2
PA11		TIM2_CH1		TIM8_CH1	I2C2_SCL	SPI2_NSS I2S2_WS		UART4_TX					ADC1_SQR3 TRGO	SPI3_NSS I2S3_WS	ADC1_AN3 USB_DM
PA12		TIM2_CH2		TIM8_CH1N	I2C2_SDA	SPI2_SCK I2S2_CK		UART4_RX		QSPI_NSS				SPI3_SCK I2S3_CK	ADC1_AN4 USB_DP
PA13	JTMS- SWDIO	TIM2_ETR	TIM5_CH1	TIM8_CH2		SPI2_MISO I2S2_SDIN				QSPI_D0				SPI3_MISO I2S3_SDIN	ADC1_AN5
PA14	JTCK- SWCLK		TIM5_CH2	TIM8_CH2N		SPI2_MOSI I2S2_SDOUT	USART3_TX		CAN_RX	QSPI_D1				SPI3_MOSI I2S3_SDOUT	ADC1_AN6
PA15	JTDI		TIM5_ETR	TIM8_CH3		I2S2_MCK	USART3_RX		CAN_TX	QSPI_D2	TIM6_CH1			I2S3_MCK	ADC1_AN7

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AN
	SYS	TIM1/2	TIM3/4/5	TIM8/9/10	I2C1/2	SPI2(I2S)	USART1/2/3	UART4/5	CAN	QSPI(SPI1)	TIM6/7	VC/RTC	ADC1/2	SPI3(I2S)	
PB0		TIM1_CH1N		TIM8_CH3N			USART3_CK			QSPI_D3	TIM6_CH2				ADC1_AN8
PB1		TIM1_CH2N		TIM8_CH4						QSPI_CLK	TIM6_ETR				ADC1_AN9 FDA0_INP1
PB2 BOOT1		TIM1_CH3N		TIM8_BK1											ADC1_AN10 FDA0_INN1
PB3	JTDO SWO			TIM8_BK2	I2C1_SCL				CAN_RX						ADC1_AN11 FDA0_OUTP VC1_CH2
PB4	JTAST		TIM3_CH1	TIM8_ETR	I2C1_SDA				CAN_TX			VC0_OUT			ADC1_AN12 FDA0_OUTN
PB5			TIM3_CH2			SPI2_NSS I2S2_WS						VC1_OUT		SPI3_NSS I2S3_WS	ADC1_AN13 FDA0_INP2 VC1_CH3
PB6			TIM3_ETR			SPI2_SCK I2S2_CK						VC2_OUT		SPI3_SCK I2S3_CK	ADC1_AN14 FDA0_INN2 VC1_CH4
PB7				TIM9_CH1		SPI2_MISO I2S2_SDIN		UART5_TX				RTC TRIMCLK		SPI3_MISO I2S3_SDIN	ADC1_AN15 FDA1_INP0
PB8				TIM9_CH2		SPI2_MOSI I2S2_SDOUT		UART5_RX		QSPI_NSS				SPI3_MOSI I2S3_SDOUT	ADC1_AN16 FDA1_INN0 VC2_CH0
PB9	MCO0		TIM4_CH1	TIM9_CH3		I2S2_MCK	USART2_TX			QSPI_D0				I2S3_MCK	ADC1_AN17 FDA1_INP1 VC2_CH1
PB10		TIM1_ETR	TIM4_CH2	TIM9_CH4	I2C2_SCL		USART2_RX			QSPI_D1					ADC1_AN18 VC2_CH2
PB11		TIM1_BK1	TIM4_ETR	TIM9_ETR	I2C2_SDA		USART2_CK			QSPI_D2					ADC1_AN19 FDA1_OUTP
PB12										QSPI_D3					ADC12_AN20 VC2_CH3
PB13										QSPI_CLK					ADC12_AN21 VC2_CH4
PB14		TIM1_BK2									TIM6_CH1				ADC2_AN22 FDA1_OUTN
PB15											TIM6_CH2				ADC2_AN23

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AN
	SYS	TIM1/2	TIM3/4/5	TIM8/9/10	I2C1/2	SPI2(I2S)	USART1/2/3	UART4/5	CAN	QSPI(SPI1)	TIM6/7	VC/RTC	ADC1/2	SPI3(I2S)	
PC0				TIM10_TOGP	I2C1_SCL		USART3_TX				TIM6_ETR				ADC1_AN22
PC1		TIM2_CH1		TIM10_TOGN	I2C1_SDA		USART3_RX				TIM7_CH1				ADC1_AN23
PC2		TIM2_CH2		TIM10_ETR			USART3_CK				TIM7_CH2				ADC12_AN24
PC3		TIM2_ETR									TIM7_ETR		ADC1_START		ADC12_AN25
PC4												VC0_OUT	ADC1_SQR0 TRGO		ADC12_AN26
PC5		TIM1_CH1										VC1_OUT	ADC1_SQR1 TRGO		ADC12_AN27
PC6		TIM1_CH1N						UART4_TX				VC2_OUT	ADC1_SQR2 TRGO		ADC12_AN28
PC7		TIM1_CH2						UART4_RX				RTC TRIMCLK	ADC1_SQR3 TRGO		ADC12_AN29
PC8		TIM1_CH2N			I2C2_SCL		USART1_TX	UART5_TX	CAN_RX						ADC2_AN0 VC0_CH0
PC9		TIM1_CH3			I2C2_SDA		USART1_RX	UART5_RX	CAN_TX						ADC2_AN1 VC0_CH1
PC10		TIM1_CH3N	TIM3_CH1	TIM8_CH1		I2S2_MCK								I2S3_MCK	ADC2_AN2 VC0_CH2
PC11		TIM1_CH4	TIM3_CH2	TIM8_CH1N											ADC2_AN3
PC12		TIM1_ETR	TIM3_ETR	TIM8_CH2						QSPI_NSS	TIM7_CH1				ADC2_AN4 VC0_CH3
PC13		TIM1_BK1	TIM4_CH1	TIM8_CH2N						QSPI_D0	TIM7_CH2				ADC2_AN5 VC0_CH4
PC14		TIM1_BK2	TIM4_CH2	TIM8_CH3		SPI2_NSS I2S2_WS		UART4_TX		QSPI_D1	TIM7_ETR			SPI3_NSS I2S3_WS	ADC2_AN6
PC15			TIM4_ETR	TIM8_CH3N		SPI2_SCK I2S2_CK		UART4_RX		QSPI_D2				SPI3_SCK I2S3_CK	ADC2_AN7

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AN
	SYS	TIM1/2	TIM3/4/5	TIM8/9/10	I2C1/2	SPI2(I2S)	USART1/2/3	UART4/5	CAN	QSPI(SPI1)	TIM6/7	VC/RTC	ADC1/2	SPI3(I2S)	
PD0			TIM5_CH1	TIM8_CH4		SPI2_MISO I2S2_SDIN				QSPI_D3		VC0_OUT		SPI3_MISO I2S3_SDIN	ADC2_AN8
PD1			TIM5_CH2	TIM8_ETR		SPI2_MOSI I2S2_SDOUT				QSPI_CLK		VC1_OUT		SPI3_MOSI I2S3_SDOUT	ADC2_AN9
PD2			TIM5_ETR	TIM8_BK1								VC2_OUT			ADC2_AN10 VC1_CH0
PD3				TIM8_BK2											ADC2_AN11 FDA1_INN1 VC1_CH1

5 概述

5.1 Arm Cortex-M4 内核

集成了最新一代嵌入式 ARM Cortex™-M4F 处理器，在 Cortex™-M3 内核的基础上强化了运算能力、新增加了浮点运算处理单元（FPU）。

- 单周期乘法和硬件除法器
- 集成嵌套矢量中断控制器 NVIC
- 24 位 systick 定时器

5.2 片内存储

5.2.1 嵌入式 SRAM

HC32F401BXX 内置 192KB 字节的片上 SRAM，支持字节、半字（16 位）或字（32 位）访问。

默认模式为系统 SRAM1 大小 64KB，矩阵算法 SRAM2 大小 32KB，可供所有 AHB 主控总线访问，剩余 96KB 用于芯片上电时加载 FLASH 中的前 96KB 的程序代码零等待运行；也可通过用户选项字节将系统 SRAM1 调整为全部 192KB。

5.2.2 嵌入式闪存

HC32F401BXX 系列内置最高 1 MB 闪存存储器。

闪存存储器由主存储块和信息块组成，主存储块容量最大为 1M 共 252 个扇区，每个扇区大小均为 4KB，支持扇区擦和全片擦；信息块包含 4K 系统存储区，Option 选项区。

闪存存储器接口的特性为：

- 带预取缓冲器的读接口
- 选择字节加载器
- 闪存编程/擦除操作
- 访问/写保护

5.3 启动配置

HC32F401BXX 系列可以通过 BOOT[1:0]引脚选择三种不同启动模式。

表1 表5-1 启动模式

启动模式选择引脚		启动模式	说明
BOOT1 (PB2)	BOOT0		
X	0	主闪存存储器	主闪存存储器被选为启动区域
0	1	系统存储器	系统存储器被选为启动区域
1	1	内置 SRAM	内置 SRAM 被选为启动区域

5.4 时钟

HC32F401BXX 系列有多个时钟：

- 16MHz 的内部高速时钟
- 4~16MHz 的外部高速时钟
- 40KHz 的内部低速时钟
- 32.768KHz 的外部低速时钟
- PLL 时钟

其中 16MHz 的内部高速时钟，4~16MHz 的外部高速时钟，PLL 时钟可作为系统时钟源。

40KHz 的内部低速时钟，32.768KHz 的外部低速时钟用于驱动独立看门狗，或 RTC。

5.5 复位

HC32F401BXX 系列有两种复位：系统复位、电源复位。

当以下事件中的一件发生时，产生一个系统复位：

- NRST 引脚上的低电平（外部复位）
- 窗口看门狗事件 (WWDG 复位)
- 独立看门狗事件 (IWDG 复位)
- 软件复位 (SW 复位)
- 低功耗管理复位

当以下事件中的一件发生时，产生电源复位：

- 上电 / 掉电复位 (POR/PDR 复位)
- 从待机模式中返回

5.6 低功耗模式

HC32F401BXX 系列有三种低功耗模式：

- 睡眠模式 (Sleep mode)
CPU 时钟停止，所有外设包括内核，NVIC，SysTick 等仍处于工作状态。任意中断或事件发生时唤醒 CPU。
- 停止模式 (Stop mode)
所有时钟都停止，调压器可以被置于普通模式或低功耗模式。EXTI 外部中断，PVD 中断，RTC 闹钟或 USB 唤醒信号发生时唤醒 CPU。
- 待机模式 (Standby mode)
所有时钟都停止，1.8V 供电域断电，SRAM 和存及其的数据丢失，芯片处于最低功耗。NRST 复位信号，IWDG 复位，WKUP 脚上升沿或 RTC 闹钟发生时唤醒 CPU。

5.7 通用和复用功能 I/O

HC32F401BXX 系列的所有 I/O 端口全部 5V 耐压，由软件分别配置成多种模式：

- 输入浮空
- 输入上拉
- 输入下拉
- 模拟输入
- 开漏输出
- 推挽式输出
- 推挽式复用功能
- 开漏复用功能

除此以外，所有 I/O 端口都有外部中断能力。为了使不同器件封装的外设 I/O 功能的数量达到最优，可以把一些复用功能重新映射到其他一些脚上。这可以通过软件配置相应的寄存器来完成。

5.8 中断和事件

嵌套向量中断控制器 (NVIC) 和处理器核的接口紧密相连，可以实现低延迟的中断处理和高效地处理晚到的中断。嵌套向量中断控制器管理着包括内核异常等中断。

- 58 个可屏蔽中断通道
- 16 个可编程的优先级 (使用了 4 位的中断优先级)
- 低延时的异常和中断处理
- 电源管理控制
- 系统控制寄存器的实现

5.9 DMA 控制器

HC32F401BXX系列的DMA有7个通道，总共有来自所有外设的 51 个 DMA 请求。为了获得更好的支持和完全的灵活性，可以使用寄存器位来选择将哪个 DMA 请求映射到哪个 DMA 通道。

5.10 ADC

HC32F401BXX 系列的 2*12 位 ADC 是逐次逼近型模拟数字转换器。

每个 ADC 有多达 36 个通道，ADC1 和 ADC2 最大同时支持 51 路 ADC 通道：30 个外部和 6 个内部信号源。2 路参考电压源 (Vref) (可 1.5 倍量程扩展)。

ADC 还可以使用模拟看门狗功能，应用程序检测输入电压是否超出用户定义的高/低阈值，产生对应中断。

5.11 DAC

HC32F401BXX 系列包含有 1 个 10 位的数模转换器 DAC，它们可以输出到 ADC、模拟电压比较器 VCx 和运算放大器 OP 内部。

5.12 FDA

HC32F401BXX 系列包含 2 路输入输出轨到轨全差分运算放大器(FDA)，内置反馈电阻，外部引脚上需串联一个电阻到信号源。反馈电阻的阻值可通过寄存器设置，以实现不同的放大倍数。输出可连接到内部 ADC。

- 轨到轨输入和输出电压范围
- 低输入偏置电流
- 低输入失调电压
- 20 MHz 增益带宽积
- 高压摆率

5.13 VC

HC32F401BXX 系列包含集成 3 个模拟电压比较器（VC），用于比较两路模拟输入电压，并将比较结果从引脚输出。电压比较器的正负端既支持 4 路外部模拟输入，又支持内部 $1/3 V_{DDA}$ 、DAC，内部温度传感器等电压参考。比较结果输出具有滤波功能、迟滞窗口功能，BLANK 窗口功能，以及极性选择。支持比较中断，可用于低功耗模式下唤醒 MCU。

5.14 CORDIC

HC32F401BXX 系列包含 1 个坐标旋转算法（CORDIC）模块，根据电机应用需求进行细化，设计能直接运算 $\sin$ 、 $\cos$ 、 $\tan$ 函数，间接运算 $\tan$ 功能的 CORDIC IP，迭代深度 22，数据支持 Q23 及 Q15 格式。

5.15 CRC

HC32F401BXX 系列包含 CRC(循环冗余校验)计算单元使用一个固定的多项式发生器，从一个 32 位的数据字产生一个 CRC 码。它提供了一种检测闪存存储器错误的手段，CRC

计算单元可以用于实时地计算软件的签名，并与在链接和生成该软件时产生的签名对比。

5.16 定时器

HC32F401BXX 系列包含 2 个高级定时器，7 个普通定时器，1 个基本定时器。

高级定时器的功能包括：

- 16 位向上、向下、向上/下自动装载计数器
- 16 位可编程(可以实时修改)预分频器，计数器时钟频率的分频系数为 1~65535 之间的任意数值
- 多达 4 个独立通道，支持输入捕获，输出比较，PWM，单脉冲模式输出
- 死区时间可编程的互补输出，刹车功能
- 支持针对定位的增量(正交)编码器和霍尔传感器电路

普通定时器的功能包括：

- 16/32 位向上、向下、向上/下自动装载计数器
- 16 位可编程(可以实时修改)预分频器，计数器时钟频率的分频系数为 1~65535 之间的任意数值
- 多达 4 个独立通道，支持输入捕获，输出比较，PWM，单脉冲模式输出
- 支持针对定位的增量(正交)编码器和霍尔传感器电路

基本定时器的功能包括：

- 包含一个 16bit 自动重载计数器并由一个可编程预分频器驱动。
- TIM10 支持内部计数模式、外部计数模式、触发启动模式和门控计数模式 4 种工作模式
- 支持更新事件和触发事件发生时产生中断。不同工作模式下均可由复位输入信号控制计数器复位。

5.17 MOU

HC32F401BXX 系列内置 1 个矩阵运算单元，硬件实现 $C[m,k]=A[m,k] * B[k,n] + X[m,k]$ 的矩阵运算，同时支持一维卷积运算

5.18 USB 全速设备接口

HC32F401BXX 系列内置一个 USB2.0 控制器。设备控制器允许与 USB 主机控制器进行 12Mbit/S 的数据交互，支持一个或多个设备之间的通讯。

- 可配置 1 到 8 个 USB 端点
- CRC(循环冗余校验)生成/校验，反向不归零(NRZI)编码/解码和位填充
- 支持同步传输
- 支持批量/同步端点的双缓冲区机制
- 支持 USB 挂起/恢复操作
- 帧锁定时钟脉冲生成

5.19 CANFD

HC32F401BXX 系列 CAN FD 根据 ISO 11898-1: 2015 进行通信。

- 符合 ISO 11898-1:2015
- 支持多达 64 个数据字节
- AUTOSAR 支持
- SAE J1939 支持
- 两个可配置的接收 FIFO
- 可屏蔽模块中断
- 多达 20 个专用接收 Buffer
- 多达 8 个专用发送 Buffer
- 可屏蔽模块中断

5.20 QSPI

HC32F401BXX 系列内置 1 个 QSPI 接口(SPI1)。接口可以被配置成主模式。

- 支持 DUAL SPI / QUAD SPI 通讯模式
- 4-32 位传输帧格式选择
- 深度 8 的接收/发送 FIFO
- 可编程的时钟极性和相位
- 支持 DMA 接口

5.21 SPI

HC32F401BXX 系列内置 2 个串行外设接口(SPI2/3)允许芯片与外部设备以半/全双工通信。接口可以被配置成主从模式。

- 3 线全双工同步传输
- 4-16 位传输帧格式选择
- 深度 8 的接收/发送 FIFO
- 支持标准 SPI/国家半导体微线协议
- 可编程的时钟极性和相位
- 8 个主模式波特率预分频系数(最大为 $f_{PCLK}/2$)
- 从模式频率 (最大为 $f_{PCLK}/2$)
- 支持 DMA 接口

5.22 I2S

HC32F401BXX 系列内置 2 为数字音频系统设计的串行线路, 接口可以被配置成主从模式。

- I2S 发送器和接收器基于 Philips I2S 串行协议
- 全双工通信 (由于发送器和接收器的独立性)
- APB 总线和 I2S sclk 的同步时钟
- 音频分辨率为 12、16
- 深度 8 的接收/发送 FIFO
- 可配置 FIFO 阈值
- 支持 DMA 接口

5.23 I2C

HC32F401BXX 系列内置 2 个 I2C 总线接口。支持标准和快速+两种模式。提供多主机功能，控制 I2C 总线特定的时序、协议、仲裁和定时。

- 并行总线/I2C 总线协议转换器
- 产生和检测 7 位/10 位地址和广播呼叫
- 支持不同的通讯速度：标准速度高达 100 kHz，快速+高达 1MHz

5.24 UART/USART

HC32F401BXX 系列内置 3 个 USART 和 2 个 UART，提供了工业标准 NRZ 异步串行数据格式的外部设备之间的全双工数据交换。USART 利用分数波特率发生器提供宽范围的波特率选择。

它支持同步单向通信和半双工单线通信，也支持 LIN(局部互连网)，使用多缓冲器配置的 DMA 方式，可以实现高速数据通信。

5.25 RTC

HC32F401BXX 系列的 RTC 是一个独立的定时器,拥有一组连续计数的计数器，通过软件编程可实现时钟日历的功能。修改计数器的值可以重新设置系统当前的时间和日期。

- 提供 3 个专门的可屏蔽中断：
 - _ 闹钟中断，用来产生一个软件可编程的闹钟中断。
 - _ 秒中断，用来产生一个可编程的周期性中断信号(最长可达 1 秒)。
 - _ 溢出中断，指示内部可编程计数器溢出并回转为 0 的状态。

5.26 看门狗

HC32F401BXX 系列内置两个看门狗，提供了更高的安全性、时间的精确性和使用的灵活性。两个看门狗设备：独立看门狗和窗口看门狗。

5.26.1 IWDG

独立看门狗(IWDG)由专用的低速时钟(LSI)驱动，即使主时钟发生故障它也仍然有效。IWDG 最适合应用于那些需要看门狗作为一个在主程序之外，能够完全独立工作，并且对时间精度要求较低场合。

5.26.2 WWDG

窗口看门狗由从 APB1 时钟分频后得到的时钟驱动，通过可配置的时间窗口来检测应用程序非正常的过迟或过早的操作。WWDG 适合那些要求看门狗在精确计时窗口起作用的应用程序。

5.27 调试支持(DBG)

HC32F401BXX 系列支持两种调试接口：串行接口和 JTAG 调试接口。

ARM Cortex-M4 内核提供集成的片上调试功能：

- AHP-AP：AHB 访问端口
- ITM：执行跟踪单元
- FPB：闪存指令断点
- DWT：数据触发
- TPUI：跟踪单元接口

6 电气特性

6.1 最大额定值

符号	描述	最小值	最大值	单位
VDD-VSS	外部主供电电压(包含 VDDA 和 VDD) ¹	-0.3	3.6	V
VIN	在 5V 容忍的引脚上的输入电压 ²	VSS-0.3	5.5	
	在其他引脚上的输入电压 ²	VSS-0.3	VDD+0.3	
ΔVDDx	不同供电引脚之间的电压差		50	mV
VSSx-VSS	不同接地引脚之间的电压差		50	

- 所有的电源(VDD, VDDA)和地(VSS, VSSA)引脚必须始终连接到外部允许范围内的供电系统上。
- IINJ(PIN)绝对不可以超过它的极限, 即保证 VIN 不超过其最大值。如果不能保证 VIN 不超过其最大值, 也要保证在外部限制 IINJ(PIN)不超过其最大值。当 VIN > VINmax 时, 有一个正向注入电流; 当 VIN < VSS 时, 有一个反向注入电流。

6.2 电流特性

符号	描述	最大值	单位
IVDD	经过 VDD/VDDA 电源线的总电流(供应电流) ¹	150	mA
IVSS	经过 VSS 地线的总电流(流出电流) ¹	150	
IIO	任意 I/O 和控制引脚上的输出灌电流	+25	
	任意 I/O 和控制引脚上的输出电流	-25	
IINJ(PIN) ²	NRST 引脚的注入电流	±5	
	HSE 的 OSC_IN 引脚和 LSE 的 OSC_IN 引脚的注入电流 ³	±5	
	其他引脚的注入电流 ⁴	±5	
Σ IINJ(PIN) ⁴	所有 I/O 和控制引脚上的总注入电流	±25	

- 所有的电源(VDD, VDDA)和地(VSS, VSSA)引脚必须始终连接到外部允许范围内的供电系统上。
- IINJ(PIN)绝对不可以超过它的极限, 即保证 VIN 不超过其最大值。如果不能保证 VIN 不超过其最大值, 也要保证在外部限制 IINJ(PIN)不超过其最大值。当 VIN > VINmax 时, 有一个正向注入电流; 当 VIN < VSS 时, 有一个反向注入电流。
- 反向注入电流会干扰器件的模拟性能。
- 当几个 I/O 口同时有注入电流时, Σ IINJ(PIN)的最大值为正向注入电流与反向注入电流的即时绝对值之和。该结果基

于在器件 4 个 I/O 端口上 $\Sigma IINJ(PIN)$ 最大值的特性。

6.3 温度特性

符号	描述	最大值	单位
TSTG	储存温度范围	-40~+85	°C
TJ	最大结温度	85	

6.4 工作条件

6.4.1 通用工作条件

符号	参数	条件	最小值	最大值	单位
fHCLK	内部 AHB 时钟频率 ¹		0	168	MHz
fPCLK1	内部 APB1 时钟频率		0	84	
fPCLK2	内部 APB2 时钟频率		0	84	
VDD	标准工作电压		1.8	3.6	V
VDDA	模拟部分工作电压(未使用 ADC)	必须与 VDD 相同	2	3.6	V
	模拟部分工作电压(使用 ADC)		1.8	3.6	

1. 建议使用相同的电源为 VDD 和 VDDA 供电,在上电和正常操作期间,VDD 和 VDDA 之间最多允许有 300mV 的差别。

6.4.2 上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
tVDD	VDD 上升速率		0	∞	$\mu s/V$
	VDD 下降速率		20	∞	

6.4.3 PVD 电压

符号	参数	条件	最小值	典型值	最大值	单位
VPVD	可编程的电压检测器的电平选择	PLS[2:0]=000(上升沿)	2.09	2.14	2.19	V
		PLS[2:0]=000(下降沿)	1.98	2.04	2.08	V
		PLS[2:0]=001(上升沿)	2.23	2.30	2.37	V
		PLS[2:0]=001(下降沿)	2.13	2.19	2.25	V
		PLS[2:0]=010(上升沿)	2.39	2.45	2.51	V
		PLS[2:0]=010(下降沿)	2.29	2.35	2.39	V
		PLS[2:0]=011(上升沿)	2.54	2.60	2.65	V
		PLS[2:0]=011(下降沿)	2.44	2.51	2.56	V
		PLS[2:0]=100(上升沿)	2.70	2.76	2.82	V
		PLS[2:0]=100(下降沿)	2.59	2.66	2.71	V
		PLS[2:0]=101(上升沿)	2.86	2.93	2.99	V
		PLS[2:0]=101(下降沿)	2.75	2.84	2.92	V
		PLS[2:0]=110(上升沿)	2.96	3.03	3.10	V
		PLS[2:0]=110(下降沿)	2.85	2.93	2.99	V
		PLS[2:0]=111(上升沿)	3.07	3.14	3.21	V
		PLS[2:0]=111(下降沿)	2.95	3.03	3.09	V
VPVDhyst	PVD 迟滞			100		mV
VPOR/PDR	上电/掉电复位阈值	下降沿		1.68		V
		上升沿		1.73		V
VPDRhyst	PDR 迟滞			40		mV
TRSTTEMPO	复位持续时间		1	2.5	4.5	ms

6.5 工作电流

6.5.1 运行模式下的最大电流消耗

符号	参数	条件	fHCLK		
				TA=85℃	单位
IDD	运行模式下的供应电流	外部时钟，使能所有外设	168MHz	66.4	mA
			48MHz	16.4	
			32MHz	14.5	
			24MHz	13.3	
			16MHz	12.4	
		外部时钟，	168MHz	62.3	mA

		关闭所有外设	48MHz	10.1	
			32MHz	9.2	
			24MHz	8	
			16MHz	7.5	

6.5.2 停机和待机模式下的最大电流消耗

符号	参数	条件		测试值	单位
				TA=25℃	
IDD	停机模式下的供应电流	调节器工作于正常模式，所有振荡器关闭	VDD=VDDA=3.3 V	1.02	mA
		调节器工作于低功耗模式，所有振荡器关闭	VDD=VDDA=3.3 V	0.95	
	待机模式下的供应电流	STANDBY 模式	VDD=VDDA=3.3 V	1.5	μ A

6.5.3 运行模式下的典型电流消耗

符号	参数	条件	fHCLK	典型值 ¹		单位
				使能所有外设 ²	关闭所有外设	
IDD	运行模式下的供应电流	外部时钟 ³	168MHz	55.5	50.7	mA
			48MHz	13.5	7.8	
			32MHz	11.83	6.8	
			24MHz	10.6	6.2	
			16MHz	9.7	5.45	
			8MHz	8.32	4.4	
		运行于高速内部 RC 振荡器 (HSI)，使用 AHB 预分频以减低频率	168MHz	50.3	54.6	mA
			48MHz	13.1	6.55	
			36MHz	11.33	5.8	
			24MHz	10.1	5.1	
			16MHz	9.3	4.6	
			8MHz	8.58	3.8	

1. 典型值是在 TA=25° C、VDD=3.3V 时测试得到。

2. 每个模拟部分的 ADC 要增加额外的 0.8mA 电流消耗。在应用环境中，这部分电流只有在开启 ADC(设置 ADC_CR2 寄存器的 ADON 位)时才会增加。

3. 外部时钟为 8MHz，当 fHCLK>8MHz 时启用 PLL。

6.6 外部时钟源特性

6.6.1 来自外部振荡源产生的高速外部用户时钟

符号	参数	条件	最小值	典型值	最大值	单位
fHSE_ext	用户外部时钟频率 ⁽¹⁾		1		40	MHz
VHSEH	OSC_IN 输入引脚高电平电压		0.7V _{DD}		V _{DD}	V
VSHEL	OSC_IN 输入引脚低电平电压		V _{SS}		0.3V _{DD}	
tW(HSE) tW(HSE)	OSC_IN 高或低的时间 ⁽¹⁾		5			ns
tr(HSE) tf(HSE)	OSC_IN 上升或下降的时间 ⁽¹⁾				10	
Cin(HSE)	OSC_IN 输入容抗 ⁽¹⁾			5		pF
DuCy(HSE)	占空比		45		55	%
IL	OSC_IN 输入漏电流	V _{SS} <V _{IN} <V _{DD}			±1	μA

1. 由设计保证，不在生产中测试。

6.6.2 来自外部振荡源产生的低速外部用户时钟

符号	参数	条件	最小值	典型值	最大值	单位
fHSE_ext	用户外部时钟频率 ⁽¹⁾		0	32.768	1000	kHz
VHSEH	OSC_IN 输入引脚高电平电压		0.7V _{DD}		V _{DD}	V
VSHEL	OSC_IN 输入引脚低电平电压		V _{SS}		0.3V _{DD}	
tW(HSE) tW(HSE)	OSC_IN 高或低的时间 ⁽¹⁾		450			ns
tr(HSE) tf(HSE)	OSC_IN 上升或下降的时间 ⁽¹⁾				50	
Cin(HSE)	OSC_IN 输入容抗 ⁽¹⁾			5		pF
DuCy(HSE)	占空比		30		70	%
IL	OSC_IN 输入漏电流	V _{SS} <V _{IN} <V _{DD}			±1	μA

6.6.3 来自晶体/陶瓷谐振器产生的高速外部用户时钟

符号	参数	条件	最小值	典型值	最大值	单位
fOSC_I N	振荡器频率		4		26	MHz
RF	反馈电阻			200		kΩ
CL1 CL2 ⁽³⁾	建议的负载电容与对应的晶 体串行阻抗(RS) ⁽⁴⁾	RS = 30Ω		30		pF
i2	HSE 驱动电流	VDD=3.3V, VIN=VSS 30pF 负载			1	mA
gm	振荡器的跨导	启动	25			mA/V
tsu(HSE)) ⁽⁵⁾	启动时间	VDD 是稳定的		2		ms

1. 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。
2. 由综合评估得出，不在生产中测试。
3. 对于 CL1 和 CL2，建议使用高质量的、为高频应用而设计的(典型值为)5pF~25pF 之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常 CL1 和 CL2 具有相同参数。晶体制造商通常以 CL1 和 CL2 的串行组合给出负载电容的参数。在选择 CL1 和 CL2 时，PCB 和 MCU 引脚的容抗应该考虑在内(可以粗略地把引脚与 PCB 板的电容按 10pF 估计)。
4. 相对较低的 RF 电阻值，能够可以避免在潮湿环境下使用时所产生的问题提供保护，这种环境下产生的泄漏和偏置条件都发生了变化。但是，如果 MCU 是应用在恶劣的潮湿条件时，设计时需要把这个参数考虑进去。
5. tsu(HSE)是启动时间，是从软件使能 HSE 开始测量，直至得到稳定的 8MHz 振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到，它可能因晶体制造商的不同而变化较大。

6.6.4 来自晶体/陶瓷谐振器产生的低速外部用户时钟

符号	参数	条件	最小值	典型值	最大值	单位
RF	振荡器频率			5		MΩ
CL1 CL2	建议的负载电容与对应的晶 体串行阻抗(RS) ⁽²⁾	RS = 30Ω			15	pF
i2	LSE 驱动电流	VDD=3.3V, VIN=VSS			1.4	mA
gm	振荡器的跨导		5			mA/V
tsu(HSE)) ⁽³⁾	启动时间	VDD 是稳定的		3		s

1. 由综合评估得出，不在生产中测试。
2. 选择具有较小 RS 值的高质量振荡器(如 MSIV-TIN32.768kHz)，可以优化电流消耗。详情请咨询晶体制造商。
3. tSU(HSE)是启动时间，是从软件使能 HSE 开始测量，直至得到稳定的 8MHz 振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到，它可能因晶体制造商的不同而变化较大。

6.7 内部时钟源特性

6.7.1 HSI 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
fHSI	频率			16		MHz
ACCHS I	HSI 振荡器的精度	TA = -40~105° C	-2	±1	2.5	%
		TA = -10~85° C	-1.5	±1	2.2	%
		TA = 25° C	-1.1	±1	1.8	%
tsu(HSI)	HSI 振荡器启动时间		-1		2	μs
IDD(HS I)	HSI 振荡器功耗			80	100	μ A

1. VDD = 3.3V, TA = -40~85° C, 除非特别说明。

6.7.2 LSI 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
fHSI	频率		30	40	60	kHz
tsu(HSI)	HSI 振荡器启动时间				80	μs
IDD(HSI)	HSI 振荡器功耗			0.65	1.2	μ A

6.8 唤醒时间

符号	参数	典型值	单位
tWUSLEEP	从睡眠模式唤醒	3.64	μs
tWUSTOP	从停机模式唤醒	8	μs
tWUSTAND BY	从待机模式唤醒（上电加载区 96KB）	51.7	ms
	从待机模式唤醒（上电加载区 32KB）	18.9	ms
	从待机模式唤醒（无上电加载区）	2.9	ms

6.9 PLL 特性

符号	参数	数值			单位
		最小值	典型值	最大值	
fPLL_IN	PLL 输入时钟 ⁽²⁾	0.95	1	2.1	MHz
	PLL 输入时钟占空比	40		60	%
fPLL_OUT	PLL 倍频输出时钟	24		168	MHz
fVCO_OUT	PLL_VCO 输出时钟	100		432	MHz
tLOCK	PLL 锁定时间	75		300	us

1. 由综合评估得出，不在生产中测试
2. 需要注意使用正确的倍频系数，从而根据 PLL 输入时钟频率使得 fPLL_OUT 处于允许范围内。

6.10 存储器特性

6.10.1 Flash 特性

符号	参数	条件	典型值	单位
tprog16	16 位的编程时间	TA = -40~85° C	108	μs
tERASE	页(4K 字节)擦除时间	TA = -40~85° C	1.87	ms
tME	整片擦除时间	TA = -40~85° C		s

6.10.2 Flash 寿命和数据保存期限

符号	参数	条件	最小值	单位
NEND	寿命(译注：擦写次数)	TA = -40~85° C	80	千次
tRET	数据保存期限	TA = 85° C 时，1000 次擦写之后	30	年
		TA = 55° C 时，1 万次擦写之后	20	

6.11 绝对最大值(电气敏感性)

6.11.1 ESD 绝对最大值

符号	参数	条件	类型	最大值	单位
VESD(HBM)	静电放电电压(人体模型)	TA = +25 ° C, 符合 JESD22-A114	3A	4000	V
VESD(CDM)	静电放电电压(机器模型)	TA = +25 ° C, 符合 JESD22-C101	C3	2000	

6.11.2 电气敏感性

符号	参数	条件	级别/类型
LU	静态栓锁类	TA = +85 ° C, 符合 JESD 78A	I 类 A 800mA

6.12 I/O 端口特性

6.12.1 I/O 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
VIL	输入低电平电压	CMOS 端口	-0.5		0.35VDD	V
VIH	输入高电平电压		0.65VDD		VDD+0.5	
Vhys	标准 I/O 脚施密特触发器电压迟滞 ⁽²⁾		200			mV
	5V 容忍 I/O 脚施密特触发器电压迟滞 ⁽²⁾		5%VDD			mV
I _{lkg}	输入漏电流 ⁽⁴⁾	VIN=3.3V			0	μ A
		VIN = 5V,			9	
RPU	弱上拉等效电阻 ⁽⁵⁾	VIN = VSS	30	40	50	kΩ
RPD	弱下拉等效电阻 ⁽⁵⁾	VIN = VDD	30	40	50	kΩ
CIO	I/O 引脚的电容			5		pF

6.12.2 输出电压特性

符号	参数		最小值	最大值	单位
VOL	输出低电平, 当 8 个引脚同时吸收电流	I _{IO} =+20mA 2.7V < VDD < 3.6V		1.3	V
VOH	输出高电平, 当 8 个引脚同时吸收电流		VDD-1.3		
VOL	输出低电平, 当 8 个引脚同时吸收电流	I _{IO} =+6mA 2.7V < VDD < 3.6V		0.4	V
VOH	输出高电平, 当 8 个引脚同时吸收电流		VDD-0.4		

6.12.3 输入输出交流特性

MODE _x [1:0]的配置	符号	参数	条件	典型值	单位
00 (2MHz)	tf(IO) _{out}	输出高至低电平的下降时间	CL=50pF, VDD=2~3.6V	20	ns
	tr(IO) _{out}	输出低至高电平的上升时间	CL=50pF, VDD=2~3.6V	19	ns
01 (10MHz)	tf(IO) _{out}	输出高至低电平的下降时间	CL=50pF, VDD=2~3.6V	20	ns
	tr(IO) _{out}	输出低至高电平的上升时间	CL=50pF, VDD=2~3.6V	19	ns
01 (50MHz)	tf(IO) _{out}	输出高至低电平的下降时间	CL=50pF, VDD=2~3.6V	6	ns
	tr(IO) _{out}	输出低至高电平的上升时间	CL=50pF, VDD=2~3.6V	7	ns
11 (100MHz)	tf(IO) _{out}	输出高至低电平的下降时间	CL=50pF, VDD=2~3.6V	6	ns
	tr(IO) _{out}	输出低至高电平的上升时间	CL=50pF, VDD=2~3.6V	7	ns

6.13 NRST 引脚特性

符号	参数	条件	最小值	典型值	最大值	单位
VIL(NRST) _T ⁽¹⁾	NRST 输入低电平电压		-0.5		0.8	V
VIH(NRST) _T ⁽¹⁾	NRST 输入高电平电压		2		VDD+0.5	
V _{hys} (NRST) _T	NRST 施密特触发器电压迟滞			200		mV
RPU	弱上拉等效电阻(2)	VIN = VSS	30	40	50	kΩ
VF(NRST) _T ⁽¹⁾	NRST 输入滤波脉冲				100	ns
VNF(NRST) _T ⁽¹⁾	NRST 输入非滤波脉冲		300			ns

1. 由设计保证，不在生产中测试。
2. 上拉电阻是设计为一个真正的电阻串联一个可开关的 PMOS 实现。这个 PMON/NMOS 开关的电阻很小(约占 10%)。

6.14 TIM 定时器特性

符号	参数	条件	最小值	最大值	单位
tres(TIM)	定时器分辨时间		1		tTIMx CLK
		fTIMxCLK=168MHz	13.9		ns
fEXT	CH1 至 CH4 的定时器外部时钟频率		0	fTIMxCLK/2	MHz
		fTIMxCLK=168MHz	0	36	MHz
ResTIM	定时器分辨率			16	位
tCOUNTER	当选择了内部时钟时, 16 位计数器时钟周期		1	65536	tTIMx CLK
		fTIMxCLK=168MHz	0.0139	910	μs
tMAX_COUNT	最大可能的计数			65536 × 65536	tTIMx CLK
		fTIMxCLK=168MHz		59.6	s

6.15 12 位 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	ADC 开启时的供电电压	-	2.4	-	3.6	V
I _{DDA(ADC)}	ADC 电流消耗	V _{DD} =V _{DDA} =3.3V	-	1.5	-	mA
f _{ADC}	ADC 时钟频率	-	-	16	21	MHz
f _s	采样率	-	-	-	1	MHz
f _{TRIG}	外部触发频率	f _{ADC} =32MHz	-	-	1	MHz
V _{AIN}	转换电压范围	-	0	-	V _{DDA}	V
R _{AIN}	输入阻抗	-	-	-	100	kΩ
C _{ADC}	内部采样保持电容	-	-	9	-	pF
t _s	采样时间	-	5	-	10	1/f _{ADC}
t _{STAB}	稳定时间	-	19			1/f _{ADC}
t _{CONV}	总转换时间 (含采样保持)	-	24	-	29	1/f _{ADC}

1. 由综合评估保证, 不在生产中测试。

2. 由设计保证，不在生产中测试。

符号	参数	条件	最小值	典型值	最大值	单位
ET	综合误差	$f_{ADC}=16\text{MHz}$, $V_{DDA}=1.65\text{V}\sim 3.6\text{V}$, $T_A=-40^{\circ}\text{C}\sim +85^{\circ}\text{C}$	-	± 2.5	± 3.0	LSB
EO	偏移误差		-	± 1.5	± 2.4	
EG	增益误差		-	± 2.2	± 2.7	
DNL	微分非线性		-	± 0.5	± 1.0	
INL	积分非线性		-	± 1.0	± 3.0	
SINAD	信噪比失真		-	67	-	dB
SNR	信噪比		-	66	-	
THD	总谐波失真		-	-70	-	
ENOB	有效位数	$V_{ref}=V_{DDA}/ExRef$ 25KSPS@ $V_{DDA}=1.65\text{V}\sim 1.8\text{V}$ 100KSPS@ $V_{DDA}=1.8\text{V}\sim 2\text{V}$ 200KSPS@ $V_{DDA}=2\text{V}\sim 2.4\text{V}$	-	10.2	-	bits
		$V_{ref}=V_{DDA}/ExRef$ 500KSPS@ $V_{DDA}=2.4\text{V}\sim 2.7\text{V}$ 1MSPS@ $V_{DDA}=2.7\text{V}\sim 3.6\text{V}$ V_{ref} =内部 1.5V 参考电压	-	10.8	-	
		100KSPS@ $V_{DDA}=1.8\text{V}\sim 2\text{V}$ 200KSPS@ $V_{DDA}=2\text{V}\sim 3.6\text{V}$ V_{ref} =内部 2.5V 参考电压	-	9.7	-	
		200KSPS@ $V_{DDA}=2.8\text{V}\sim 5.5\text{V}$	-	10	-	

6.16 温度传感器特性

符号	参数	最小值	典型值	最大值	单位
T_L	VSENSE 随温度线性度	-	± 2	± 5	$^{\circ}\text{C}$
Avg_Slope	平均斜率	2.66	2.69	2.72	mV/ $^{\circ}\text{C}$
V_{25}	25 $^{\circ}\text{C}$ 对应电压 ($\pm 5^{\circ}\text{C}$)	0.77	0.79	0.8	V
t_{START}	TS 内置温度传感器跟随器建立时间	-	-	45	μs
t_{S_temp}	读取温度时的 ADC 采样时间	5	-	-	μs

6.17 DAC 特性

符号	参数	最小值	典型值	最大值	单位
V _{DDA}	工作电压	2.5	3.3	3.6	V
R _{DAC}	负载电阻	50k			Ohm
C _{DAC}	负载电容			50p	F
V _{out}	输出电压范围	0.05		3	V
f _{CONV}	转换速度			1M	Hz
DNL	微分非线性		1	2	LSB
INL	积分非线性		2	4	LSB
OFFSET	偏移		5	10	mV
SNR	信噪比	57	60	66	dB

6.18 FDA 运放特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	工作电压			3.3	3.6	V
BW	带宽			10M	20M	Hz
R _{FDA}	负载电阻					Ohm
C _{FDA}	负载电容				5p	F
V _{ICM}	输入共模电压				V _{DDA}	V
V _{OUT}	输出信号范围	最小负载电阻下			V _{DDA} -0.1	V
OFFSET	偏移			10	15	mV
V _{CM}	共模电平	(输出正+输出负)/2	1.6		2.2	V
CMRR	共模抑制			80		dB
PSRR	电源抑制			80		dB
I _L	负载电流				50	uA
SR	摆率			5		V/us
PM	相位裕度			60		度

6.19 VC 特性

符号	参数	说明	最小值	典型值	最大值	单位
VDDA	工作电压		3.1	3.3	3.6	V
V _{INPUT}	输入信号范围		0		VDD-0.5	V
OFFSET	偏移			-40		mV
t _p	传输延迟	RESP=1, 默认功耗		0.15		uS
		RESP=0, 低功耗		0.6		uS
V _{HYS}	回差	HSY=1,RESP=0		20		mV
		HSY=0,RESP=1		5		mV

6.20 通信接口

6.20.1 I2C 接口特性

符号	参数	标准 I2C ⁽¹⁾		快速 I2C ^{(1) (2)}		快速+I2C ^{(1) (2)}		单位
		最小值	最大值	最小值	最大值	最小值	最大值	
tw(SCLL)	SCL 时钟低时间	4.7		1.3		0.26		μs
tw(SCLH)	SCL 时钟高时间	4.0		0.6		0.5		
tsu(SDA)	SDA 建立时间	250		100		50		ns
th(SDA)	SDA 数据保持时间	0 ⁽³⁾		0 ⁽⁴⁾	900 ⁽³⁾		400	
tr(SDA) tr(SCL)	SDA 和 SCL 上升时间		1000	20+0.1C _b	300		120	
tf(SDA) tf(SCL)	SDA 和 SCL 下降时间		300		300		120	
th(STA)	开始条件保持时间	4.0		0.6		0.26		μs
tsu(STA)	重复的开始条件建立时间	4.7		0.6		0.26		
tsu(STO)	停止条件建立时间	4.0		0.6		0.26		μs
Tw (STO:STA)	停止条件至开始条件的 时间(总线空闲)	4.7		1.3		0.5		μs
C _b	总线的容性负载		400		400		100	pF

1. 由设计保证, 不在生产中测试。

2. 为达到标准模式 I2C 的最大频率, fPCLK1 必须大于 2MHz。为达到快速模式 I2C 的最大频率, fPCLK1 必须大于 4MHz。

3. 如果不要拉长 SCL 信号的低电平时间，则只需满足开始条件的最大保持时间。
4. 为了跨越 SCL 下降沿未定义的区域，在 MCU 内部必须保证 SDA 信号上至少 300ns 的保持时间。

6.20.2 SPI 特性

符号	参数	条件	最小值	最大值	单位
fSCK 1/tc(SCK)	SPI 时钟频率	主模式	0	36	MHz
		从模式	0	36	
tr(SCK) tf(SCK)	SPI 时钟上升和下降时间	负载电容： C = 30pF		8	ns
tsu(NSS) ⁽²⁾	NSS 建立时间	从模式	4tPCLK		ns
th(NSS) ⁽²⁾	NSS 保持时间	从模式	2tPCLK		ns
tw(SCKH) ⁽²⁾ tw(SCKL) ⁽²⁾	SCK 高和低的时间	主模式	tPCLK- 2	tPCLK+ 2	ns
tsu(MI) ⁽²⁾	数据输入建立时间，主模式		3.5		ns
tsu(SI) ⁽²⁾	数据输入建立时间，从模式		3.5		
th(MI) ⁽²⁾	数据输入保持时间，主模式		3		ns
th(SI) ⁽²⁾	数据输入保持时间，从模式		3		
ta(SO) ⁽²⁾⁽³⁾	数据输出访问时间	从模式， fPCLK = 36MHz		4tPCLK	ns
tdis(SO) ⁽²⁾⁽⁴⁾	数据输出禁止时间	从模式	2	10	ns
tv(SO) ⁽²⁾⁽¹⁾	数据输出有效时间	从模式 (使能边沿之后)		12	ns
tv(MO) ⁽²⁾⁽¹⁾		主模式 (使能边沿之后)		3	ns
th(SO) ⁽²⁾	数据输出保持时间	从模式 (使能边沿之后)	5		ns
th(MO) ⁽²⁾		主模式 (使能边沿之后)	0.5		

2. 由综合评估得出，不在生产中测试。

3. 最小值表示驱动输出的最小时间，最大值表示正确获得数据的最大时间。
4. 最小值表示关闭输出的最小时间，最大值表示把数据线置于高阻态的最大时间。

6.21 USB 特性

USB 启动时间

符号	参数	最大值	单位
tSTARTUP ⁽¹⁾	USB 收发器启动时间	1	μs

1. 由设计保证，不在生产中测试。

USB 直流特性

符号	参数	条件	最小值 (1)	最大值 ⁽¹⁾	单位
输入电平					
VDD	USB 操作电压 ⁽²⁾		3.0 ⁽³⁾	3.6	V
VDI ⁽⁴⁾	差分输入灵敏度		0.2		V
VCM ⁽⁴⁾	差分共模范围	I(USBDP, USBDM)	0.8	2.5	
VSE ⁽⁴⁾	单端接收器阈值	包含 VDI 范围	1.3	2.0	
输出电平					
VOL	静态输出低电平	1.5kΩ 的 RL 接至 3.6V ⁽⁵⁾		0.3	V
VOH	静态输出高电平	15kΩ的 RL 接至 VSS ⁽⁵⁾	2.8	3.6	

1. 所有的电压测量都是以设备端地线为准。
2. 为了与 USB 2.0 全速电气规范兼容，USBDP(D+)引脚必须通过一个 1.5kΩ 电阻接至 3.0~3.6V 电压。
3. HC32F401Bxx 的正确 USB 功能可以在 2.7V 得到保证，而不是在 2.7~3.0V 电压范围下降级的电气特性。
4. 由综合评估保证，不在生产中测试。
5. RL 是连接到 USB 驱动器上的负载。

USB 全速电气特性⁽¹⁾

符号	参数	条件	最小值	最大值	单位
tr	上升时间 ⁽²⁾	CL ≤ 50pF	4	20	ns
tf	下降时间 ⁽²⁾	CL ≤ 50pF	4	20	ns
trfm	上升下降时间匹配	tr / tf	90	110	%
VCRS	输出信号交叉电压		1.3	2.0	V

7 封装尺寸

7.1.1 LQFP64 10×10mm，64 引脚低轮廓四平面封装信息




图6 LQFP64 10×10mm，64 引脚低轮廓四平面封装外形

表2 表7-1 LQFP64 10×10mm，64引脚低轮廓四平面封装数据

符号	毫米			英寸		
	最小值	典型值	最大值	最小值	典型值	最大值
A	-	-	1.600	-	-	0.0630
A1	0.050	-	0.150	0.0020	-	0.0059
A2	1.350	1.400	1.450	0.0531	0.0551	0.0571
b	0.170	0.220	0.270	0.0067	0.0087	0.0106
c	0.090	-	0.200	0.0035	-	0.0079
D	-	12.000	-	-	0.4724	-
D1	-	10.000	-	-	0.3937	-
D3	-	7.500	-	-	0.2953	-
E	-	12.000	-	-	0.4724	-
E1	-	10.000	-	-	0.3937	-

E3	-	7.500	-	-	0.2953	-
e	-	0.500	-	-	0.0197	-
L	0.450	0.600	0.750	0.0177	0.0236	0.0295
L1	-	1.000	-	-	0.0394	-
k	0°	3.5°	7°	0°	3.5°	7°
ccc	-	-	0.080	-	-	0.0031

1.以英寸为单位的值由毫米转换为四舍五入的 4 位小数。




图 7 LQFP64 10×10mm，64 引脚低轮廓四平面封装推荐面积

1.单位为毫米

1.以英寸为单位的值由毫米转换为四舍五入的 4 位小数。

7.1.2 LQFP48 7×7mm, 48 引脚低轮廓四平面封装信息




图8 LQFP48 7×7mm, 48 引脚低轮廓四平面封装外形

表3 表7-2 LQFP48 7×7mm, 48引脚低轮廓四平面封装数据

符号	毫米			英寸		
	最小值	典型值	最大值	最小值	典型值	最大值
A	-	-	1.600	-	-	0.0630
A1	0.050	-	0.150	0.0020	-	0.0059
A2	1.350	1.400	1.450	0.0531	0.0551	0.0571
b	0.170	0.220	0.270	0.0067	0.0087	0.0106
c	0.090	-	0.200	0.0035	-	0.0079
D	8.800	9.000	9.200	0.3465	0.3543	0.3622
D1	6.800	7.000	7.200	0.2677	0.2756	0.2835
D3	-	5.500	-	-	0.2165	-
E	8.800	9.000	9.200	0.3465	0.3543	0.3622
E1	6.800	7.000	7.200	0.2677	0.2756	0.2835
E3	-	5.500	-	-	0.2165	-

e	-	0.500	-	-	0.0197	-
L	0.450	0.600	0.750	0.0177	0.0236	0.0295
L1	-	1.000	-	-	0.0394	-
k	0°	3.5°	7°	0°	3.5°	7°
ccc	-	-	0.080	-	-	0.0031

- 以英寸为单位的值由毫米转换为四舍五入的 4 位小数。





图9 LQFP48 7×7mm，48 引脚低轮廓四平面封装推荐面积

- 单位为毫米

7.1.3 QFN48 6×6mm, 48 引脚低轮廓四平面封装信息



7.1.4 LQFP32 7×7mm, 32 引脚低轮廓四平面封装信息






图 10 LQFP32 7×7mm, 32 引脚低轮廓四平面封装外形


7.1.5 QFN32 5×5mm, 32 引脚低轮廓四平面封装信息



7.1.6 QFN32 4×4mm, 32 引脚低轮廓四平面封装信息



7.1.7 QFN24 3×3mm, 24 引脚低轮廓四平面封装信息



8 版本更新记录

版本	日期	描述
Ver1.0.0	2026.3.1	初稿
Ver1.0.6	2026.5.11	• 1.1 选型表更新 • 5.3 工作温度变更为-40~+85℃
Ver1.0.7	2026.6.11	• 更新 QFN32 引脚图 • 增加 5.17-5.19 DAC/FDA/VC 章节 • 4.19 QSPI (SPI1) 支持 DUAL/QUAD 删除支持 SPI 模式 • 4.20 SPI (SPI2/3) 删除支持 SSP 协议
Ver1.0.9	2026.7.10	• 1.1 选型表 QFN32 拆分为 4*4 与 5*5 两种 • 增加新型号封装尺寸图
Ver1.1.0	2026.8.4	• 1.1 选型表更新芯片全称 • 新增 5.15CRC 章节 • 6.4.1 APB1 时钟最高频率由 42MHz 变更为 84MHz • 6.4.2 POD/PDR 上电/掉电复位值由 1.88/1.92V 变更为 1.68/1.73V • 6.18 FDA 新增共模电压最小值
Ver1.1.1	2026.8.26	• 4.2 增加 QNF24 和 QFN32 引脚说明 • 4.3 增加 AN 模拟功能说明 • 5.7 增加 IO 耐压 5V 描述 • 6.12.1 IO 口识别输入低电平最大值由 0.45VDD 变更为 0.35VDD