

HPM5100 系列高性能微控制器数据手册 Rev1.0

- 单核 32 位 RISC-V 处理器
 - 支持 RV32-IMAFDCBP 指令集
 - DSP 单元，支持 SIMD 和 DSP 指令
 - L1 指令缓存和数据缓存各 16KB
 - 指令本地存储器 ILM 256KB 和数据本地存储器 DLM 128KB
- 内置存储器
 - 共 416 KB 片上 SRAM，包括通用内存和 CPU 的本地存储器
 - 1 MB 内置闪存
 - 4096 位 OTP，128 KB BOOT ROM
- 电源和时钟
 - 多个片上电源，包括 PMIC LDO 和 OTP LDO
 - 运行模式，低功耗模式包括等待模式、停止模式和关机模式
 - 24MHz 晶体振荡器
 - 24MHz 和 32KHz 内部 RC 振荡器
 - 3 个 PLL，支持小数分频、展频
- 外部存储器接口
 - 1 个串行总线控制器 XPI，支持各类外部串行 Flash 和 PSRAM
- 音频系统
 - 2 个 I2S 接口
- 运动控制系统
 - 4 个 PWM 模块，共 32 通道 PWM 输出
- 定时器
 - 3 组 32 位通用定时器, 3 个看门狗
- 通讯接口
 - 5 个 UART、4 个 SPI、4 个 I2C
 - 1 个 USB 2.0 OTG，集成 HS-PHY
 - 1 个 CAN 控制器，支持 CAN-FD
- 高性能模拟外设
 - 4 个 ADC，16 位/2MSPS，可配置为 12 位/4MSPS，共支持 32 路模拟输入引脚，相邻两个 ADC 可以被配置成差分输入
 - 4 个模拟比较器，提供 12bit 精度 DAC 参考电压
 - 4 个运算放大器 (可配置为 PGA)
- 输入输出
 - 最多 79 个 GPIO
 - IO 支持 3.3V 和 1.8V
- 信息安全
 - NOR Flash 实时解密

产品型号:

HPM5151IPEX、HPM5151IN8X、
HPM5151IN6X、HPM5151IN5X

目录

1 产品概述	4
1.1 系统框图	4
1.2 特性总结	5
1.2.1 内核与系统	5
1.2.2 内部存储器	6
1.2.3 电源管理	7
1.2.4 时钟	7
1.2.5 复位	7
1.2.6 启动	7
1.2.7 外部存储器	8
1.2.8 电动控制系统	8
1.2.9 定时器	8
1.2.10 通讯外设	8
1.2.11 模拟外设	8
1.2.12 输入输出	9
1.2.13 信息安全系统	9
1.2.14 系统调试	9
2 引脚及功能描述	11
2.1 LQFP100 引脚分布	11
2.2 QFN68 引脚分布	12
2.3 QFN48 引脚分布	13
2.4 QFN32 引脚分布	14
2.5 引脚配置及功能 PINMUX	15
2.6 特殊功能引脚	42
2.7 IO 复位状态	42
3 电源	44
3.1 电源框图	44
3.2 上下电时序	45
4 电气特性	46
4.1 工作条件	46
4.1.1 最大值和最小值	46
4.1.2 正常工作条件	47
4.2 内置闪存特性	48
4.3 VPMC 欠压检测	48
4.4 复位引脚 RESET_N	48
4.5 振荡器	48
4.5.1 24MHz 振荡器特性	48
4.5.2 32KHz RC 振荡器时钟特性	49
4.5.3 24MHz RC 振荡器时钟特性	49
4.5.4 PLL 特性	49

4.6	外设时钟特性	50
4.7	工作模式	51
4.8	供电电流特性	51
4.9	I/O 特性	52
4.9.1	I/O DC 特性	52
4.9.2	I/O AC 特性	53
4.10	JTAG 接口	54
4.11	XPI 存储器接口	56
4.11.1	DC 特性	56
4.11.2	AC 特性	56
4.12	音频接口	61
4.12.1	I2S 接口	61
4.13	模拟接口	64
4.13.1	16 位模数转换 ADC 特性	64
4.13.2	比较器 ACMP 特性	67
4.13.3	运算放大器 OPAMP 特性	67
4.14	SPI 接口	73
4.14.1	SPI 主模式时序图	73
4.14.2	SPI 从模式时序图	74
4.15	I2C 接口	76
5	封装	77
5.1	100LQFP 封装尺寸	77
5.2	68QFN 封装尺寸	78
5.3	48QFN 封装尺寸	79
5.4	32QFN 封装尺寸	80
5.5	封装热阻系数	80
6	订购信息	82
6.1	产品命名规则	82
6.2	订购信息	82
6.3	封装引出功能差异	83
7	版本信息	85
8	免责声明	86

表格目录

1	外设简称总结	5
2	SOC IOMUX	40
3	PMIC IOMUX	41
4	启动配置表	42
5	特殊功能引脚配置	42
6	IO 复位状态表	43
7	IO 分组电压	44
8	电源引脚电容参考值	45
9	最大值和最小值	46
10	正常工作条件	47
11	VPMC 欠压检测特性	48
12	RESET_N 低电平复位特性	48
13	24MHz 晶振	49
14	32KHz RC 振荡器	49
15	24MHz RC 振荡器	49
16	PLL 特性参数	49
17	外设时钟特性	50
18	工作模式配置表	51
19	内置 LDO 运行模式的典型电流	51
20	外置 DCDC 运行模式的典型电流	51
21	极速运行模式的典型电流	52
22	IO 工作条件	52
23	I/O AC 特性	53
24	JTAG 时序参数	54
25	CJTAG OSCAN1 时序参数	55
26	XPI SDR 模式的输入特性 (XPI_GCR0[RXCLKSRC] = 0x0)	56
27	XPI SDR 模式的输入特性 (XPI_GCR0[RXCLKSRC] = 0x1)	56
28	XPI SDR 模式的输入特性 (XPI_GCR0[RXCLKSRC] = 0x3, 情形 1)	57
29	XPI SDR 模式的输入特性 (XPI_GCR0[RXCLKSRC] = 0x3, 情形 2)	57
30	XPI DDR 模式的输入特性 (XPI_GCR0[RXCLKSRC] = 0x0)	58
31	XPI DDR 模式的输入特性 (XPI_GCR0[RXCLKSRC] = 0x1)	58
32	XPI DDR 模式的输入特性 (XPI_GCR0[RXCLKSRC] = 0x3)	59
33	XPI SDR 模式的输出信号时序	59
34	XPI DDR 模式的输出信号时序	60
35	I2S 接口 CLK Master 时 3.3V 供电的时序	61
36	I2S 接口 CLK Master 时 1.8V 供电的时序	62
37	I2S 接口 CLK Slave 时 3.3V 供电的时序	62
38	I2S 接口 CLK Slave 时 1.8V 供电的时序	63
39	ADC 测试环境	64
40	16 位 ADC 单端模式参数	65

HPM5100 系列

基于 RISC-V 内核的 32 位高性能微控制器数据手册 Rev1.0

41	16 位 ADC 差分模式参数	66
42	比较器参数	67
43	OPAMP 参数	72
44	SPI 主模式参数 (注: $t_{\text{periph}} = 1000 / f_{\text{periph}}$)	74
45	SPI 从模式参数 (注: $t_{\text{periph}} = 1000 / f_{\text{periph}}$)	75
46	I2C 工作模式及参数	76
47	各封装热阻系数表	81
48	订购信息	83
49	封装引出功能差异	84
50	版本信息	85

图片目录

1	系统架构框图	4
2	LQFP100 引脚分布	11
3	QFN68 引脚分布	12
4	QFN48 引脚分布	13
5	QFN32 引脚分布	14
6	系统供电框图	44
7	系统电源域由外部供电	45
8	I/O AC 特性	53
9	JTAG 时序图	54
10	CJTAG OSCAN1 时序图	54
11	XPI SDR 模式的输入时序 (XPI_GCR0[RXCLKSRC] = 0x0,0x1)	56
12	XPI SDR 模式的输入时序 (XPI_GCR0[RXCLKSRC] = 0x3, 情形 1)	57
13	XPI SDR 模式的输入时序 (XPI_GCR0[RXCLKSRC] = 0x3, 情形 2)	57
14	XPI DDR 模式的输入时序 (XPI_GCR0[RXCLKSRC] = 0x0,0x1)	58
15	XPI DDR 模式的输入时序 (XPI_GCR0[RXCLKSRC] = 0x3)	58
16	XPI SDR 模式的输出信号	59
17	XPI DDR 模式的输出信号	59
18	I2S 输出时钟时 (TXD 数据在 BCLK 上升沿发出, RXD 在 BCLK 下降沿采样)	61
19	I2S 输入时钟时 (TXD 数据在 BCLK 上升沿发出, RXD 在 BCLK 下降沿采样)	62
20	SPI 主模式时序 (CPHA=0)	73
21	SPI 主模式时序 (CPHA=1)	73
22	SPI 从模式时序 (CPHA=0)	74
23	SPI 从模式时序 (CPHA=1)	74
24	100LQFP 封装尺寸图	77
25	68QFN 封装尺寸图	78
26	48QFN 封装尺寸图	79
27	32QFN 封装尺寸图	80
28	产品命名规则	82

1 产品概述

1.1 系统框图

本产品的系统框图如图 1。




图 1: 系统架构框图

表 1总结了图 1中所有外设简称的释义。

简称	描述
CPU0 电源域	包含 RISC-V CPU0 及其本地存储器和私有外设的子系统
HART	硬件线程（Hardware Thread），RISC-V 规范定义一个可以包含完整 RISC-V 体系架构，并可以独立执行指令的单元为 HART。本手册中，HART 等同与 RISC-V 内核。
ILM	指令本地存储器（Instruction Local Memory）
DLM	数据本地存储器（Data Local Memory）
FGPIO	快速 GPIO 控制器（Fast General Purpose Input Output）
USB	通用串行总线（Universal Serial Bus）
HDMA	AHB 外设总线 DMA 控制器（AHB DMA）
AHB SRAM	AHB 总线 SRAM
XPI	串行总线控制器
EXIP	在线解密模块（Encrypted Execution-In-Place）
ADC	模数转换器（Analog-to-Digital Converter）
SYSTCL	系统控制模块（System Control）
PLLCTL	锁相环控制器（PLL Controller）
ACMP	模拟比较控制器（Analog Comparator Controller）

简称	描述
MBX	信箱 (Mailbox)
DMAMUX	DMA 请求路由器
TFA	超越函数加速器 (Transcendental Function Accelerator)
CRC	循环冗余校验 (Cyclic Redundancy Check)
IOC	IO 控制器 (Input Output Controllor)
PIOC	电源管理域 IO 控制器
GPIO	通用输入输出控制器 (General Purpose Input Output)
PGPIO	电源管理域 GPIO 控制器
GPIOM	GPIO 管理器 (GPIO Manager)
LOBS	逻辑观察模块 (Logic Observer)
OTP	一次性可编程存储 (One Time Program)
PWMV1	PWM 定时器 (Pulse Width Modulation)
TRGM	互联管理器 (Trigger Manager)
SYNT	同步定时器 (Sync Timer)
GPTMR	通用定时器 (General Purpose Timer)
PTMR	电源管理域内的通用定时器
WDG	看门狗 (Watchdog)
PWDG	电源管理域内的看门狗
UART	通用异步收发器 (Universal Asynchronous Receiver and Transmitter)
PUART	电源管理域内的通用异步收发器
SPI	串行外设接口 (Serial Peripheral Interface)
I2C	集成电路总线 (Inter-Integrated Circuit)
CAN	控制器局域网 (Control Area Network)
PTPC	精确时间协议模块 (Precise Time Protocol)
RNG	随机数发生器 (Random Number Generator)
KEYM	密钥管理器 (Key Manager)
PGPR	电源管理域的通用寄存器
PCFG	电源管理域配置模块
系统电源域	本手册中, 系统电源域专指由 VDD_SOC 供电的逻辑和存储电路
电源管理域	本手册中, 电源管理域专指由 VPMC 供电的逻辑和存储电路

表 1: 外设简称总结

1.2 特性总结

本章节介绍本产品的主要特性。

1.2.1 内核与系统

32 位 RISC-V 处理器, 处理器特性如下:

- RV32-IMAFCBP 指令集
 - 整数指令集

- 乘法指令集
- 原子指令集
- 单精度浮点数指令集
- 压缩指令集
- 位操作扩展指令集
- DSP 单元，支持 SIMD 和 DSP 指令，兼容 RV32-P 扩展指令集
- 性能可达 3.57 CoreMark / MHz
- 特权模式支持 Machine 模式和 User 模式
- 支持 16 个物理内存保护（Physical Memory Protection PMP）区域
- 支持 16KB L1 指令缓存和 16KB L1 数据缓存
- 支持 256 KB 指令本地存储器 ILM 和 128 KB 数据本地存储器 DLM

处理器配备 1 个平台中断控制器 PLIC，用于管理 RISC-V 的外部中断

- 支持多个中断源
- 支持 31 级可编程中断优先级
- 中断嵌套扩展和中断向量扩展

处理器内核配备 1 个软件中断控制器 PLICSW，管理 RISC-V 的软件中断

- 生成 RISC-V 软件中断

处理器内核配备 1 个机器定时器 MCHTMR，管理 RISC-V 的定时器中断

- 生成 RISC-V 定时器中断

DMA 控制器：

- 2 个支持 AHB 总线协议的 DMA，支持 32 个通道，用于在外设寄存器和存储器之间进行低延迟的数据搬运，也可以用于存储器之间的数据搬运
- 支持 DMA 请求路由分配到任意 DMA 控制器

包括 1 个邮箱 MBX，支持处理器不同进程间的通信：

- 支持独立的信息收发接口
- 支持生成中断

1.2.2 内部存储器

内部存储器包括：

- 416 KB 的片上 SRAM
 - ILM0，RISC-V CPU0 的指令本地存储器，256KB
 - DLM0，RISC-V CPU0 的数据本地存储器，128KB
 - AHB SRAM，32KB，适用于 HDMA 的低延时访问
- 通用寄存器
 - 电源管理域通用寄存器 PGPR0 和 PGRP1，容量各 64 字节，可以在系统电源域掉电时保存数据
- 内部只读存储器 ROM，容量 128KB，ROM 存放本产品的启动代码，闪存加载（Flashloader）和部分外设驱动程序
- 一次性可编程存储器 OTP，4096 位，可用于存放芯片的部分出厂信息，用户密钥和安全配置，启动配置等数据

1.2.3 电源管理

本产品集成了完整的电源管理系统：

- 多个片上电源
 - LDOPMC，典型值 1.1V 输出的线性稳压器，为系统电源域和电源管理域的电路供电
 - LDOOTP，典型值 2.5V 输出的线性稳压器，可为 OTP 供电，仅可在烧写 OTP 时打开。
- 运行模式和低功耗模式：等待模式、停止模式和关机模式
- 芯片集成上电复位电路
- 芯片集成低压检测电路

1.2.4 时钟

本产品时钟管理系统支持多个时钟源和时钟低功耗管理：

- 外部时钟源：
 - 24MHz 片上振荡器，OSC24M，支持 24MHz 晶体，也支持通过引脚从外部输入 24MHz 有源时钟，24MHz 外部高速振荡器是片上各个 PLL 的默认时钟源
- 内部时钟源：
 - 内部 RC 振荡器，RC24M，频率 24MHz，允许配置内部 RC 振荡器作为 PLL 的候补时钟源
 - 内部 32KHz RC 振荡器，RC32K，作为 RTC 等设备的候补时钟源
- 3 个锁相环 PLL，支持小数分频，支持展频
- 支持低功耗管理，支持自动时钟门控

1.2.5 复位

全局复位，可以复位整个芯片，包括电源管理域和系统电源域，复位源有：

- RSTN 引脚复位

电源复位，也称为电源管理域复位，可以复位电源管理域和系统电源域，复位源有：

- VPMC 引脚的上电复位（VPMC POR）

系统电源域复位可以复位系统电源域，复位源有：

- VPMC 引脚的低压复位（VPMC POR）
- 调试复位（DEBUG RST）
- 看门狗复位（WDOGx RST）
- 软件复位（SW RST）

1.2.6 启动

BootROM 为该芯片上电后执行的第一段程序，它支持如下功能：

- 从串行 NOR FLASH 启动
- UART/USB 启动
- 在系统编程 (ISP)
- 安全启动
- 低功耗唤醒
- 多种 ROM API

1.2.7 外部存储器

外部存储器接口包括：

- 1 个串行总线控制器 XPI，可以连接片外的各种 SPI 串行存储设备，也可以连接支持串行总线的器件，每个 XPI：
 - 支持 1/2/4/8 位数据模式，支持 2 个 CS 片选信号
 - 支持 SDR 和 DDR，最高支持 166MHz
 - 支持 Quad-SPI 和 Octal-SPI 的串行 NOR Flash
 - 支持串行 NAND Flash
 - 支持 HyperBus，HyperRAM 和 HyperFlash
 - 支持 Quad/Oct SPI PSRAM

1.2.8 电动控制系统

电动控制系统包括：

- 4 个 8 通道 PWM 模块 PWMV1
- 1 个互联管理器 TRGM
- 各模块支持通过互联管理器 TRGM 与电机控制系统内部或外部的模块交互
- 1 个同步定时器 SYNT，用于电动控制系统同步

1.2.9 定时器

定时器包括：

- 3 组 32 位通用定时器，其中一组 (PTMR) 位于电源管理域，支持低功耗唤醒，每组通用定时器包括 4 个 32 位计数器
- 3 个看门狗，其中一个 (PWDG) 位于电源管理域

1.2.10 通讯外设

支持丰富的通讯外设，包括：

- 5 个通用异步收发器 UART，其中 1 个 (PUART) 位于电源管理域，支持低功耗唤醒
- 4 个串行外设接口 SPI
- 3 个集成电路总线 I2C，支持标准 (100kbps)，快速 (400kbps) 和快速 + (1 Mbps)
- 1 个控制器局域网 CAN，支持 CAN_FD
 - 支持 CAN 2.0B 标准，1Mbps
 - 支持 CAN FD，8 Mbps
 - 支持时间戳
- 1 个精确时间协议模块 PTPC，PTPC 支持 2 组时间戳模块，每组包含 64 位计数器，连接到 CAN 模块，CAN 模块可以随时从端口读取时间戳信息
- 1 个 USB OTG 控制器，集成 1 个高速 USB-PHY
 - 符合 *Universal Serial Bus Specification Rev. 2.0*

1.2.11 模拟外设

模拟外设包括：

- 4 个 16 位模拟数字转换器 ADC

- 16 位逐次逼近型 ADC
- 支持 16 个输入通道
- 2M 采样率, 4M 采样率 (转换精度设置为 12 位)
- 支持差分输入模式
- 2 个模拟比较控制器 ACMP 共管理 4 个模拟比较器
 - 工作电压 3.0 ~ 3.6V, 支持轨到轨输入
 - 内置 12 位 DAC
- 4 个运算放大器 OPAMP
 - 支持 PGA 模式

1.2.12 输入输出

- 提供 PA~PC 共 3 组最多 80 个 GPIO 功能复用引脚
- IO 支持 3V 供电, 部分 IO 同时支持 3.3V 和 1.8V 两种电压模式, 分组供电
- IO 支持开漏控制、内部上下拉、驱动能力调节, 内置施密特触发器
- GPIO 控制器
 - 支持读取任意 IO 的输入或者控制 IO 的输出
 - 支持 IO 输入触发中断
- 快速 GPIO 控制器 FGPIO, 作为处理器私有的 IO 快速访问接口
- 提供一个 GPIO 管理器, 管理各 GPIO 控制器的 IO 控制权限
- 电源管理域专属 IO PYxx 拥有专属 GPIO 控制器和 IO 配置模块, 支持低功耗模式下状态保持

1.2.13 信息安全系统

信息安全模块包含:

- 在线解密模块 EXIP:
 - 与串行总线控制器 XPI 紧密耦合, 支持外部 NOR Flash 在线解密
 - AES-128 CTR 模式, 零等待周期解密
 - 支持 RFC3394 的密钥解封, 通过密钥加密密钥 KEK 保护数据加密密钥 DEK
- OTP 中的密钥区, 支持存放并保护:
 - EXIP 的相关密钥
 - 安全启动的相关密钥
 - 安全调试相关密钥
 - 产品生命周期配置
- 基于 BOOT ROM 的安全启动机制, 支持可信的执行环境

1.2.14 系统调试

系统调试模块包括:

- 支持 CJTAG, JTAG 接口
 - 支持 *RISC-V External Debug Support V0.13* 规范
 - 支持 IEEE1149.1, 以及 1149.7 协议的 2 Wire 模式
 - 访问 RISC-V 内核寄存器和 CSR, 访问存储器
- 调试端口锁定功能
 - 开放模式, 调试功能开放

- 锁定模式，调试功能关闭，可以通过调试密钥解锁
- 关闭模式，调试功能关闭

2 引脚及功能描述

2.1 LQFP100 引脚分布

LQFP100 分布 (顶部视图) 如图 2。




图 2: LQFP100 引脚分布

2.2 QFN68 引脚分布

QFN68 分布 (顶部视图) 如图 3。




图 3: QFN68 引脚分布

2.3 QFN48 引脚分布

QFN48 分布 (顶部视图) 如图 4。




图 4: QFN48 引脚分布

2.4 QFN32 引脚分布

QFN32 分布 (顶部视图) 如图 5。




图 5: QFN32 引脚分布

2.5 引脚配置及功能 PINMUX

HPM5100 系列的引脚配置及功能如下:

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
22	12	9	7	PA00	GPIO_A_00(ALT0) GPTMR1_COMP_0(ALT1) UART0_TXD(ALT2) I2C0_SDA(ALT4) SPI0_SCLK(ALT5) MCAN0_TXD(ALT7) I2S1_RXD_3(ALT8) PWM0_P_0(ALT16) TRGM_P_00(ALT17) SYSCTL_CLK_OBS_0(ALT24)	ADC0_IN13	B00
21	11	8	6	PA01	GPIO_A_01(ALT0) GPTMR1_CAPT_0(ALT1) UART0_RXD(ALT2) I2C0_SCL(ALT4) SPI0_MOSI(ALT5) MCAN0_RXD(ALT7) I2S1_RXD_2(ALT8) PWM0_P_1(ALT16) TRGM_P_01(ALT17) SYSCTL_CLK_OBS_1(ALT24) USB0_ID(ALT25)	ADC0_IN09	B00

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
20	10	7	5	PA02	GPIO_A_02(ALT0) GPTMR1_COMP_1(ALT1) UART0_DE(ALT2) UART0_RTS(ALT3) I2C2_SCL(ALT4) SPI0_MISO(ALT5) MCAN0_STBY(ALT7) I2S1_RXD_1(ALT8) PWM0_P_2(ALT16) TRGM_P_02(ALT17) SYSCTL_CLK_OBS_2(ALT24) USB0_PWR(ALT25)	ADC0_IN14	B00
19	9	6	4	PA03	GPIO_A_03(ALT0) GPTMR1_CAPT_1(ALT1) UART0_CTS(ALT3) I2C2_SDA(ALT4) SPI0_CS_0(ALT5) MCAN0_STBY(ALT7) I2S1_RXD_0(ALT8) PWM0_P_3(ALT16) TRGM_P_03(ALT17) SYSCTL_CLK_OBS_3(ALT24) USB0_OC(ALT25)	ADC0_IN10	B00
97	64	47	32	PA04	GPIO_A_04(ALT0) UART1_CTS(ALT3) SPI1_SCLK(ALT5) MCAN0_RXD(ALT7) PWM0_P_4(ALT16) TRGM_P_04(ALT17) JTAG_TDO(ALT24)	-	B01

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
96	63	46	31	PA05	GPIO_A_05(ALT0) GPTMR1_COMP_2(ALT1) UART1_DE(ALT2) UART1_RTS(ALT3) SPI1_MOSI(ALT5) MCAN0_TXD(ALT7) PWM0_P_5(ALT16) TRGM_P_05(ALT17) JTAG_TDI(ALT24)	-	B01
95	62	45	30	PA06	GPIO_A_06(ALT0) GPTMR0_CAPT_0(ALT1) UART1_RXD(ALT2) I2C0_SDA(ALT4) SPI1_MISO(ALT5) PWM0_P_6(ALT16) TRGM_P_06(ALT17) JTAG_TCK(ALT24)	-	B01
94	61	44	29	PA07	GPIO_A_07(ALT0) GPTMR0_COMP_0(ALT1) UART1_TXD(ALT2) I2C0_SCL(ALT4) SPI1_CS_0(ALT5) PWM0_P_7(ALT16) TRGM_P_07(ALT17) JTAG_TMS(ALT24)	-	B01

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
15	7	-	2	PA08	GPIO_A_08(ALT0) GPTMR0_COMP_1(ALT1) UART0_TXD(ALT2) I2C0_SCL(ALT4) SPI0_CS_1(ALT5) MCAN0_TXD(ALT7) XPIO_CA_CS1(ALT14) PWM1_P_0(ALT16) TRGM_P_08(ALT17) JTAG_TRST(ALT24)	ADC0_IN11	B00
14	6	5	1	PA09	GPIO_A_09(ALT0) GPTMR0_CAPT_1(ALT1) UART0_RXD(ALT2) I2C0_SDA(ALT4) SPI0_DAT3(ALT5) MCAN0_RXD(ALT7) I2S1_MCLK(ALT8) XPIO_CA_DQS(ALT14) PWM1_P_1(ALT16) TRGM_P_09(ALT17) JTAG_ADV_FLAG(ALT24)	ADC1_IN11	B00
13	5	3	-	PA10	GPIO_A_10(ALT0) GPTMR0_COMP_2(ALT1) UART0_DE(ALT2) UART2_RTS(ALT3) SPI0_SCLK(ALT5) MCAN0_STBY(ALT7) I2S1_TXD_3(ALT8) XPIO_CA_CS0(ALT14) PWM1_P_2(ALT16) TRGM_P_10(ALT17)	ADC1_IN10	B00

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
12	4	2	-	PA11	GPIO_A_11(ALT0) UART2_CTS(ALT3) SPI0_CS_0(ALT5) I2S1_TXD_2(ALT8) XPI0_CA_SCLK(ALT14) PWM1_P_3(ALT16) TRGM_P_11(ALT17)	ADC1_IN14	B00
10	2	1	-	PA12	GPIO_A_12(ALT0) UART3_CTS(ALT3) I2C1_SDA(ALT4) SPI0_MISO(ALT5) I2S1_TXD_1(ALT8) XPI0_CA_D_0(ALT14) PWM2_P_0(ALT16) TRGM_P_12(ALT17)	ADC1_IN09	B00
9	1	48	-	PA13	GPIO_A_13(ALT0) GPTMR1_COMP_3(ALT1) UART3_DE(ALT2) UART3_RTS(ALT3) I2C1_SCL(ALT4) SPI0_MOSI(ALT5) MCAN0_STBY(ALT7) I2S1_TXD_0(ALT8) XPI0_CA_D_1(ALT14) PWM2_P_1(ALT16) TRGM_P_13(ALT17)	ADC1_IN13	B00
8	68	-	-	PA14	GPIO_A_14(ALT0) UART3_RXD(ALT2) I2C2_SCL(ALT4) SPI0_DAT2(ALT5) MCAN0_RXD(ALT7) I2S1_FCLK(ALT8) XPI0_CA_D_2(ALT14) PWM2_P_2(ALT16) TRGM_P_14(ALT17)	ADC1_IN00	B00

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
7	67	-	-	PA15	GPIO_A_15(ALT0) GPTMR0_COMP_3(ALT1) UART3_TXD(ALT2) I2C2_SDA(ALT4) SPI1_DAT3(ALT5) MCAN0_TXD(ALT7) I2S1_MCLK(ALT8) XPI0_CA_D_3(ALT14) PWM2_P_3(ALT16) TRGM_P_15(ALT17)	ADC1_IN08	B00
88	-	-	-	PA16	GPIO_A_16(ALT0) GPTMR1_COMP_0(ALT1) UART0_TXD(ALT2) SPI3_SCLK(ALT5) PWM3_P_0(ALT16) TRGM_P_00(ALT17)	-	B01
87	-	-	-	PA17	GPIO_A_17(ALT0) GPTMR1_CAPT_0(ALT1) UART0_RXD(ALT2) SPI3_CS_0(ALT5) PWM3_P_1(ALT16) TRGM_P_01(ALT17) USB0_ID(ALT25)	-	B01
86	-	-	-	PA18	GPIO_A_18(ALT0) GPTMR1_COMP_1(ALT1) UART0_DE(ALT2) UART0_RTS(ALT3) I2C0_SCL(ALT4) SPI3_MOSI(ALT5) PWM3_P_2(ALT16) TRGM_P_02(ALT17) USB0_PWR(ALT25)	-	B01

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
85	-	-	-	PA19	GPIO_A_19(ALT0) GPTMR1_CAPT_1(ALT1) UART0_CTS(ALT3) I2C0_SDA(ALT4) SPI3_MISO(ALT5) MCAN0_TXD(ALT7) PWM3_P_3(ALT16) TRGM_P_03(ALT17) USB0_OC(ALT25)	-	B01
93	-	-	-	PA20	GPIO_A_20(ALT0) UART1_CTS(ALT3) MCAN0_RXD(ALT7) PWM1_P_4(ALT16) TRGM_P_04(ALT17)	-	B01
92	-	-	-	PA21	GPIO_A_21(ALT0) GPTMR1_COMP_2(ALT1) UART1_DE(ALT2) UART1_RTS(ALT3) MCAN0_STBY(ALT7) PWM1_P_5(ALT16) TRGM_P_05(ALT17)	-	B01
91	-	-	-	PA22	GPIO_A_22(ALT0) GPTMR0_CAPT_0(ALT1) UART1_RXD(ALT2) I2C2_SDA(ALT4) MCAN0_TXD(ALT7) PWM1_P_6(ALT16) TRGM_P_06(ALT17)	-	B01

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
90	-	-	-	PA23	GPIO_A_23(ALT0) GPTMR0_COMP_0(ALT1) UART1_TXD(ALT2) I2C2_SCL(ALT4) MCAN0_RXD(ALT7) PWM1_P_7(ALT16) TRGM_P_07(ALT17)	-	B01
6	66	-	-	PA24	GPIO_A_24(ALT0) GPTMR0_COMP_1(ALT1) UART2_TXD(ALT2) I2C0_SCL(ALT4) SPI1_DAT2(ALT5) MCAN0_STBY(ALT7) PWM2_P_4(ALT16) TRGM_P_08(ALT17)	ADC1_IN12	B00
5	-	-	-	PA25	GPIO_A_25(ALT0) GPTMR0_CAPT_1(ALT1) UART2_RXD(ALT2) I2C0_SDA(ALT4) SPI2_DAT3(ALT5) PWM2_P_5(ALT16) TRGM_P_09(ALT17)	-	B01
4	-	-	-	PA26	GPIO_A_26(ALT0) GPTMR0_COMP_2(ALT1) UART2_DE(ALT2) UART2_RTS(ALT3) I2C1_SCL(ALT4) SPI2_SCLK(ALT5) PWM2_P_6(ALT16) TRGM_P_10(ALT17)	-	B01

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
3	-	-	-	PA27	GPIO_A_27(ALT0) UART2_CTS(ALT3) I2C1_SDA(ALT4) SPI2_CS_0(ALT5) PWM2_P_7(ALT16) TRGM_P_11(ALT17)	-	B01
2	-	-	-	PA28	GPIO_A_28(ALT0) UART3_CTS(ALT3) I2C2_SCL(ALT4) SPI2_MISO(ALT5) PWM3_P_4(ALT16) TRGM_P_12(ALT17)	-	B01
1	-	-	-	PA29	GPIO_A_29(ALT0) GPTMR1_COMP_3(ALT 1) UART3_DE(ALT2) UART3_RTS(ALT3) I2C2_SDA(ALT4) SPI2_MOSI(ALT5) PWM3_P_5(ALT16) TRGM_P_13(ALT17)	-	B01
100	-	-	-	PA30	GPIO_A_30(ALT0) UART3_RXD(ALT2) SPI2_DAT2(ALT5) PWM3_P_6(ALT16) TRGM_P_14(ALT17)	-	B01
99	-	-	-	PA31	GPIO_A_31(ALT0) GPTMR0_COMP_3(ALT 1) UART3_TXD(ALT2) SPI2_CS_1(ALT5) PWM3_P_7(ALT16) TRGM_P_15(ALT17)	-	B01

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
56	40	28	18	PB00	GPIO_B_00(ALT0) GPTMR1_COMP_0(ALT1) UART2_TXD(ALT2) SPI2_CS_0(ALT5) MCAN0_TXD(ALT7) I2S0_TXD_0(ALT8) XPI0_CA_CS0(ALT14) PWM2_P_0(ALT16) TRGM_P_00(ALT17) SOC_REF0(ALT24) USB0_ID(ALT25) XPI_SLV_CSN(ALT30)	ADC3_IN12 ACMP0_CH0 _INN5 ACMP1_CH1 _INN7 OPA0_INN1 OPA1_INN1	B02
57	41	29	19	PB01	GPIO_B_01(ALT0) GPTMR1_CAPT_0(ALT1)) UART2_RXD(ALT2) SPI2_MISO(ALT5) MCAN0_RXD(ALT7) I2S0_TXD_1(ALT8) XPI0_CA_SCLK(ALT14) PWM2_P_1(ALT16) TRGM_P_01(ALT17) SOC_REF1(ALT24) USB0_PWR(ALT25) XPI_SLV_CLK(ALT30)	ADC3_IN08 ACMP0_CH0 _INP5 ACMP1_CH1 _INP7 OPA0_INP1 OPA1_INP1	B02

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
58	42	30	20	PB02	GPIO_B_02(ALT0) GPTMR1_COMP_1(ALT1) UART2_DE(ALT2) UART0_RTS(ALT3) I2C1_SCL(ALT4) SPI2_MOSI(ALT5) MCAN0_STBY(ALT7) I2S0_TXD_2(ALT8) XPI0_CA_D_0(ALT14) PWM2_P_2(ALT16) TRGM_P_02(ALT17) CPU0_NMI(ALT24) USB0_OC(ALT25) XPI_SLV_ADQ_1(ALT30)	ADC3_IN00 ACMP0_CH0 _INN6 ACMP0_CH1 _INN5 OPA2_INN1 OPA3_INN1	B02
59	43	31	21	PB03	GPIO_B_03(ALT0) GPTMR1_CAPT_1(ALT1) UART0_CTS(ALT3) I2C1_SDA(ALT4) SPI2_SCLK(ALT5) MCAN0_STBY(ALT7) I2S0_TXD_3(ALT8) XPI0_CA_D_1(ALT14) PWM2_P_3(ALT16) TRGM_P_03(ALT17) EWDG0_RST(ALT24) XPI_SLV_ADQ_0(ALT30)	ADC3_IN13 ACMP0_CH0 _INP6 ACMP0_CH1 _INP5 OPA2_INP1 OPA3_INP1	B02

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
60	44	32	22	PB04	GPIO_B_04(ALT0) UART1_CTS(ALT3) SPI1_SCLK(ALT5) MCAN0_RXD(ALT7) I2S0_MCLK(ALT8) XPI0_CA_DQS(ALT14) PWM2_P_4(ALT16) TRGM_P_04(ALT17) EWDG1_RST(ALT24) XPI_SLV_DQS(ALT30)	ADC2_IN12 ACMP0_CH0 _INN7 ACMP0_CH1 _INN6 ACMP1_CH0 _INN5 OPA0_INN0 OPA1_INN0	B02
61	45	33	-	PB05	GPIO_B_05(ALT0) GPTMR1_COMP_2(ALT 1) UART1_DE(ALT2) UART1_RTS(ALT3) SPI1_CS_0(ALT5) MCAN0_TXD(ALT7) I2S0_RXD_0(ALT8) XPI0_CA_D_2(ALT14) PWM2_P_5(ALT16) TRGM_P_05(ALT17) SYSCTL_CLK_OBS_0(A LT24) XPI_SLV_ADQ_2(ALT30)	ADC2_IN08 ACMP0_CH0 _INP7 ACMP0_CH1 _INP6 ACMP1_CH0 _INP5 OPA0_INP0 OPA1_INP0	B02

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
62	46	34	-	PB06	GPIO_B_06(ALT0) GPTMR0_CAPT_0(ALT1) UART1_RXD(ALT2) I2C1_SDA(ALT4) SPI1_MISO(ALT5) I2S0_RXD_1(ALT8) XPI0_CA_D_3(ALT14) PWM2_P_6(ALT16) TRGM_P_06(ALT17) SYSCTL_CLK_OBS_1(ALT24) XPI_SLV_ADQ_3(ALT30)	ADC2_IN00 ACMP0_CH1_INN7 ACMP1_CH0_INN6 ACMP1_CH1_INN5 OPA0_EXT OPA1_EXT OPA2_INN0 OPA3_INN0	B02
63	47	35	-	PB07	GPIO_B_07(ALT0) GPTMR0_COMP_0(ALT1) UART1_TXD(ALT2) I2C1_SCL(ALT4) SPI1_MOSI(ALT5) I2S0_RXD_2(ALT8) XPI0_CA_CS1(ALT14) PWM2_P_7(ALT16) TRGM_P_07(ALT17) SYSCTL_CLK_OBS_2(ALT24)	ADC2_IN13 ACMP0_CH1_INP7 ACMP1_CH0_INP6 ACMP1_CH1_INP5 OPA2_INP0 OPA3_INP0	B02
64	49	36	-	PB08	GPIO_B_08(ALT0) GPTMR0_COMP_1(ALT1) UART2_TXD(ALT2) I2C2_SCL(ALT4) SPI1_CS_1(ALT5) I2S0_RXD_3(ALT8) PWM3_P_0(ALT16) TRGM_P_08(ALT17) SYSCTL_CLK_OBS_3(ALT24)	ADC3_IN09 ACMP1_CH0_INN7 ACMP1_CH1_INN6 OPA2_EXT OPA3_EXT	B02

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
65	50	-	-	PB09	GPIO_B_09(ALT0) GPTMR0_CAPT_1(ALT1) UART2_RXD(ALT2) I2C2_SDA(ALT4) SPI3_SCLK(ALT5) I2S0_BCLK(ALT8) PWM3_P_1(ALT16) TRGM_P_09(ALT17)	ADC3_IN14 ACMP1_CH0 _INP7 ACMP1_CH1 _INP6	B02
68	51	-	-	PB10	GPIO_B_10(ALT0) GPTMR0_COMP_2(ALT1) UART2_DE(ALT2) UART2_RTS(ALT3) SPI3_MISO(ALT5) I2S0_FCLK(ALT8) PWM3_P_2(ALT16) TRGM_P_10(ALT17)	ADC3_IN10	B02
69	52	-	-	PB11	GPIO_B_11(ALT0) UART2_CTS(ALT3) SPI3_CS_0(ALT5) PWM3_P_3(ALT16) TRGM_P_11(ALT17)	ADC3_IN11	B02
70	53	-	-	PB12	GPIO_B_12(ALT0) UART3_CTS(ALT3) I2C1_SDA(ALT4) SPI3_MOSI(ALT5) PWM0_P_0(ALT16) TRGM_P_12(ALT17)	ADC2_IN09	B02

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
71	-	-	-	PB13	GPIO_B_13(ALT0) GPTMR1_COMP_3(ALT1) UART3_DE(ALT2) UART3_RTS(ALT3) I2C1_SCL(ALT4) SPI0_CS_0(ALT5) MCAN0_STBY(ALT7) PWM0_P_1(ALT16) TRGM_P_13(ALT17) CPU0_NMI(ALT24) USB0_ID(ALT25)	ADC2_IN14	B02
72	-	-	-	PB14	GPIO_B_14(ALT0) UART3_RXD(ALT2) I2C0_SDA(ALT4) SPI0_SCLK(ALT5) MCAN0_RXD(ALT7) PWM0_P_2(ALT16) TRGM_P_14(ALT17) EWDG1_RST(ALT24) USB0_PWR(ALT25)	ADC2_IN10	B02
73	-	-	-	PB15	GPIO_B_15(ALT0) GPTMR0_COMP_3(ALT1) UART3_TXD(ALT2) I2C0_SCL(ALT4) SPI0_MOSI(ALT5) MCAN0_TXD(ALT7) PWM0_P_3(ALT16) TRGM_P_15(ALT17) EWDG0_RST(ALT24) USB0_OC(ALT25)	ADC2_IN11	B02
-	-	-	-	PB16	GPIO_B_16(ALT0) GPTMR1_COMP_0(ALT1) UART1_CTS(ALT3) PWM1_P_0(ALT16) TRGM_P_00(ALT17)	-	B02

LQFP_100	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN_68	QFN_48	QFN_32				
74	-	-	-	PB17	GPIO_B_17(ALT0) GPTMR1_CAPT_0(ALT1) UART1_RTS(ALT3) SPI0_MISO(ALT5) PWM1_P_1(ALT16) TRGM_P_01(ALT17)	-	B02
76	-	-	-	PB18	GPIO_B_18(ALT0) GPTMR1_COMP_1(ALT1) UART2_DE(ALT2) PWM1_P_2(ALT16) TRGM_P_02(ALT17)	-	B02
77	-	-	-	PB19	GPIO_B_19(ALT0) GPTMR1_CAPT_1(ALT1) UART1_DE(ALT2) PWM1_P_3(ALT16) TRGM_P_03(ALT17)	-	B02
78	-	38	23	PB20	GPIO_B_20(ALT0) UART2_TXD(ALT2) I2C2_SCL(ALT4) SPI2_CS_0(ALT5) MCAN0_TXD(ALT7) PWM3_P_4(ALT16) TRGM_P_04(ALT17)	-	B02
79	-	39	24	PB21	GPIO_B_21(ALT0) GPTMR1_COMP_2(ALT1) UART2_RXD(ALT2) I2C2_SDA(ALT4) SPI2_MISO(ALT5) MCAN0_RXD(ALT7) PWM3_P_5(ALT16) TRGM_P_05(ALT17)	-	B02

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
84	59	42	27	PB22	GPIO_B_22(ALT0) GPTMR0_CAPT_0(ALT1) UART1_RXD(ALT2) I2C1_SCL(ALT4) SPI2_MOSI(ALT5) MCAN0_STBY(ALT7) PWM3_P_6(ALT16) TRGM_P_06(ALT17)	-	VPLL
83	58	41	26	PB23	GPIO_B_23(ALT0) GPTMR0_COMP_0(ALT1) UART1_TXD(ALT2) I2C1_SDA(ALT4) SPI2_SCLK(ALT5) PWM3_P_7(ALT16) TRGM_P_07(ALT17)	-	VPLL
-	-	-	-	PB24	GPIO_B_24(ALT0) GPTMR0_COMP_1(ALT1) UART2_TXD(ALT2) PWM1_P_4(ALT16) TRGM_P_08(ALT17)	-	B01
-	-	-	-	PB25	GPIO_B_25(ALT0) GPTMR0_CAPT_1(ALT1) UART2_RXD(ALT2) PWM1_P_5(ALT16) TRGM_P_09(ALT17)	-	B01

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
39	23	18	12	PC00	GPIO_C_00(ALT0) GPTMR1_COMP_0(ALT1) UART3_TXD(ALT2) I2C1_SDA(ALT4) SPI2_SCLK(ALT5) MCAN0_TXD(ALT7) I2S1_FCLK(ALT8) XPI0_CB_SCLK(ALT14) PWM1_P_4(ALT16) TRGM_P_00(ALT17) EWDG0_RST(ALT24)	ADC0_IN07 ADC1_IN07 ACMP0_CH0_INN1 ACMP1_CH1_INP4 OPA2_OUT0	B03
40	24	-	-	PC01	GPIO_C_01(ALT0) GPTMR1_COMP_2(ALT1) UART2_DE(ALT2) UART2_RTS(ALT3) XPI0_CB_D_3(ALT14) PWM3_P_5(ALT16) TRGM_P_01(ALT17)	ADC0_IN06 ADC1_IN06 ACMP0_CH0_INP1 ACMP1_CH1_INN4 OPA2_OUT1	B03
41	25	19	13	PC02	GPIO_C_02(ALT0) GPTMR1_COMP_1(ALT1) UART3_DE(ALT2) UART3_RTS(ALT3) I2C1_SCL(ALT4) SPI2_MISO(ALT5) MCAN0_RXD(ALT7) I2S1_BCLK(ALT8) XPI0_CB_D_0(ALT14) PWM2_P_6(ALT16) TRGM_P_02(ALT17) CPU0_NMI(ALT24)	ADC0_IN05 ADC1_IN05 ACMP0_CH0_INN2 ACMP1_CH1_INP3 OPA0_OUT0	B03

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
42	26	-	-	PC03	GPIO_C_03(ALT0) GPTMR0_COMP_2(ALT1) UART2_RXD(ALT2) I2C2_SDA(ALT4) XPI0_CB_CS1(ALT14) PWM3_P_7(ALT16) TRGM_P_03(ALT17)	ADC0_IN04 ADC1_IN04 ACMP0_CH0_INP2 ACMP1_CH1_INN3 OPA0_OUT1	B03
43	27	-	-	PC04	GPIO_C_04(ALT0) UART2_TXD(ALT2) I2C2_SCL(ALT4) XPI0_CB_D_2(ALT14) PWM2_P_4(ALT16) TRGM_P_04(ALT17)	ADC0_IN03 ADC1_IN03 ACMP0_CH0_INN3 ACMP0_CH1_INN1 OPA0_INN3	B03
44	28	20	14	PC05	GPIO_C_05(ALT0) GPTMR1_CAPT_0(ALT1) UART3_RXD(ALT2) SPI2_MOSI(ALT5) MCAN0_STBY(ALT7) XPI0_CB_CS0(ALT14) PWM2_P_5(ALT16) TRGM_P_05(ALT17) EWDG1_RST(ALT24)	ADC0_IN02 ADC1_IN02 ACMP0_CH0_INP3 ACMP0_CH1_INP1 OPA0_INP3	B03
45	29	21	-	PC06	GPIO_C_06(ALT0) GPTMR1_CAPT_1(ALT1) UART3_CTS(ALT3) SPI3_CS_0(ALT5) MCAN0_TXD(ALT7) XPI0_CB_D_1(ALT14) PWM0_P_4(ALT16) TRGM_P_06(ALT17)	ADC0_IN01 ADC1_IN01 ACMP0_CH0_INN4 ACMP0_CH1_INN2 OPA0_INN2 OPA2_INN3	B03

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
46	30	22	-	PC07	GPIO_C_07(ALT0) UART2_CTS(ALT3) SPI3_CS_3(ALT5) MCAN0_RXD(ALT7) XPI0_CB_DQS(ALT14) PWM2_P_7(ALT16) TRGM_P_07(ALT17)	ADC0_IN15 ADC1_IN15 ACMP0_CH0 _INP4 ACMP0_CH1 _INP2 OPA0_INP2 OPA2_INP3	B03
47	31	-	-	PC08	GPIO_C_08(ALT0) GPTMR1_COMP_3(ALT1) UART0_DE(ALT2) UART0_RTS(ALT3) I2C1_SCL(ALT4) SPI3_CS_2(ALT5) PWM3_P_4(ALT16) TRGM_P_08(ALT17)	ADC2_IN07 ADC3_IN07 ACMP0_CH1 _INN3 ACMP1_CH0 _INN1 OPA1_INN3 OPA2_INN2 OPA3_OUT1	B03
49	33	24	15	PC09	GPIO_C_09(ALT0) GPTMR0_CAPT_1(ALT1) UART1_RXD(ALT2) I2C0_SDA(ALT4) SPI2_CS_0(ALT5) MCAN0_STBY(ALT7) I2S0_BCLK(ALT8) PWM1_P_5(ALT16) TRGM_P_09(ALT17) XPI_SLV_ERR(ALT30)	ADC2_IN06 ADC3_IN06 ACMP0_CH1 _INP3 ACMP1_CH0 _INP1 OPA1_INP3 OPA2_INP2 OPA3_OUT0	B03

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
50	34	25	16	PC10	GPIO_C_10(ALT0) GPTMR0_CAPT_0(ALT1) UART1_DE(ALT2) UART1_RTS(ALT3) I2C0_SCL(ALT4) SPI3_SCLK(ALT5) I2S0_FCLK(ALT8) PWM1_P_6(ALT16) TRGM_P_10(ALT17) XPI_SLV_RDY(ALT30)	ADC2_IN05 ADC3_IN05 ACMP0_CH1_INN4 ACMP1_CH0_INN2 OPA3_INP2	B03
51	35	-	17	PC11	GPIO_C_11(ALT0) GPTMR0_COMP_3(ALT1) UART0_TXD(ALT2) I2C0_SDA(ALT4) SPI3_DAT3(ALT5) PWM1_P_7(ALT16) TRGM_P_11(ALT17)	ADC2_IN04 ADC3_IN04 ACMP0_CH1_INP4 ACMP1_CH0_INP2 OPA3_INN2	B03
52	36	-	-	PC12	GPIO_C_12(ALT0) UART0_CTS(ALT3) I2C1_SDA(ALT4) SPI3_CS_1(ALT5) PWM3_P_6(ALT16) TRGM_P_12(ALT17)	ADC2_IN03 ADC3_IN03 ACMP1_CH0_INN3 ACMP1_CH1_INN1 OPA1_INN2 OPA3_INN3	B03
53	37	26	-	PC13	GPIO_C_13(ALT0) GPTMR0_COMP_1(ALT1) UART1_TXD(ALT2) SPI3_MOSI(ALT5) PWM0_P_5(ALT16) TRGM_P_13(ALT17)	ADC2_IN02 ADC3_IN02 ACMP1_CH0_INP3 ACMP1_CH1_INP1 OPA1_INP2 OPA3_INP3	B03

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
54	38	-	-	PC14	GPIO_C_14(ALT0) UART0_RXD(ALT2) I2C0_SCL(ALT4) SPI3_DAT2(ALT5) PWM0_P_6(ALT16) TRGM_P_14(ALT17)	ADC2_IN01 ADC3_IN01 ACMP1_CH0 _INN4 ACMP1_CH1 _INN2 OPA1_OUT1	B03
55	39	27	-	PC15	GPIO_C_15(ALT0) GPTMR0_COMP_0(ALT1) UART1_CTS(ALT3) SPI3_MISO(ALT5) PWM0_P_7(ALT16) TRGM_P_15(ALT17)	ADC2_IN15 ADC3_IN15 ACMP1_CH0 _INP4 ACMP1_CH1 _INP2 OPA1_OUT0	B03
-	-	-	-	PX00	GPIO_X_00(ALT0) GPTMR1_COMP_0(ALT1) UART0_TXD(ALT2) SPI1_SCLK(ALT5) XPI0_CB_DQS(ALT14) TRGM_P_00(ALT17)	-	B00
-	-	-	-	PX01	GPIO_X_01(ALT0) GPTMR1_CAPT_0(ALT1) UART0_RXD(ALT2) SPI1_CS_0(ALT5) XPI0_CA_D_0(ALT14) TRGM_P_01(ALT17)	-	B00
-	-	-	-	PX02	GPIO_X_02(ALT0) GPTMR1_COMP_1(ALT1) UART0_DE(ALT2) UART0_RTS(ALT3) I2C2_SCL(ALT4) SPI1_MISO(ALT5) XPI0_CA_SCLK(ALT14) TRGM_P_02(ALT17)	-	B00

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
-	-	-	-	PX03	GPIO_X_03(ALT0) GPTMR1_CAPT_1(ALT1) UART0_CTS(ALT3) I2C2_SDA(ALT4) SPI1_MOSI(ALT5) XPIO_CA_D_3(ALT14) TRGM_P_03(ALT17)	-	B00
-	-	-	-	PX04	GPIO_X_04(ALT0) UART1_CTS(ALT3) XPIO_CA_DQS(ALT14) TRGM_P_04(ALT17)	-	B00
-	-	-	-	PX05	GPIO_X_05(ALT0) GPTMR1_COMP_2(ALT1) UART1_DE(ALT2) UART1_RTS(ALT3) XPIO_CA_CS0(ALT14) TRGM_P_05(ALT17)	-	B00
-	-	-	-	PX06	GPIO_X_06(ALT0) GPTMR0_CAPT_0(ALT1) UART1_RXD(ALT2) I2C0_SDA(ALT4) XPIO_CA_D_1(ALT14) TRGM_P_06(ALT17)	-	B00
-	-	-	-	PX07	GPIO_X_07(ALT0) GPTMR0_COMP_0(ALT1) UART1_TXD(ALT2) I2C0_SCL(ALT4) XPIO_CA_D_2(ALT14) TRGM_P_07(ALT17)	-	B00

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
31	16	13	-	PY00	GPIO_Y_00(ALT0) GPTMR0_COMP_0(ALT1) UART3_TXD(ALT2) I2C0_SDA(ALT4) SPI2_SCLK(ALT5) MCAN0_TXD(ALT7) PWM1_P_0(ALT16) TRGM_P_08(ALT17)	ADC0_IN08	VPMC
30	15	12	-	PY01	GPIO_Y_01(ALT0) GPTMR0_CAPT_0(ALT1) UART3_RXD(ALT2) I2C0_SCL(ALT4) SPI2_CS_0(ALT5) MCAN0_RXD(ALT7) PWM1_P_1(ALT16) TRGM_P_09(ALT17)	ADC0_IN00	VPMC
29	-	-	-	PY02	GPIO_Y_02(ALT0) GPTMR0_COMP_1(ALT1) UART3_DE(ALT2) UART3_RTS(ALT3) I2C1_SDA(ALT4) SPI2_MISO(ALT5) MCAN0_STBY(ALT7) PWM1_P_2(ALT16) TRGM_P_10(ALT17)	-	VPMC
28	-	-	-	PY03	GPIO_Y_03(ALT0) GPTMR0_CAPT_1(ALT1) UART3_CTS(ALT3) I2C1_SCL(ALT4) SPI2_MOSI(ALT5) PWM1_P_3(ALT16) TRGM_P_11(ALT17)	-	VPMC

LQF P_1 00	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN _68	QFN _48	QFN _32				
27	-	-	-	PY04	GPIO_Y_04(ALT0) UART2_CTS(ALT3) I2C2_SDA(ALT4) PWM1_P_4(ALT16) TRGM_P_12(ALT17)	-	VPMC
26	-	-	-	PY05	GPIO_Y_05(ALT0) GPTMR0_COMP_2(ALT1) UART2_DE(ALT2) UART2_RTS(ALT3) I2C2_SCL(ALT4) PWM1_P_5(ALT16) TRGM_P_13(ALT17)	-	VPMC
25	-	-	-	PY06	GPIO_Y_06(ALT0) GPTMR1_CAPT_0(ALT1) UART2_RXD(ALT2) PWM1_P_6(ALT16) TRGM_P_14(ALT17)	-	VPMC
32	17	-	-	PY07	GPIO_Y_07(ALT0) GPTMR1_COMP_0(ALT1) UART2_TXD(ALT2) PWM1_P_7(ALT16) TRGM_P_15(ALT17)	ADC0_IN12	VPMC
33	18	14	10	RESETN	-	-	RESET N
11,7 5,80, 98	3,54, 65	37,4 3	28	VDD_SOC	-	-	-
16	8	4	3	VIO_B00	-	-	-
17,6 7,81	-	-	-	GND	-	-	-
18	-	-	-	OTPCAP	-	-	-
23	13	10	8	VPMCCAP	-	-	-

LQFP_100	封装			PIN 名称	数字功能	模拟功能	供电分组
	QFN_68	QFN_48	QFN_32				
24	14	11	9	VPMC	-	-	-
28	-	-	-	WU03	-	-	-
29	-	-	-	WU02	-	-	-
30	15	12	-	WU01	-	-	-
31	16	13	-	WU00	-	-	-
32	-	-	-	WAKEUP	-	-	-
34	19	15	-	VREFH	-	-	-
35	20	16	11	VANA	-	-	-
36	21	17	-	VREFL	-	-	-
37	22	-	-	VSSA	-	-	-
38	-	-	-	GND_IO	-	-	-
48	32	23	-	VIO_B03	-	-	-
66	48	-	-	VIO_B02	-	-	-
78	57	38	23	USB_DM	-	-	-
79	56	39	24	USB_DP	-	-	-
82	-	40	-	VUSBVPLL	-	-	-
83	58	41	26	XTALO	-	-	-
84	59	42	27	XTALI	-	-	-
89	60	-	-	VIO_B01	-	-	-
-	17	-	-	WKUP	-	-	-
-	55	-	25	VPLLUSB	-	-	-

表 2: SOC IOMUX

LQF P_1 00	封装			PIN 名称	数字功能	供电分组
	QFN _68	QFN _48	QFN _32			
31	16	13	-	PY00	PGPIO_Y_00(ALT0) PURT_TXD(ALT1) PTMR_COMP_0(ALT2) SOC_GPIO_Y_00(ALT3)	VPMC
30	15	12	-	PY01	PGPIO_Y_01(ALT0) PURT_RXD(ALT1) PTMR_COMP_1(ALT2) SOC_GPIO_Y_01(ALT3)	VPMC
29	-	-	-	PY02	PGPIO_Y_02(ALT0) PURT_RTS(ALT1) PTMR_COMP_2(ALT2) SOC_GPIO_Y_02(ALT3)	VPMC
28	-	-	-	PY03	PGPIO_Y_03(ALT0) PURT_CTS(ALT1) PTMR_COMP_3(ALT2) SOC_GPIO_Y_03(ALT3)	VPMC
27	-	-	-	PY04	PGPIO_Y_04(ALT0) PTMR_COMP_0(ALT2) SOC_GPIO_Y_04(ALT3)	VPMC
26	-	-	-	PY05	PGPIO_Y_05(ALT0) PWDG_RSTN(ALT1) PTMR_CAPT_0(ALT2) SOC_GPIO_Y_05(ALT3)	VPMC
25	-	-	-	PY06	PGPIO_Y_06(ALT0) PTMR_COMP_1(ALT2) SOC_GPIO_Y_06(ALT3)	VPMC
32	17	-	-	PY07	PGPIO_Y_07(ALT0) PTMR_CAPT_1(ALT2) SOC_GPIO_Y_07(ALT3)	VPMC

表 3: PMIC IOMUX

2.6 特殊功能引脚

芯片默认是通过 BOOT_MODE[0:1]=[PA02:PA03] 引脚选择三种不同的启动模式，启动配置如表 4。其他特殊引脚配置如表 5。

启动模式选择引脚		启动模式	说明
BOOT_MODE1	BOOT_MODE0		
0	0	XPI NOR 启动	从连接在 XPI0 上的串行 NOR FLASH 启动
0	1	在系统编程 (ISP)/串行启动	从 UART0/USB0 上烧写固件, OTP, 或从 UART0/USB0 上启动
1	0	在系统编程 (ISP)/串行启动	从 UART0/USB0 上烧写固件, OTP, 或从 UART0/USB0 上启动
1	1	保留模式	保留模式

表 4: 启动配置表

引脚名称	描述	建议用法
XTAL_IN	24MHz 时钟输入	接 24MHz 晶体或有源时钟
XTAL_OUT	24MHz 时钟输出	接 24MHz 晶体或悬空

表 5: 特殊功能引脚配置

注意：本产品的 QFN68 封装上 USB_DP/DM 是单独的引脚。QFN32、QFN48、LQFP100 封装上，USB 和部分 GPIO 的引脚复用：

- USB_DP 与 PB21 复用，当用作 USB 功能时，应当配置 PB21 为模拟功能（PAD[FUNC_CTL].ANALOG 位置 1）
- USB_DM 与 PB20 复用，当用作 USB 功能时，应当配置 PB20 为模拟功能（PAD[FUNC_CTL].ANALOG 位置 1）

注意：本产品的 QFN32、QFN48、QFN68、LQFP100 封装上，XTAL 和 GPIO 的引脚复用：

- XTALI 与 PB22 复用，当用作 XTAL 功能时，应当配置 PB22 为模拟功能（PAD[FUNC_CTL].ANALOG 位置 1）
- XTALO 与 PB23 复用，当用作 XTAL 功能时，应当配置 PB23 为模拟功能（PAD[FUNC_CTL].ANALOG 位置 1）

2.7 IO 复位状态

表 6 总结了本产品所有 IO 在系统复位后的状态：

名称	管脚	复位后状态
JTAG.TDO	PA04	高阻
JTAG.TDI	PA05	输入内部上拉

名称	管脚	复位后状态
JTAG.TCK	PA06	输入内部下拉
JTAG.TMS	PA07	输入内部上拉
JTAG.TRST	PA08	输入内部上拉
GPIO	其余 IO	输入高阻

表 6: IO 复位状态表

3 电源

该系列芯片供电是通过 VPMC 脚输入 3.0-3.6V 单一电源, 并通过内置的 LDO 提供系统所需的 VDD_SOC, VDD_PMCCAP, VDD_OTPCAP。

通过 VPMC 脚为 PDGO 直接提供电源, 通过 LDO 给电源管理域和系统电源域提供电源。即使 LDO 掉电, PDGO 的内容依然会保持。

除 VIO_B00 外, 部分 I/O 电源 VIO_Bxx 根据相应负载接 1.8V 或者 3.3V 电源。VIO_B00 固定接 3.3V 电源。不同封装下每个 IO 分组支持的电压选择如表 7。

	B00	B01	B02	B03	单位
LQFP100	3.3	1.8/3.3	1.8/3.3	1.8/3.3	V
QFN68	3.3	1.8/3.3	1.8/3.3	1.8/3.3	V
QFN48	3.3	3.3	3.3	1.8/3.3	V
QFN32	3.3	3.3	3.3	3.3	V

表 7: IO 分组电压

3.1 电源框图




图 6: 系统供电框图

其中电感电容建议值如表 8。

位号	参考值
C1	0.1uF
C2	4.7uF+0.1uF
C3 ⁽¹⁾	4.7uF+0.1uF

表 8: 电源引脚电容参考值

1. VDD_OTPCAP 引脚在部分封装不存在，如不存在，则不需要连接电容

当 BYPASS 内部 LDO，使用外部电源供电时，参考框图如图 7。其中电容建议值如表 8。




图 7: 系统电源域由外部供电

3.2 上下电时序

上电要求 VPMC 不能迟于其他电源上电即可，下电要求 VPMC 不早于其他电源下电即可。

4 电气特性

4.1 工作条件

若无另行说明，所有电压都以 VSS 为基准。

4.1.1 最大值和最小值

表 9 给出了此芯片支持工作环境的最大值和最小值；超过表 9 所列的值，可能会对芯片造成永久伤害。

符号	描述	最小值	最大值	单位
VPMC	VPMC 输入电压	-0.3	3.6	V
VDD_SOC	VDD_SOC 输入电压	-0.3	1.3	V
VDD_USB	USB CORE 输入电压	-0.3	1.3	V
VANA	VANA 输入电压	-0.3	3.6	V
VREFH	ADC 参考电压	2.4	3.6	V
USB0_VBUS	USB0 输入检测电压	-	5.5	V
VUSB	USB 输入电压	-0.3	3.6	V
VIO_Bxx(3.3V 模式)	IO 对应电源 3.3V 供电	-0.3	3.6	V
VIO_Bxx(1.8V 模式)	IO 对应电源 1.8V 供电	-0.3	1.98	V
ESD HBM	HBM 模型的抗 ESD 电压	-	2000	V
ESD CDM	CDM 模型的抗 ESD 电压	-	500	V
T _{STG}	存储温度	-40	150	°C

表 9: 最大值和最小值

4.1.2 正常工作条件

表 10 列出了芯片的正常工作条件，若超出此表所列的工作条件，将不保证芯片的正常功能和性能。

符号	描述	工作场景	最大主频	最小值	典型值	最大值 ⁽¹⁾	单位
VDD_SOC ⁽²⁾	VDD_SOC 输入电压	极速模式 ⁽³⁾	480 MHz	1.25	1.275	1.30	V
		性能模式	400 MHz	1.175	1.20	1.30	V
		平衡模式	360 MHz	1.15	1.175	1.30	V
		节能模式	240 MHz	1.05	1.075	1.30	V
		休眠模式 ⁽⁴⁾	-	0.9	-	1.30	V
VPMC	VPMC 输入电压	-	-	3.0	3.3	3.6	V
VANA	VANA 输入电压	-	-	3.0	3.3	3.6	V
VBUS0	VBUS0 输入电压	-	-	-	5.0	5.5	V
VUSB	VUSB 输入电压	-	-	3.0	3.3	3.6	V
VIO_Bxx (3.3V 模式)	对应 IO 电源 3.3V	-	-	3.0	3.3	3.6	V
VIO_Bxx (1.8V 模式)	对应 IO 电源 1.8V	-	-	1.62	1.8	1.98	V
T _A	工作环境温度	-	-	-40	-	105	°C
T _J	工作芯片结温	-	-	-40	-	125	°C

表 10: 正常工作条件

1. 芯片工作在最大电压下会导致较大的功耗和发热，长期在最大电压下工作会导致芯片使用寿命缩短
2. 芯片工作在极速模式下需维持较高的电压，与最大电压过于接近。不建议长期工作在此模式已避免对芯片寿命的影响
3. 先辑推荐通常情况下将 VDD_SOC 电压设定为典型值。
4. 休眠模式下，片上 DCDC 可保持较低电压输出，从而保存片上 SRAM 内的数据。

4.2 内置闪存特性

本产品内置 1MB 闪存。用户根据芯片批次代码来了解该产品实际使用的闪存类型，可在合作方官方网址来获取合封闪存的数据手册

- P25Q80SU-K: [P25Q80SUKDatasheetV1.0.pdf](#)
- XM25QH80DR: [XM25QH80D](#)

4.3 VPMC 欠压检测

VPMC 欠压检测 BOR 的特性如表 11。

参数	符号	最小值	典型值	最大值	单位	备注
欠压警告生效电压	VBOR Warning Assert	-	2.8	-	V	-
欠压警告释放电压	VBOR Warning Release	-	2.9	-	V	-
欠压复位生效电压	VBOR Reset Assert	-	2.6	-	V	-
欠压复位释放电压	VBOR Reset Release	-	2.7	-	V	-

表 11: VPMC 欠压检测特性

4.4 复位引脚 RESET_N

RESET_N 保持低电平以触发正常复位的时间长度要求，请参考表 12。

参数	符号	最小值	典型值	最大值	单位	备注
RESET_N 低电平时间	T resetn low	300	1000	-	us	-

表 12: RESET_N 低电平复位特性

4.5 振荡器

24MHz 时钟特性如表 13; 32KHz RC 振荡器特性如表 14; 24MHz RC 振荡器特性如表 15; PLL 特性如表 16

4.5.1 24MHz 振荡器特性

参数	符号	最小值	典型值	最大值	单位	备注
频率	FREQ	-	24	-	MHz	-
等效串联电阻	ESR	-	40~80	-	Ω	-

参数	符号	最小值	典型值	最大值	单位	备注
负载电容	CL	-	6	-	pF	-

表 13: 24MHz 晶振

4.5.2 32KHz RC 振荡器时钟特性

参数	符号	最小值	典型值	最大值	单位	备注
频率	FREQ	-	32	-	KHz	-
频率准确度 (未校准)		-10	-	10	%	-

表 14: 32KHz RC 振荡器

4.5.3 24MHz RC 振荡器时钟特性

参数	符号	最小值	典型值	最大值	单位	备注
频率	FREQ	-	24	-	MHz	-
频率准确度 (未校准)		-15	-	15	%	-

表 15: 24MHz RC 振荡器

4.5.4 PLL 特性

参数	符号	最小值	典型值	最大值	单位	备注
参考频率	fREF	-	24	-	MHz	-
VCO 频率	fVCO	400	-	1000	MHz	-
锁定时间	tLOCK	-	-	2400	cycle	参考时钟周期

表 16: PLL 特性参数

4.6 外设时钟特性

表 17 列举了本产品各个外设时钟的特性。

符号	条件	最小	典型	最大	单位
clk_top_cpu0	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	480 ⁽¹⁾	MHz
clk_top_mct0	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	480	MHz
clk_top_tmr0	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	100	MHz
clk_top_tmr1	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	100	MHz
clk_top_i2c0	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	80	MHz
clk_top_i2c1	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	80	MHz
clk_top_i2c2	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	80	MHz
clk_top_spi0	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	160	MHz
clk_top_spi1	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	160	MHz
clk_top_spi2	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	160	MHz
clk_top_spi3	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	160	MHz
clk_top_urt0	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	80	MHz
clk_top_urt1	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	80	MHz
clk_top_urt2	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	80	MHz
clk_top_urt3	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	80	MHz
clk_top_urt4	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	80	MHz
clk_top_can0	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	80	MHz
clk_top_xpi0	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	333	MHz
clk_top_ref0	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	125	MHz
clk_top_ref1	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	125	MHz
clk_top_ana0	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	200	MHz
clk_top_ana1	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	200	MHz
clk_top_ana2	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	200	MHz
clk_top_ana3	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	200	MHz
clk_top_aud0	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	51.6096	MHz
clk_top_aud1	$1.05V \leq VDD_SOC \leq 1.30V$	-	-	51.6096	MHz

表 17: 外设时钟特性

1. 芯片工作在 480MHz 时需维持较高的电压，推荐长期工作时最大频率设置在 400MHz 及以下

4.7 工作模式

芯片在不同模式下的各模块电源配置如表 18

模式	CPU0 子系统电源	VDD_SOC	VPMC
等待模式	开	开	开
停止模式	可选	开	开
关机模式	关	关	开

表 18: 工作模式配置表

4.8 供电电流特性

电流消耗受多个参数和因素影响，其中包括工作电压、环境温度、I/O 引脚负载、器件软件配置、工作频率、I/O 引脚开关速率、程序在存储器中的位置以及运行的代码等。

IDD 供电电流分两种模式，一种是使用芯片内部 LDO 给 VDD_SOC 供电，此时 VPMC 的供电电流如表 19 所示。另一种是使用外置 DCDC，此时 DCDC 输入的供电电流如表 20 所示。

两种模式的运行条件均为 CPU 运行 CoreMark 程序，代码是从指令本地存储器（ILM）执行。除 CPU 外，其他外设时钟打开后均处于默认频率（详情请参考 HPM5100 用户手册）。测试都是在典型工艺参数下的芯片上测试所得，仅供参考。

符号	核心电压 (V)	CPU0	外设状态	CPU/BUS 频率	$T_A=25^{\circ}\text{C}$	$T_A=85^{\circ}\text{C}$	$T_A=105^{\circ}\text{C}$	单位
IDD VPMC	VDD_SOC=1.2	开	全开	400/200MHz	122.3	127.3	132.5	mA
		开	全关	400/200MHz	71.5	74.9	79.8	mA
	VDD_SOC=1.175	开	全开	360/180MHz	110.7	116.5	120.6	mA
		开	全关	360/180MHz	64.3	68.5	72.5	mA
	VDD_SOC=1.075	开	全开	240/120MHz	75.1	80.5	82.5	mA
		开	全关	240/120MHz	42.4	46.5	48.9	mA

表 19: 内置 LDO 运行模式的典型电流

符号	核心电压 (V)	CPU0	外设状态	CPU/BUS 频率	$T_A=25^{\circ}\text{C}$	$T_A=85^{\circ}\text{C}$	$T_A=105^{\circ}\text{C}$	单位
IDD DCDC_IN	VDD_SOC=1.2 ⁽¹⁾	开	全开	400/200MHz	55.7	58.5	61.2	mA
		开	全关	400/200MHz	31.9	34.2	38.1	mA
	VDD_SOC=1.2	开	全开	360/180MHz	51.5	54.1	59.3	mA
		开	全关	360/180MHz	29.6	30.8	36.8	mA
	VDD_SOC=1.2	开	全开	240/120MHz	37.6	39.4	46.4	mA
		开	全关	240/120MHz	20.9	22.7	25.0	mA

表 20: 外置 DCDC 运行模式的典型电流

1.

1. 外置 DCDC 芯片由片外提供，固定输出 1.2V 电压。不同 DCDC 芯片会对测量结果有一定的影响。当前电流结果基于先楫官方 EVK DCDC 测量

当芯片工作在极速模式 480MHz 时，其电流结果如表 21 所示。

符号	核心电压 (V)	CPU0	外设状态	CPU/BUS 频率	$T_A=25^{\circ}\text{C}$	$T_A=70^{\circ}\text{C}^{(1)}$	单位
IDD DCDC_IN ⁽²⁾	VDD_SOC=1.275 ⁽³⁾	开	全开	480/160MHz	62.9	65.2	mA
		开	全关	480/160MHz	40.3	41.8	mA

表 21: 极速运行模式的典型电流

1. 芯片工作在 480MHz 时其最高支持温度为 70°C
2. 芯片工作在 480MHz 时须由外部 DCDC 供电，不支持内部 LDO 供电模式
3. 芯片工作在 480MHz 时芯片供电电压需保持典型值 1.275V

4.9 I/O 特性

4.9.1 I/O DC 特性

I/O 特性如表 22。

符号	参数	最小	典型	最大	单位
VDDIO 1.8V	IO 电源	1.62	1.8	1.98	V
VIL 1.8V	输入低电平	0	-	0.3*VDDIO	V
VIH 1.8V	输入高电平	0.7*VDDIO	-	VDDIO	V
VOL 1.8V	输出低电平	-	-	0.15	V
VOH 1.8V	输出高电平	VDDIO-0.15	-	-	V
VDDIO 3.3V	IO 电源	2.97	3.3	3.63	V
VIL 3.3V	输入低电平	0	-	0.3*VDDIO	V
VIH 3.3V	输入高电平	0.7*VDDIO	-	VDDIO	V
VOL 3.3V	输出低电平	-	-	0.15	V
VOH 3.3V	输出高电平	VDDIO-0.15	-	-	V
RPU22K	上拉电阻	17.1	22	28.3	kΩ
RPU47K	上拉电阻	36	47	60	kΩ
RPU100K	上拉电阻	75	100	125	kΩ
RPD100K	下拉电阻	75	100	125	kΩ

表 22: IO 工作条件

4.9.2 I/O AC 特性




图 8: I/O AC 特性

类型	参数	符号	最小	最大	单位	测试条件
3.3/1.8V IO 1.8V	上升/下降时间	t_r/t_f	-	4.4/4.3	ns	15pf 负载, fast slew rate, 驱动强度 111b
3.3/1.8V IO 1.8V	上升/下降时间	t_r/t_f	-	8.2/7.9	ns	15pf 负载, slow slew rate, 驱动强度 111b
3.3/1.8V IO 1.8V	上升/下降时间	t_r/t_f	-	4.6/4.4	ns	15pf 负载, fast slew rate, 驱动强度 011b
3.3/1.8V IO 1.8V	上升/下降时间	t_r/t_f	-	8.6/8.3	ns	15pf 负载, slow slew rate, 驱动强度 011b
3.3/1.8V IO 3.3V	上升/下降时间	t_r/t_f	-	2.6/2.5	ns	15pf 负载, fast slew rate, 驱动强度 111b
3.3/1.8V IO 3.3V	上升/下降时间	t_r/t_f	-	4.3/4.2	ns	15pf 负载, slow slew rate, 驱动强度 111b
3.3/1.8V IO 3.3V	上升/下降时间	t_r/t_f	-	2.9/2.7	ns	15pf 负载, fast slew rate, 驱动强度 011b
3.3/1.8V IO 3.3V	上升/下降时间	t_r/t_f	-	4.5/4.4	ns	15pf 负载, slow slew rate, 驱动强度 011b
3.3V IO 3.3V	上升/下降时间	t_r/t_f	-	2.1/1.6	ns	15pf 负载, fast slew rate, 驱动强度 111b
3.3V IO 3.3V	上升/下降时间	t_r/t_f	-	3.4/3.3	ns	15pf 负载, slow slew rate, 驱动强度 111b
3.3V IO 3.3V	上升/下降时间	t_r/t_f	-	2.2/1.7	ns	15pf 负载, fast slew rate, 驱动强度 011b
3.3V IO 3.3V	上升/下降时间	t_r/t_f	-	3.6/3.4	ns	15pf 负载, slow slew rate, 驱动强度 011b

表 23: I/O AC 特性

4.10 JTAG 接口

四线模式 JTAG 时序如图 9。




图 9: JTAG 时序图

符号	描述	最小值	最大值	单位
tCK	一个时钟周期持续的时间	40	-	ns
tCKH	一个时钟周期内高电平持续时间	$0.48 \cdot P$	$0.52 \cdot P$	ns
tCKL	一个时钟周期内低电平持续时间	$0.48 \cdot P$	$0.52 \cdot P$	ns
tSU(TDI-TCK)	输入建立时间, 从 TCK 高到 TDI 有效	8	-	ns
tSU(TMS-TCK)	输入建立时间, 从 TCK 高到 TMS 有效	8	-	ns
tHO(TCK-TDI)	输入保持时间, 从 TCK 高到 TDI 有效	15	-	ns
tHO(TCK-TMS)	输入保持时间, 从 TCK 高到 TMS 有效	15	-	ns
tTDO(TCK-TDO)	TCK 下降沿到 TDO 数据有效时间	-	15	ns

表 24: JTAG 时序参数

若处于两线模式下, CJTAG 支持 OSCAN1 格式。CJTAG 时序如图 10。




图 10: CJTAG OSCAN1 时序图

符号	描述	最小值	最大值	单位
tCK	一个时钟周期持续的时间	40	-	ns
tCKH	一个时钟周期内高电平持续时间	0.48*P	0.52*P	ns
tCKL	一个时钟周期内低电平持续时间	0.48*P	0.52*P	ns
tSU(TDI-TCK)	输入建立时间, 从 TCK 高到 TDI 有效	8	-	ns
tSU(TMS-TCK)	输入建立时间, 从 TCK 高到 TMS 有效	8	-	ns
tHO(TCK-TDI)	输入保持时间, 从 TCK 高到 TDI 有效	15	-	ns
tHO(TCK-TMS)	输入保持时间, 从 TCK 高到 TMS 有效	15	-	ns
tTDO(TCK-TDO)	TCK 下降沿到 TDO 数据有效时间	-	15	ns

表 25: CJTAG OSCAN1 时序参数

4.11 XPI 存储器接口

4.11.1 DC 特性

参考 I/O 即可

4.11.2 AC 特性

XPI 采样时钟有三种源：

- 由 XPI 控制器生成并通过 DQS 回送 (XPI_GCR0[RXCLKSRC] = 0x1)
- 由 XPI 控制器生成并在内部回送 (XPI_GCR0[RXCLKSRC] = 0x0)
- 来自外部 DQS 的输入 (XPI_GCR0[RXCLKSRC] = 0x3)

以下是三种采样时钟源以及 SDR、DDR 模式对应的输入读操作的特性和时序。测量数据基于电容负载为 15pF，输入 slew rate 为 1V/ns。

4.11.2.1 SDR 模式

XPI_GCR0[RXCLKSRC] = 0x0,0x1 对应时序如图 11。




图 11: XPI SDR 模式的输入时序 (XPI_GCR0[RXCLKSRC] = 0x0,0x1)

符号	参数	最小值	最大值	单位
	时钟频率	—	60	MHz
tIS	输入数据的建立时间	8.67	—	ns
tIH	输入数据的保持时间	0	—	ns

表 26: XPI SDR 模式的输入特性 (XPI_GCR0[RXCLKSRC] = 0x0)

符号	参数	最小值	最大值	单位
	时钟频率	—	133	MHz
tIS	输入数据的建立时间	2	—	ns
tIH	输入数据的保持时间	1	—	ns

表 27: XPI SDR 模式的输入特性 (XPI_GCR0[RXCLKSRC] = 0x1)

图 11 所示时序基于存储器在 SCK 下降沿生成读取数据，以及 XPI 控制器在下降沿采样读取数据。

在 SDR 模式下，XPI_GCR0[RXCLKSRC] = 0x3，由存储器提供读数据和读选通时，有两种情况：

- 情形 1：存储器在 SCK 上升沿（或下降沿）上生成读数据和读选通信号。

XPI_GCR0[RXCLKSRC] = 0x3，情形 1 对应时序如图 12。




图 12: XPI SDR 模式的输入时序 (XPI_GCR0[RXCLKSRC] = 0x3, 情形 1)

符号	参数	最小值	最大值	单位
	时钟频率	—	166	MHz
tSCKD - tSCKDQS	tSCKD 和 tSCKDQS 时差	-2	2	ns

表 28: XPI SDR 模式的输入特性 (XPI_GCR0[RXCLKSRC] = 0x3, 情形 1)

图 12所示时序基于存储器在 SCK 上升沿生成读数据和读选通，XPI 控制器在 DQS 下降沿采样读取数据。

- 情形 2: 存储器在 SCK 下降沿产生读数据，在 SCK 上升沿产生读选通。

XPI_GCR0[RXCLKSRC] = 0x3, 情形 2 对应时序如图 13。




图 13: XPI SDR 模式的输入时序 (XPI_GCR0[RXCLKSRC] = 0x3, 情形 2)

符号	参数	最小值	最大值	单位
	时钟频率	—	166	MHz
tSCKD - tSCKDQS	tSCKD 和 tSCKDQS 时差	-2	2	ns

表 29: XPI SDR 模式的输入特性 (XPI_GCR0[RXCLKSRC] = 0x3, 情形 2)

图 13是存储器在 SCK 下降沿生成读取数据并在 SCK 上升沿生成读取选通，XPI 控制器在半周期延迟的 DQS 上升沿处采样读取数据。

4.11.2.2 DDR 模式

XPI DDR 模式的输入时序 (XPI_GCR0[RXCLKSRC] = 0x0,0x1) 对应时序如图 14。




图 14: XPI DDR 模式的输入时序 (XPI_GCR0[RXCLKSRC] = 0x0,0x1)

符号	参数	最小值	最大值	单位
	时钟频率	—	30	MHz
tIS	输入数据的建立时间	8.67	—	ns
tIH	输入数据的保持时间	0	—	ns

表 30: XPI DDR 模式的输入特性 (XPI_GCR0[RXCLKSRC] = 0x0)

符号	参数	最小值	最大值	单位
	时钟频率	—	66	MHz
tIS	输入数据的建立时间	2	—	ns
tIH	输入数据的保持时间	1	—	ns

表 31: XPI DDR 模式的输入特性 (XPI_GCR0[RXCLKSRC] = 0x1)

在 DDR 模式下, XPI_GCR0[RXCLKSRC] = 0x3, 存储器在 SCK 上升沿 (或下降沿) 上生成读数据和读选通信号。

XPI DDR 模式的输入时序 (XPI_GCR0[RXCLKSRC] = 0x3) 对应时序如图 15。




图 15: XPI DDR 模式的输入时序 (XPI_GCR0[RXCLKSRC] = 0x3)

符号	参数	最小值	最大值	单位
	时钟频率	—	166	MHz
tSCKD - tSCKDQS	tSCKD 和 tSCKDQS 时差	-1	1	ns

表 32: XPI DDR 模式的输入特性 (XPI_GCR0[RXCLKSRC] = 0x3)

4.11.2.3 XPI 输出/写操作

以下部分描述了 XPI 控制器的输出信号时序，包括控制信号和数据输出。

• SDR 模式

XPI SDR 模式的输出信号时序对应时序如图 16。




图 16: XPI SDR 模式的输出信号

符号	参数	最小值	最大值	单位
fCK	时钟频率	—	166	MHz
tCK	SCK 时钟周期	6	—	ns
tDVO	输出信号有效时间	—	1	ns
tDHO	输出信号保持时间	1	—	ns
tCSS	片选信号建立时间	$3 \times tCK - 1$	—	ns
tCSH	片选信号保持时间	$3 \times tCK + 2$	—	ns

表 33: XPI SDR 模式的输出信号时序

• DDR 模式

XPI DDR 模式的输出信号时序对应时序如图 17。




图 17: XPI DDR 模式的输出信号

符号	参数	Min	Max	Unit
fCK	时钟频率	—	166	MHz
tCK	SCK 时钟周期 (XPI_GCR0[RXCLKSRC] = 0x0)	6	—	ns
tDVO	输出信号有效时间	—	2.2	ns
tDHO	输出信号保持时间	0.8	—	ns
tCSS	片选信号建立时间	$3 \times tCK/2 - 0.7$	—	ns
tCSH	片选信号保持时间	$3 \times tCK/2 + 0.8$	—	ns

表 34: XPI DDR 模式的输出信号时序

4.12 音频接口

4.12.1 I2S 接口

I2S 为 CLK Master 时序如图 18。




图 18: I2S 输出时钟时 (TXD 数据在 BCLK 上升沿发出, RXD 在 BCLK 下降沿采样)

项目	符号	描述	最小值	最大值	单位
S1	tMCLK	I2S MCLK 周期	15	-	ns
S2	tMCLKH/L	I2S MCLK 高 (低) 电平宽度	40%	60%	tMCLK
S3	tBCLK	I2S BCLK 周期	40	-	ns
S4	tBCLKH/L	I2S BCLK 高 (低) 电平宽度	40%	60%	tBCLK
S5	tFSV	I2S BCLK 至 FS 有效时间	-	4	ns
S6	tFSIV	I2S BCLK 至 FS 失效时间	-3	-	ns
S7	tTXDV	I2S BCLK 至 TXD 有效时间	-	4	ns
S8	tTXDIV	I2S BCLK 至 TXD 失效时间	-3	-	ns
S9	tRXDS	I2S RXD 输入的建立时间	13	-	ns
S10	tRXDH	I2S RXD 输入的保持时间	0	-	ns

表 35: I2S 接口 CLK Master 时 3.3V 供电的时序

项目	符号	描述	最小值	最大值	单位
S1	tMCLK	I2S MCLK 周期	15	-	ns
S2	tMCLKH/L	I2S MCLK 高 (低) 电平宽度	40%	60%	tMCLK
S3	tBCLK	I2S BCLK 周期	40	-	ns
S4	tBCLKH/L	I2S BCLK 高 (低) 电平宽度	40%	60%	tBCLK
S5	tFSV	I2S BCLK 至 FS 有效时间	-	9	ns
S6	tFSIV	I2S BCLK 至 FS 失效时间	-7	-	ns

项目	符号	描述	最小值	最大值	单位
S7	tTXDV	I2S BCLK 至 TXD 有效时间	-	9	ns
S8	tTXDIV	I2S BCLK 至 TXD 失效时间	-7	-	ns
S9	tRXDS	I2S RXD 输入的建立时间	18	-	ns
S10	tRXDH	I2S RXD 输入的保持时间	0	-	ns

表 36: I2S 接口 CLK Master 时 1.8V 供电的时序

I2S 为 CLK Slave 时序如图 19。




图 19: I2S 输入时钟时 (TXD 数据在 BCLK 上升沿发出, RXD 在 BCLK 下降沿采样)

项目	符号	描述	最小值	最大值	单位
S11	tBCLK	I2S BCLK 周期	40	-	ns
S12	tBCLKH/L	I2S BCLK 高 (低) 电平宽度	40%	60%	tBCLK
S13	tFSS	I2S FS 的建立时间 (相对于 BCLK)	5	-	ns
S14	tFSH	I2S FS 的保持时间 (相对于 BCLK)	-1	-	ns
S15	tTXDV	I2S BCLK 至 TXD 有效时间	-	13	ns
S16	tTXDIV	I2S BCLK 至 TXD 失效时间	3	-	ns
S17	tRXDS	I2S RXD 输入的建立时间	5	-	ns
S18	tRXDH	I2S RXD 输入的保持时间	4	-	ns

表 37: I2S 接口 CLK Slave 时 3.3V 供电的时序

项目	符号	描述	最小值	最大值	单位
S11	tBCLK	I2S BCLK 周期	40	-	ns
S12	tBCLKH/L	I2S BCLK 高 (低) 电平宽度	40%	60%	tBCLK
S13	tFSS	I2S FS 的建立时间 (相对于 BCLK)	6	-	ns
S14	tFSH	I2S FS 的保持时间 (相对于 BCLK)	-1	-	ns
S15	tTXDV	I2S BCLK 至 TXD 有效时间	-	18	ns

项目	符号	描述	最小值	最大值	单位
S16	tTXDIV	I2S BCLK 至 TXD 失效时间	2	-	ns
S17	tRXDS	I2S RXD 输入的建立时间	6	-	ns
S18	tRXDH	I2S RXD 输入的保持时间	4	-	ns

表 38: I2S 接口 CLK Slave 时 1.8V 供电的时序

4.13 模拟接口

4.13.1 16 位模数转换 ADC 特性

ADC 参数的测试结果基于下列测试环境生成（除非另有说明）。详细的 ADC 测试环境，测试过程以及 ADC 相关电路的设计指导在下列文档中有进一步介绍。

[16bit 高精度 ADC 应用文档汇总](#)

参数	符号	测试条件	最小值	典型值	最大值	单位	备注
电源电压	VDDA	-	3	3.3	3.6	V	-
输入信号电压	V _{in}	-	VREFL	-	VREFH	V	-
输入采样电容	C _s	-	-	4	-	pF	-
输入采样电阻	R _s	-	-	300	-	ohm	-
参考高电平	VREFH	-	2	-	VDDA	V	-
参考低电平	VREFL	0	0	-	VDDA	V	-
采样速率	f _s	60MHz ADC 时钟, 9 cycles 采样保持时间	-	2	-	MSPS	-

表 39: ADC 测试环境

基于推荐的测试环境，测量得到的 ADC 单端模式参数数值如表 40 所示。差分模式参数数值如表 41 所示。

除另有说明外，ADC 性能指标均基于 HPM51 QFN68 封装器件在规定测试条件下测得，不同封装的性能可能稍有差异。

参数	符号	测试条件	最小值	典型值	最大值	单位	备注
信号噪声失真比	SINAD	VREFH=3.3V, 2MSPS 采样率, 无过采	-	80.5	-	dB	-
		VREFH=3.3V, 2MSPS 采样率, 4 次过采, 500 kSPS 输出数据率	-	85.5	-	dB	-
		VREFH=3.3V, 2MSPS 采样率, 16 次过采, 125 kSPS 输出数据率	-	89.2	-	dB	-
有效位数	ENOB	VREFH=3.3V, 2MSPS 采样率, 无过采	-	13	-	bit	-
		VREFH=3.3V, 2MSPS 采样率, 4 次过采, 500 kSPS 输出数据率	-	13.9	-	bit	-
		VREFH=3.3V, 2MSPS 采样率, 16 次过采, 125 kSPS 输出数据率	-	14.5	-	bit	-

参数	符号	测试条件	最小值	典型值	最大值	单位	备注
总谐波失真	THD	VREFH=3.3V, 2MSPS 采样率, 无过采	-	-96	-	dB	-
		VREFH=3.3V, 2MSPS 采样率, 4 次过采, 500 kSPS 输出数据率	-	-103	-	dB	-
		VREFH=3.3V, 2MSPS 采样率, 16 次过采, 125 kSPS 输出数据率	-	-103	-	dB	-
差分非线性	DNL	VREFH=3.3V	-	+1.2/-0.8	-	LSB	-
积分非线性	INL	VREFH=3.3V	-	+2.5/-2.5	-	LSB	-
偏移误差	Vos	VREFH=3.3V, 输入接 地	-	2	-	LSB	-
增益误差 (全摆 幅误差)	GE	VREFH=3.3V, 输入接 VREFH	-	3	-	LSB	-
总未调整误差	TUE	VREFH=3.3V	-	4	-	LSB	-

表 40: 16 位 ADC 单端模式参数

参数	符号	测试条件	最小值	典型值	最大值	单位	备注
信号噪声失真比	SINAD	VREFH=3.3V, 2MSPS 采样率, 无过采	-	84	-	dB	-
		VREFH=3.3V, 2MSPS 采样率, 4 次过采, 500 kSPS 输出数据率	-	88.5	-	dB	-
		VREFH=3.3V, 2MSPS 采样率, 16 次过采, 125 kSPS 输出数据率	-	91.7	-	dB	-
有效位数	ENOB	VREFH=3.3V, 2MSPS 采样率, 无过采	-	13.66	-	bit	-
		VREFH=3.3V, 2MSPS 采样率, 4 次过采, 500 kSPS 输出数据率	-	14.4	-	bit	-
		VREFH=3.3V, 2MSPS 采样率, 16 次过采, 125 kSPS 输出数据率	-	14.94	-	bit	-
总谐波失真	THD	VREFH=3.3V, 2MSPS 采样率, 无过采	-	-102	-	dB	-
		VREFH=3.3V, 2MSPS 采样率, 4 次过采, 500 kSPS 输出数据率	-	-103	-	dB	-
		VREFH=3.3V, 2MSPS 采样率, 16 次过采, 125 kSPS 输出数据率	-	-103	-	dB	-
差分非线性	DNL	VREFH=3.3V	-	+0.37/- 0.27	-	LSB	-
积分非线性	INL	VREFH=3.3V	-	+1.5/-1.5	-	LSB	-
偏移误差	Vos	VREFH=3.3V, ADC+, ADC- 短接至 1.65V 共模电 压	-	0.2	-	LSB	-
增益误差 (全摆幅误差)	GE	VREFH=3.3V, 共模电 压 1.65 V, 两点法测量	-	3	-	LSB	-
总未调整误差	TUE	VREFH=3.3V	-	3.2	-	LSB	-

表 41: 16 位 ADC 差分模式参数

4.13.2 比较器 ACMP 特性

参数	符号	最小值	典型值	最大值	单位	备注
电源电压	VDDA	3	3.3	3.6	V	-
输入信号电平	Vin	0	-	VDDA	V	-
输入偏移	Vos	-3	-	3	mV	HPMODE=1
		-6	-	6	mV	HPMODE=0
迟滞电压	Vhyst	18	24	30	mV	HPMODE=0; HYST<1:0>=00
		12	16	20	mV	HPMODE=0; HYST<1:0>=01
		6	8	10	mV	HPMODE=0; HYST<1:0>=10
		0	0	0	mV	HPMODE=0; HYST<1:0>=11
		24	30	36	mV	HPMODE=1; HYST<1:0>=00
		16	20	24	mV	HPMODE=1;HYST<1:0>=01
		8	10	12	mV	HPMODE=1;HYST<1:0>=10
		0	0	0	mV	HPMODE=1;HYST<1:0>=11
传输延迟	Tp	60	80	100	ns	HPMODE=0
		5	6.5	8.5	ns	HPMODE=1

表 42: 比较器参数

4.13.3 运算放大器 OPAMP 特性

符号	描述/条件	最小值	典型值	最大值	单位
VDDA	供电电压	3.0	3.3	3.6	V
CMIR	共模输入范围	0	-	VDDA	V
Vloffset	Input Offset Voltage Vcm = VDDA/2, all temprature, no load	-	-	±2	mV
Vloffset	Input Offset Voltage All common mode input range, all temprature, no load	-	-	±3	mV
Iload	Drive Current, source or sink current 250mV≤output Voltage≤VDDA-250mV	-	-	3300	uA
Rload	Resistive Load	1k	-	-	ohm
Cload	Capacitive Load	1	-	-	pF
CMRR	共模抑制比	-	76	-	dB

符号	描述/条件	最小值	典型值	最大值	单位
PSRR	电源抑制比 1KHz, Cload = 50pF, 250mV ≤ output Voltage ≤ VDDA-250mV Follower Configuration	83	87	-	dB
PSRR	电源抑制比 1KHz, Cload = 50pF, 250mV ≤ output Voltage ≤ VDDA-250mV Non-inv amplify Configuration	55	77	-	dB
PSRR	电源抑制比 1KHz, Cload = 50pF, 250mV ≤ output Voltage ≤ VDDA-250mV Inv amplify Configuration	50	78	-	dB
GBW	Gain bandwidth product Cload ≤ 50pF, No Rload or Rload ≥ 1Kohm 250mV ≤ output Voltage ≤ VDDA-250mV Follower Configuration	3	10	16	MHz
GBW	Gain bandwidth product Cload ≤ 5pF, No Rload or Rload ≥ 1Kohm 250mV ≤ output Voltage ≤ VDDA-250mV Follower Configuration	7	27	43	MHz
SR	Slew Rate From 10% to 90% Output voltage, Cload ≤ 50pF Follower Configuration	-	7	-	V/us
SR	Slew Rate From 10% to 90% Output voltage, Cload ≤ 5pF Follower Configuration	-	18	-	V/us
AO	Open Loop Gain No Rload, 250mV ≤ output Voltage ≤ VDDA-250mV	92	115	118	dB
AO	Open Loop Gain Rload ≥ 1Kohm, 250mV ≤ output Voltage ≤ VDDA-250mV	92	115	118	dB

符号	描述/条件	最小值	典型值	最大值	单位
PM	Phase Margin Cload≤50pF, No Rload or Rload≥1Kohm 250mV≤output Voltage≤VDDA-250mV Follower Configuration	-	76	-	°
PM	Phase Margin Cload≤5pF, No Rload or Rload≥1Kohm 250mV≤output Voltage≤VDDA-250mV Follower Configuration	-	66	-	°
GM	Gain Margin Cload≤50pF, No Rload or Rload≥1Kohm 250mV≤output Voltage≤VDDA-250mV Follower Configuration	-	16	-	dB
PM	Gain Margin Cload≤5pF, No Rload or Rload≥1Kohm 250mV≤output Voltage≤VDDA-250mV Follower Configuration	-	11	-	dB
Vohsat	High Saturation Output Voltage	VDDA-150mV	-	-	mV
Volsat	Low Saturation Output Voltage	-	-	150	mV
Twakeup	Wake up time from disable state Cload≤50pF, Rload≥1Kohm Follower Configuration	-	1.7	2.8	us
Twakeup	Wake up time from disable state Cload≤5pF, Rload≥1Kohm Follower Configuration	-	1.5	3.2	us
Gerr	Gain Error PGA Gain = 2, 250mV≤output Voltage≤VDDA-250mV	0	-	0.5	%
Gerr	Gain Error PGA Gain = 4, 250mV≤output Voltage≤VDDA-250mV	-0.3	-	0.2	%
Gerr	Gain Error PGA Gain = 8, 250mV≤output Voltage≤VDDA-250mV	-0.9	-	0.1	%

符号	描述/条件	最小值	典型值	最大值	单位
Gerr	Gain Error PGA Gain = 16, $250\text{mV} \leq \text{output Voltage} \leq \text{VDDA}-250\text{mV}$	-2.2	-	0	%
Gerr	Gain Error PGA Gain = 32, $250\text{mV} \leq \text{output Voltage} \leq \text{VDDA}-250\text{mV}$	-5.3	-	0	%
Gerr	Gain Error PGA Gain = 64, $250\text{mV} \leq \text{output Voltage} \leq \text{VDDA}-250\text{mV}$	-7.2	-	0	%
Gerr	Gain Error PGA Gain = 128, $250\text{mV} \leq \text{output Voltage} \leq \text{VDDA}-250\text{mV}$	-10.3	-	0	%
Gerr	Gain Error PGA Gain = -2, $250\text{mV} \leq \text{output Voltage} \leq \text{VDDA}-250\text{mV}$	-0.9	-	0	%
Gerr	Gain Error PGA Gain = -4, $250\text{mV} \leq \text{output Voltage} \leq \text{VDDA}-250\text{mV}$	-0.9	-	0	%
Gerr	Gain Error PGA Gain = -8, $250\text{mV} \leq \text{output Voltage} \leq \text{VDDA}-250\text{mV}$	-1	-	0	%
Gerr	Gain Error PGA Gain = -16, $250\text{mV} \leq \text{output Voltage} \leq \text{VDDA}-250\text{mV}$	-1.2	-	0.3	%
Gerr	Gain Error PGA Gain = -32, $250\text{mV} \leq \text{output Voltage} \leq \text{VDDA}-250\text{mV}$	-1.7	-	0.8	%
Gerr	Gain Error PGA Gain = -64, $250\text{mV} \leq \text{output Voltage} \leq \text{VDDA}-250\text{mV}$	-3	-	1.8	%
Gerr	Gain Error PGA Gain = -128, $250\text{mV} \leq \text{output Voltage} \leq \text{VDDA}-250\text{mV}$	-5.8	-	3.7	%
Rpga	PGA R2/R1 resistor value, non-inverting configuration, PGA gain = 2	-	10/10	-	Kohm/Kohm
Rpga	PGA R2/R1 resistor value, non-inverting configuration, PGA gain = 4	-	30/10	-	Kohm/Kohm

符号	描述/条件	最小值	典型值	最大值	单位
Rpga	PGA R2/R1 resistor value, non-inverting configuration, PGA gain = 8	-	70/10	-	Kohm/Kohm
Rpga	PGA R2/R1 resistor value, non-inverting configuration, PGA gain = 16	-	150/10	-	Kohm/Kohm
Rpga	PGA R2/R1 resistor value, non-inverting configuration, PGA gain = 32	-	310/10	-	Kohm/Kohm
Rpga	PGA R2/R1 resistor value, non-inverting configuration, PGA gain = 64	-	630/10	-	Kohm/Kohm
Rpga	PGA R2/R1 resistor value, non-inverting configuration, PGA gain = 128	-	1270/10	-	Kohm/Kohm
Rpga	PGA R2/R1 resistor value, inverting configuration, PGA gain = -2	-	20/10	-	Kohm/Kohm
Rpga	PGA R2/R1 resistor value, inverting configuration, PGA gain = -4	-	40/10	-	Kohm/Kohm
Rpga	PGA R2/R1 resistor value, inverting configuration, PGA gain = -8	-	80/10	-	Kohm/Kohm
Rpga	PGA R2/R1 resistor value, inverting configuration, PGA gain = -16	-	160/10	-	Kohm/Kohm
Rpga	PGA R2/R1 resistor value, inverting configuration, PGA gain = -32	-	320/10	-	Kohm/Kohm
Rpga	PGA R2/R1 resistor value, inverting configuration, PGA gain = -64	-	640/10	-	Kohm/Kohm
Rpga	PGA R2/R1 resistor value, inverting configuration, PGA gain = -128	-	1280/10	-	Kohm/Kohm
Delta R	Resistor Variation	-5	-	5	%
PGA BW	PGA Bandwidth, non-inverting configuration, PGA gain = 2~128	-	GBW/gain	-	MHz

符号	描述/条件	最小值	典型值	最大值	单位
PGA BW	PGA Bandwidth, inverting configuration, PGA gain = -2~-128	-	$GBW/(gain + 1)$	-	MHz
Ndensity	Voltage Noise Density 1KHz, Rload = 1Kohm	-	55	-	$nV/\sqrt{Hz}$
Ndensity	Voltage Noise Density 10KHz, Rload = 1Kohm	-	22	-	$nV/\sqrt{Hz}$
IDD	OPAMP 功耗电流 No Rload, Follower Configuration	-	810	-	uA

表 43: OPAMP 参数

4.14 SPI 接口

4.14.1 SPI 主模式时序图




图 20: SPI 主模式时序 (CPHA=0)




图 21: SPI 主模式时序 (CPHA=1)

符号	描述	最小	最大	单位
tSCK	SCK 周期	12.5	—	ns
tLEDA	CS 建立时间	1	—	tperiph
tLAG	CS 保持时间	1	—	tperiph
tWSCK	时钟高或低时间	tSCK / 2 - 3	—	ns
tSU	数据建立时间 (输入)	10	—	ns
tHI	数据保持时间 (输入)	2	—	ns
tV	数据有效 (SCLK 延后)	—	8	ns

符号	描述	最小	最大	单位
tHO	数据保持时间（输出）	0	—	ns

表 44: SPI 主模式参数 (注: $t_{\text{periph}} = 1000 / f_{\text{periph}}$)

4.14.2 SPI 从模式时序图




图 22: SPI 从模式时序 (CPHA=0)




图 23: SPI 从模式时序 (CPHA=1)

符号	描述	最小	最大	单位
tSCK	SCK 周期	$4 \times t_{\text{periph}}$	—	ns
tLEAD	CS 建立时间	1	—	t_{periph}
tLAG	CS 保持时间	1	—	t_{periph}
tWSCLK	时钟高或低时间	$t_{\text{SCK}} / 2 - 5$	—	ns
tSU	数据建立时间（输入）	2.7	—	ns
tHI	数据保持时间（输入）	3.8	—	ns
tA	从访问时间	—	t_{periph}	ns
tDIS	从 MISO 失效时间	—	t_{periph}	ns

符号	描述	最小	最大	单位
tV	数据有效 (SCLK 延后)	—	14.5	ns
tHO	数据保持时间 (输出)	0	—	ns

表 45: SPI 从模式参数 (注: $t_{\text{periph}} = 1000 / f_{\text{periph}}$)

4.15 I2C 接口

符号	描述	工作模式	最小值	最大值	单位
fSCL	SCL 时钟频率	标准模式 (Sm)	0	100	KHz
		快速模式 (Fm)	0	400	KHz
		快速模式加 (Fm+)	0	1000	KHz

表 46: I2C 工作模式及参数

5 封装

100LQFP 尺寸如图 24。

5.1 100LQFP 封装尺寸




图 24: 100LQFP 封装尺寸图

5.2 68QFN 封装尺寸

68QFN 尺寸如图 25。




图 25: 68QFN 封装尺寸图

5.3 48QFN 封装尺寸

48QFN 尺寸如图 26。




图 26: 48QFN 封装尺寸图

5.4 32QFN 封装尺寸

32QFN 尺寸如图 27。




图 27: 32QFN 封装尺寸图

5.5 封装热阻系数

$$T_J \max = T_A \max + (P_D \max \times \theta_{JA})$$

- T_A 指芯片工作时的环境温度, 单位是 $^{\circ}\text{C}$;
- θ_{JA} 是指封装对工作环境的热阻系数, 单位是 $^{\circ}\text{C}/\text{W}$;
- P_D 是指芯片的内部功耗和 I/O 功耗之和, 单位是 W ;

- T_J 是指芯片表面的结温。

芯片在指定环境温度下工作时芯片内部的结温 T_J ，不可以超出芯片可容许的最大结温 $T_{J\max}$ 即可。

符号	参数	值	单位
θ_{JA}	LQFP100 14X14 mm/0.5mm 间距	50+/-5%	°C/W
	QFN68 8X8 mm/0.4mm 间距	33+/-5%	°C/W
	QFN48 6X6 mm/0.4mm 间距	38+/-5%	°C/W
	QFN32 5X5 mm/0.4mm 间距	41+/-5%	°C/W

表 47: 各封装热阻系数表

6 订购信息

6.1 产品命名规则

产品命名规则如图 28




图 28: 产品命名规则

6.2 订购信息

订购信息如表 48:

产品型号	HPM5151IPEX	HPM5151IN8X	HPM5151IN6X	HPM5151IN5X
CPU0	RV32-IMAFCBP			
主频 MHz	400			

产品型号	HPM5151IPEX	HPM5151IN8X	HPM5151IN6X	HPM5151IN5X
片上总内存	384 + 32KB			
ROM	128 KB			
OTP	4096 位			
SIP Flash	1 MB			
XPI	1			
I2S	X2			/
EXIP	XPI0: EXIP AES-128 CTR			
安全启动	加密启动、可信启动			
UID	128 位			
USB	1 个, 集成 HS PHY			
CAN-FD	1			
UART	5			
SPI	4			
I2C	3			
PWM	4			
TMR	3			
WDG	3			
DMA	XDMA 32CH, HDMA 32CH			
ADC	4 X 16b, 2MSPS			
ACMP	4			
OPAMP	4			
GPIO	79(LQFP100), 51(QFN68), 37(QFN48), 25(QFN32)			
封装	14*14 LQFP100 P0.5 (HPM5151IPEX) 8*8 QFN68 P0.4 (HPM5151IN8X) 6*6 QFN48 P0.4 (HPM5151IN6X) 5*5 QFN32 P0.4 (HPM5151IN5X)			
温度范围 T _A	-40~105 °C			

表 48: 订购信息

6.3 封装引出功能差异

本产品不同封装引出功能差异如表 49。

	HPM5151IPEX	HPM5151IN8X	HPM5151IN6X	HPM5151IN5X
封装	LQFP100 14mm×14mm p0.5mm	QFN68 8mm×8mm p0.4mm	QFN48 6mm×6mm p0.4mm	QFN32 5mm×5mm p0.4mm
GPIO	79	51	37	25

	HPM5151IPEX	HPM5151IN8X	HPM5151IN6X	HPM5151IN5X
模拟功能引脚	48	45	28	17

表 49: 封装引出功能差异

7 版本信息

日期	版本	描述
Rev1.0	2026/09/28	HPM51 系列数据手册发布。

表 50: 版本信息

8 免责声明

上海先楫半导体科技有限公司（以下简称：“先楫”）保留随时更改、更正、增强、修改先楫半导体产品和/或本文档的权利，恕不另行通知。用户可在先楫官方网站 <https://www.hpmicro.com> 获取最新相关信息。

本声明中的信息取代并替换先前版本中声明的信息。